JP2508167B2

JP2508167B2 - 波形デ―タ作成装置

Info

Publication number: JP2508167B2
Application number: JP62315796A
Authority: JP
Inventors: 耕太郎半沢
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-10-02
Filing date: 1987-12-14
Publication date: 1996-06-19
Anticipated expiration: 2011-06-19
Also published as: JPH0299A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル回路により発生される波形に対し
て各種の制御を施こして波形データを作成する波形デー
タ作成装置に関するものである。

〔従来の技術〕

デジタル技術の進歩にともない、デジタル回路で波形
データを発生し、種々の音色の楽音を発生できるように
した電子楽器が開発されている。このような電子楽器の
うち、楽音をサンプリングしたデータをメモリに記憶
し、そのメモリのデータを読み出して楽音を再生するPC
M（Pulse Code Modulation）方式の音源を持ったものが
ある。このPCM音源方式の電子楽器では、すべてのキー
タッチに応じた波形を記憶して再生すれば忠実な楽音の
再現が可能であるが、実際には記憶容量等にも限界があ
るため、１つの波形に対してキータッチに応じて波形の
大きさを変化させるタッチレスポンス機能を持たせてい
る。

〔発明が解決しようとする問題点〕

しかしながら、従来のPCM音源を有する電子楽器で、
例えばピアノ音を合成する場合には、サンプリング音そ
のものを再生する方式であるため、鍵盤の強弱による音
色の変化を実現する際、フィルター等を使用した場合に
は、音質の変化のダイナミックレンジがどうしても限ら
れてしまい自然な楽音が得られない問題があった。ま
た、その場合には、ハード構成が複雑になるという問題
点があった。

また、楽音に低周波数での波形の変化などを与える場
合に、定常部分を実現する際にループ技術を用いたもの
では、必ずしも自然な楽音が得られないという問題もあ
った。

更に従来各時分割チャンネル毎の波形データの演算を
行う場合１つの波形データに対して１時分割チャンネル
内で行うそれぞれの演算に対応する複数の演算器を設け
てその波形データに対する演算を行い、さらに各時分割
チャンネルごとの波形データの演算はそれらの演算器を
各時分割チャンネルごとに時分割で使用することにより
行われている。しかしながら、例えば１つの波形データ
に施こす演算内容毎に対応する演算器を設けると、その
波形データにより多くの演算を行おうとすると必要な演
算器の数が増え回路規模が増大するという問題点があ
る。

本発明の課題は、キータッチに応じて音色などの変化を
大きくすることができ、音づくりの自由度が広がると共
に、自然な楽音が得られる楽音発生装置を実現可能な波
形データ作成装置を提供することにある。

〔問題点を解決するための手段〕

本発明の手段は、複数の波形を任意のピッチで発生さ
せる波形発生手段と、この波形発生手段により発生され
る複数の波形のうち少なくとも２波形の混合比をイニシ
ャルタッチ状態に応じて変化させて混合する混合手段
と、この混合手段により混合された波形データに対して
エンベロープデータを付加するエンベロープ付加手段
と、このエンベロープ付加手段によりエンベロープデー
タが付加された波形データの振幅をアフタータッチ状態
に応じて制御する振幅制御手段とを備えるものである。

〔作用〕

本発明の作用は次の通りである。波形発生手段より発
生する複数の波形のうち少なくとも２波形が、混合手段
によりイニシャルタッチ状態に応じて変化する混合比で
混合され、この混合された波形データは、エンベロープ
付加手段によりエンベロープが付加され、さらに、振幅
制御手段によりエンベロープが付加された波形データの
振幅がアフタータッチ状態に応じて制御される。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら
詳細に説明する。

第２図は、本発明の実施例に係る電子楽器の全体構成
を示すブロック図である。同図において、電子楽器は、
マイクロプロセッサ等よりなる中央処理部（CPU）１
に、鍵盤２、タッチデータ作成部３、所定のプログラム
等を格納するROM（Read Only Memory）４、一時的デー
タ等を記憶するRAM（Random Access Memory）５、楽音
作成部６等がバスラインを介して接続して構成されい
る。タッチデータ作成部３は、鍵盤２の押鍵速度等のキ
ータッチ状態を検出し、該キータッチ状態に応じたタッ
チデータを作成する部分である。楽音作成部６は、後に
詳細に説明するように、鍵盤２からのキーコード及びタ
ッチデータ作成部３からのタッチデータに応じて楽音デ
ータを作成する部分である。楽音作成部６で作成された
楽音データはD/A変換回路、増幅回路、スピーカ等から
構成されるサウンドシステム７によりデジタルデータが
アナログの楽音信号に変換され、さらに増幅して出力さ
れる。

第１図は、第２図の楽音作成部６の基本的な機能ブロ
ック図である。同図において、楽音作成部６は、CPU1の
制御のもとに４つの異なる波形を発生する波形発生部８
を有する。この波形発生部８は、サンプリングした楽音
等をメモリに記憶し任意のピッチで読み出し４つの異な
る波形を出力するものである。４つの異なる波形は、例
えば第４図に示す如く、立ち上がりが急な波形であるア
タック部に対応し、タッチが弱い場合（ATp）と強い場
合（ATf）及び第５図に示す如く、平坦な波形である定
常部に対応しタッチが弱い場合（SUp）と強い場合（SU
f）等である。波形発生部８から出力する４つの波形
は、アタック部及び定常部ごとに２波形が組合わされ、
それぞれ第１及び第２の混合器９、10に与えられる。第
１及び第２の混合器９、10に波形発生部８から与えられ
る２波形をそれぞれキータッチ状態に対応して与えられ
る混合比（MR1及びMR2）で混合する。この混合比の値
は、例えば第６図に示す如く、第１の混合器９が時間と
ともに直線的に減少し、第２の混合器10が時間とととも
に指数関数的に減少するように与えられる。第１及び第
２の混合器９、10から出力される波形データは、それぞ
れ乗算器11、12でエンベロープ発生器13、14から与えら
れるエンベロープが乗算される。さらに、上記乗算器1
1、12でエンベロープデータが乗算された波形データ
は、それぞれ乗算器15、16でそれぞれアフタータッチ等
のキータッチ状態に対して与えられるサブトーンボリュ
ームのデータ（SV1及びSV2）が乗算される。上記乗算器
15、16から出力される波形データは、加算器17で加算し
１音に合成して出力される。

第３図は、第２図の組合された２波形の処理部分に対
応するさらに詳細な機能ブロック図である。同図におい
て、組合された２波形の入力信号データIN1、IN2は、時
分割的に入力されるチャンネルデータである。一方の入
力信号データIN1の信号線は、連動して動作するバイパ
ススイッチBWを構成するデータセレクタ18、19の固定接
点側に接続され、他の固定設定側は「０」が入力するよ
うに接続され、可動接点側は、それぞれ混合器９（又は
10）及び加算器20の入力側に接続されている。

すなわち、バイパススイッチBWを切換えることにより
入力信号データIN1、IN2を混合するか、しないかの選択
が行われる。混合器９（又は10）は、キータッチ状態に
対応した混合比（MR）で混合する。そして、混合器９
（又は10）の出力データは、乗算器11（又は12）でエン
ベロープ発生器13（又は14）から与えられるエンベロー
プデータが乗算され、さらに加算器20に与えられる。エ
ンベロープ発生器13（又は14）は、第７図に示す如く、
８ステップのアンプレイト（AR）及び各ステップの目標
値を示すアンプトップバリュウ（AS）により決定される
エンベロープデータが出力される。

加算器20では、バイパススイッチBWが混合しないときに
は、乗算器11（又は12）の出力と入力信号データIN1と
を加算し、混合するときには、乗算器11（又は12）の出
力をそのまま出力する。加算器20の出力は、乗算器15
（又は16）でサブトーンボリュームのデータ（SV）が乗
算され、それぞれ２つの累算器21、22に与えられる。２
つの累算器21、22は、例えば32時分割チャンネルのデー
タを時分割変換するもので、一方はパラレル出力、他方
はシリアル出力を得るものである。パラレル用の累算器
21は、１、２、４、８、16、32に変換可能であり、時分
割変換後のデータは、乗算器23でトーンボリューム（V
L）のデータが乗算されパラレル出力が得られる。シリ
アル用の累算器22は、１、２、４、８に時分割変換が可
能であり、シリアル出力が得られる。シリアル出力側に
は、スイッチSWを構成するデータセレクタ24を切換える
ことにより、トーンボリューム（VL）データの乗算され
たパラレル出力と同じデータを出力することが可能にな
っている。

上記構成の電子楽器の動作を説明する。まず、鍵盤２
のキーが押鍵されると、CPU1はROM4に格納されているプ
ログラムに従って、キーコード及びタッチデータ作成部
３でキータッチ状態が検出され、その状態に応じたタッ
チデータに基づいて、楽音作成部６で楽音データが作成
される。

楽音作成部６では、波形発生部８から４つの異なる波
形が出力されて、２つの波形が組合わされる。アタック
部に対応してタッチの強弱に応じて出力される２つの波
形（ATp、ATf）は、混合器９でタッチデータに応じたMR
1の比率で混合される。また、定常部に対応してタッチ
の強弱に応じて出力される２つの波形（SUp、SUf）は、
混合器10でタッチデータに応じたMR2の比率で混合され
る。そして、混合器９、10の出力データは、それぞれ乗
算器11、12でエンベロープ発生器13、14から出力される
エンベロープが乗算され、さらに、それぞれ乗算器15、
16でアフタータッチ等のキータッチ状態に応じて与えら
れるサブトーンボリューム（SV1、SV2）のデータが乗算
され、その乗算値が加算器17で加算し１音として合成さ
れる。

波形発生部８から出力される２波形を混合するか、し
ないかはバイパススイッチBWにより選択することがで
き、また、乗算器15（又は16）によりサブトーンボリュ
ーム（SV）のデータが乗算された波形データは、累算器
21、23によりパラレル出力、シリアル出力に変換して出
力することができ、パラレル出力のときには、乗算器23
によりトーンボリューム（VL）データを乗算することが
できる。

従って、波形発生部８から出力される２波形の混合比
率をタッチデータに応じて変化させ、かつそれぞれ独自
にエンベロープを乗算した波形データに、タッチデータ
に応じて変化するサブトーンボリュームのデータを乗算
した後、合成するようにしているため、音づくりの自由
度が広がり音質の変化を大きくすることができる。ま
た、フィルター等を使用しないため、ハード構成を簡単
にすることができる。

さらに楽音波形周波数を低い周波数で変化させて、出
力される楽音に低周波のうなり与える場合にも、周波数
差を持った例えば２つの波形の混合比を可変することに
より、基本となる周波数に自由に低周波の変化を付加す
ることができ、より幅広く楽音に低周波の振動（うな
り）を与えることができる。

なお、上記実施例において、波形発生部８は、４つの
異なる波形を発生するようにしているが、４つに限らず
複数の波形を発生するものであればよい。また定常部の
２波形をタッチデータによらず一定の割合で混合させて
も差しつかえない。また、波形発生部８の波形は、任意
のピッチで波形の再生を行うものであればよく、その発
生波形及び組合される２波形は任意にでき、実施例に限
定されない。さらに、エンベロープ発生器13、14は、そ
れぞれ独自のエンベロープデータを発生するものであれ
ばよい。

次に第８図は本発明の第２の実施例に係る電子楽器の
楽音作成部の機能ブロック図である。電子楽器の全体構
成等は第１の実施例と同一である。

今、入力データIN1、IN2として第４図に示すようなア
タック部のデータAT_f、AT_pなどが入力するものとする。
２つの入力データIN1、IN2はまず減算器31で減算され、
その減算結果（DC）は乗算器32によりMDRAM33に記憶さ
れているキータッチに応じて決まる混合比MR（Mix Rat
e）と乗算され、さらにその乗算結果（DT）と入力デー
タIN1（CO）とが加算器34により加算されデータ（SR）
として出力される。すなわちこれらの減算器31、乗算器
32および加算器34により、２つの入力データIN1、IN2と
が混合比（MR）で混合され、１つのアタック部データ
（SR）として出力される。

またSTRAM35、RSRAM36にはインタフェース回路（IF）
37を介してCPU1により、エンベロープのステップを示す
データとそのステップのエンベロープデータの傾きを示
すアンプレイト（AR）とそのレベルを示すアンプストッ
プバリュウ（AS）とが書込まれている。そしてそれらの
データ（AS,AR）は変換器38、39によりデータ長が変換
されそれぞれアンプレイト（AQ）、アンプストップバリ
ュウ（AT）として比較器40、41に出力される。またエン
ベロープデータの現在値を記憶しているACRAM42の出力
は比較器40と加減算器43と乗算器44に入力する。そし
て、比較器40により現在のエンベロープデータ（AC）と
アンプストップバリュウ（AT）とが比較され加算、減算
のいずれかが指定されると、加減算器43は現在のエンベ
ロープデータ（AC）からアンプレイト（AQ）を加算ある
いは減算し、その結果（AN）を比較器41とスイッチSW₁
およびSW₂を介してACRAM42に出力する。

ここでSW₁およびSW₂の可動接点は通常第８図に示すよ
うに固定設定S₁、S₂側に接続しており、加減算器43によ
る演算結果（AN）がアンプストップバリュウ（AT）に達
すると、比較器41によりスイッチSW₁の可動接点は他の
固定接点側に切り換えられる。その結果変換器38から出
力されるアンプストップバリュウ（AT）が次のエンベロ
ープデータとしてACRAM42に書込まれる。

すなわち現在のエンベロープデータ（AC）にアンプレ
イト（AQ）を加算あるいは減算した結果が、そのステッ
プの目標値であるアンプストップバリュウ（AT）に達し
ていなければ、その演算結果（AN）がACRAM42に書込ま
れ、演算結果がアンプストップバリュウ（AT）に達して
いればそのアンプストップバリュウ（AT）データが次の
エンベロープデータ（AC）としてACRAM42に書込まれ
る。

またスイッチSW₂はCPU1が直接ACRAM42にエンベロープ
データを書込む際に切り換られるスイッチである。

このようにして求めたエンベロープデータ（AC）が乗
算器44により、上述のデータ（SR）に乗算される。また
図示していないが２つの入力データを混合するか、しな
いかを選択することが可能であり、混合が行われた場合
には加算器45における入力データIN1（BY）との加算は
行われず入力したデータ（SE）がそのまま出力される。

そしてその出力（SX）は乗算器46によりサブトーンボ
リュウム（SV）データが乗算され、その出力（SB）がシ
リアル出力用の累算器47とパラレル出力用累算器48に出
力される。パラレル出力用累算器48から出力される所定
のチャンネル数分累算されたデータ（SF）はさらに乗算
器49により音量を可変するトーンボリュウムデータ（V
L）が乗算され、パラレル出力用データ（PI）として出
力される。またこの出力はスイッチSW₃を切り換えるこ
とにより、シリアル／パラレル変換器50にも出力でき
る。

ところで以上のような回路を実現しようとする場合、
上述した加算器、乗算器による演算は必ずしも同時に行
われる必要はなく、同一の加算器、減算器および乗算器
を異なった時間的タイミングで使用することにより、上
記回路の機能を実現することができる。

第９図は上記回路の演算を２つの加算器53、61と１つ
の乗算器54をそれぞれ異なったタイミングで使用した場
合の演算タイミングを示す図である。同図において同一
の番号を付したものは、同じ演算器が異なったタイミン
グに使用されていることを示す。さらに２つの加減算器
53、61はそのとき行う演算の内容に応じ加算器あるいは
減算器として示されている。

まずフリップフロップ51と52にラッチされている入力
データIN2とIN1とが第９図（１）に示すタイミングＤに
おいて加減算器53により減算される。そしてその演算結
果は乗算器54により混合比（MR）が乗算され、また同時
にフリップフロップ55にラッチされているそのときのエ
ンベロープデータ（AC）とフリップフロップ56にラッチ
されているアンプストップバリュウデータ（AS）との減
算が加減算器61により行われる（第９図（２）に示すタ
イミングＡの期間）。

次にフリップフロップ52にラッチされた入力データIN
1がフリップフロップ57にラッチされる。また、フリッ
プフロップ58にラッチされた混合比（MR）が乗算された
データ（DT）と、入力データIN1とが加算され、２つの
入力データ（IN1、IN2）がキータッチに応じて混合され
て１つの入力データ（SR）として出力される。同時にフ
リップフロップ59にラッチされた演算結果に従って、加
減算器61はそのときのエンベロープ（AC）と、フリップ
フロップ60にラッチされているアンプレイト（AR＝AQ）
との加算あるいは減算を行う（第９図（３）に示すタイ
ミングＢの期間）。

そして２つの入力データが混合されたデータ（SR）に
そのときのエンベロープデータ（AC）が乗算され、その
乗算結果（SE）は次のタイミングＤにおいてフリップフ
ロップ65にラッチされる。また同時にフリップフロップ
62にラッチされたエンベロープデータの演算結果（AN）
とアンプストップバリュウデータ（AT）とが加減算器53
により減算が行われ、両者のデータの比較が行われる。
その比較の結果によりゲート63、64の一方が開き、演算
結果（AN）あるいはアンプストップバリュウデータ（A
T）のいずれかが次のエンベロープデータ（AC）として
出力される（第９図（４）に示すタイミングＣの期
間）。

また２つの入力データ（IN1、IN2）の混合が行われな
い場合にはフリップフロップ57にラッチされている入力
データIN1が加算され乗算器54に出力される（第９図
（６）に示すタイミングＡの期間）。

一方、２つの入力データが混合されたデータ（SX）は
乗算器54によりサブトーンボリュウムデータ（SV）が乗
算され、パラレル出力あるいはシリアル出力用のデータ
（SB）として出力されフリップフロップ66にラッチされ
る（第９図（７）に示すタイミングＢの期間）。

このようにして演算されたデータ（SB）とフリップフ
ロップ67にラッチされているそれまでのパラレル出力用
累算データ（PS）とが加減算器61により加算され、その
結果が新たな累算データ（PS）として、フリップフロッ
プ67にラッチされる（第９図（８）に示すタイミングＣ
の期間）。

同様に次のタイミングＤにおいて、そのデータ（SB）
はフリップフロップ68にラッチされているそれまでのシ
リアル出力用累算データ（SS）に加減算器61により加算
され、その結果が再びフリップフロップ68にラッチされ
る。

また所定のチャンネル数分のデータ（SB）の累算が終
了すると、そのときのシリアル出力用累算データ（SS）
はシフタ69に出力される。同時にシフタ69でビット数が
変換されたパラレル出力用の累算結果（SF）は乗算器54
によりトーンボリュウムデータ（VL）が乗算され、その
結果（PI）はゲート70に出力されるとともに、フリップ
フロップ72に出力される（第９図（９）に示すタイミン
グＤの期間）。

またゲート70、71により上述のパラレル出力用の累算
データ（PI）と、シリアル出力用の累算データの一方が
選択され、さらにパラレル／シリアル変換器73によりシ
リアルデータ（SO）に変換されて出力される。

以上のようにある時分割チャンネルのデータに対する
演算は必ずしもすべての演算を同時に行う必要はなく、
それぞれの演算器の演算スピードと、最終的な演算結果
を出力するまでに許容される時間などを考慮し、同一の
演算器を異なったタイミングに切り換えて使用すること
により必要とする演算機能を実現することができる。

具体的回路の構成第10図は第９図の演算タイミングブロック図に基づい
て前述した機能ブロック図の回路（第８図）を実現した
ときの具体的な回路の構成を示す図である。同図におい
て第９図に示す演算器（加減算器、乗算器）、フリップ
フロップなどに対応する部分については同一の番号を与
えその説明は簡単に行う。

フリップフロップ51は図示しないバスラインを介して
入力する例えば64時分割チャンネルの入力データWDをタ
イミング信号P4の立上りに同期してラッチし、そのラッ
チしたデータを入力テータ（C1）として出力する。フリ
ップフロップデータ（C1）をタイミング信号P5の立上り
に同期してラッチし、そのラッチしたデータを入力デー
タ（C0）として出力する。さらにフリップフロップ57は
フリップフロップ52の出力をタイミング信号CKBの立上
りに同期してラッチし入力データ（BY）として出力す
る。

RSRAM33は第７図に示すエンベロープデータの傾きを
示すアンプレイト（AR）と各ステップの目標値を示すア
ンプストップバリュウ（AS）とを記憶するRAMであり、1
6ビットデータの内の上位８ビットにアンプレイト（A
R）、下位８ビットにアンプストップバリュウ（AS）が
記憶されている。そのRSRAM33に記憶されているデータ
はフリップフロップ56にラッチされ、さらに上位８ビッ
トの内の最上位ビットを除いた７ビットのデータが変換
器87に出力され、下位８ビットの内の８ビット目を除い
た７ビットのデータが変換器88に出力される。変換器8
7、88はそれら７ビットのアンプストップバリュウ（A
S）、アンプレイト（AR）を後述する演算の為に、それ
ぞれ16ビットのデータ（AT）、24ビットのデータ（AQ）
に変換して出力する。

またSTRAM50は上述のRSRAM3に記憶されているエンベ
ロープデータのステップを記憶するRAMであり、そのス
テップを示すデータはフリップフロップ89にラッチされ
る。

MDRAM35はキータッチに応じて定まる各時分割チャン
ネルの入力データWDのの混合比（MR）、キーのアフタタ
ッチに応じて定まるサブトーンボリュウムデータ（SV）
および音量などを可変させるためのトーンボリュウムデ
ータ（SV）を記憶する。そしてそれらのデータが所定の
タイミングでフリップフロップ90にラッチされるととも
に、後述する選択器84に出力される。

さらにACRAM41は現在のエンベロープデータ（AC）を
記憶するRAMであり、制御信号A4（後述する）に従って
選択器91から出力されるデータが書込まれ、その書込ま
れたデータはフリップフロップ92にラッチされる。また
その選択器91を切り換えることにより、CPU1か直接ACRA
M41にエンベロープデータを書込むこともできる。

選択器81は４つの入力端子に入力する16ビットデータ
の１つを選択するセレクタであり、フリップフロップ57
にラッチされたデータ（BY）がa₁端子に入力し、フリッ
プフロップ52にラッチされたデータ（C0）がb₁端子に、
フリップフロップ51にラッチされたデータ（C1）がd₁端
子に入力し、さらに後述するエンベロープデータの演算
結果である24ビットのデータ（AN）の内の上位16ビット
がc₁端子に入力する。選択器81は後述する各タイミング
Ａ、Ｂ、Ｃ、Ｄに同期してそれらのデータの１つを選択
し下位１ビットに「０」を付け加え、17ビットのデータ
A1として加算器53の一方の入力端子に出力する。以下同
様に他の選択器82〜86もａ〜ｄ端子に入力するデータを
各タイミングＡ〜Ｄに同期したタイミングで出力する。

また選択器82も16ビットデータの４入力セレクタであ
り、後述するフリップフロップ94にラッチされたデータ
（SE）がa₂端子に入力し、フリップフロップ93にラッチ
されたデータ（DT）がb₂端子に入力し、変換器87から16
ビットのアンプストップバリュウ（AT）がc₂端子に入力
し、フリップフロップ52にラッチされた入力データ（C
0）がd₂端子に入力する。選択器82はそれらのデータの
１つを選択して下位１ビットに「０」を付け加え、17ビ
ットデータA2として加減算器53の他方の入力端子に出力
する。

加減算器53はCPU1からの制御信号に従って入力する２
つのデータA1、A2の加算あるいは減算を行い、その演算
結果に従って制御信号A4を後述する選択器91に出力し、
また他の演算結果の内の上位16ビットを演算データ（D
C）、（SR）、（SX）としてそれぞれ選択器83に出力す
る。

選択器83、84も16ビットデータの４入力セレクタであ
り、選択器83には加減算器53からの演算データ（SX）、
（SR）、（DC）がそれぞれa₃端子、b₃端子、d₃端子に入
力し、さらに後述するシフタ69からシリアル出力用デー
タの累算結果（SF）がc₃端子に入力する。選択器83はそ
れらのデータの１つを選択しデータM1として乗算器54に
出力する。また選択器84には、MDRAM35に記憶されてい
るサブトーンボリュウムデータ（SV）がa₄端子に、トー
ンボリュウムデータ（VL）がc₄端子に、混合比（MR）が
d₄端子に入力し、さらにフリップフロップ92にラッチさ
れているそのときのエンベロープデータ（AC）の24ビッ
トの内の上位16ビットのデータがb₃端子に入力する。選
択器84はそれらのデータの１つを選択しデータM2として
乗算器54に出力する。

乗算器54は16ビット構成の乗算器でありそれらのデー
タの乗算を所定のタイミングで実行し、それらの演算結
果を16ビットのフリップフロップ93、94、95にそれぞれ
出力し、また選択器74とフリップフロップ72に出力す
る。フリップフロップ93は乗算器54から出力される演算
データ（DC）と混合比（MR）との乗算結果（DT）をラッ
チ、フリップフロップ94は演算データ（SR）とエンベロ
ープデータ（AC）との乗算結果（SE）をラッチし、さら
にフリップフロップ95は演算データ（SX）とサブトーン
ボリュウムデータ（SV）との乗算結果（SB）をラッチす
る。

選択器85、86は24ビットの４入力データセレクタであ
り、選択器85には変換器87から出力されるアンプストッ
プバリュウ（AT）がa₅端子に入力し、変換器68から出力
されるアンプレイト（AQ）がb₅端子に入力し、フリップ
フロップ95から出力されるデータ（SB）がそれぞれc₅、d
₅端子に入力する。選択器85はそれらのデータの内の１
つを選択しデータB1として加減算器61の一方の入力端子
に出力する。

また選択器86にはフリップフロップ92から出力される
そのときのエンベロープデータ（AC）がa₆、b₆端子に入
力し、さらにパラレル出力用累算データをラッチする21
ビットのフリップフロップ97の出力がc₆端子に入力し、
シリアル出力用累算データをラッチする21ビットのフリ
ップフロップ98の出力がd₆端子に入力する。選択器86は
それらのデータの１つを選択しゲート99に出力する。そ
のゲート99は所定の時分割チャンネル数分のデータ（S
B）の累算を行ったときに累算動作をリセットするため
のゲートであり、そのゲート99から出力されるデータB2
は加減算器61の他方の入力端子に入力する。

加減算器61はそれら２つの入力データB1、B2をCPU1か
らの制御信号に従ってそれぞれのタイミングで加算ある
いは減算を行い、またエンベロープデータ（AC）の演算
結果が目標値ATに達したとき制御信号B4を出力する。そ
してその減算結果を24ビットのフリップフロップ96と21
ビットのフリップフロップ97、98に出力する。

すなわち加減算器61は選択器85、86からタイミングＡ
〜Ｄに同期して出力されるデータをそれぞれのタイミン
グで演算することにより、４個の加算器あるいは減算器
として働く。

そして所定の時分割チャンネル数分の累算が終了する
と、その累算結果の内の21ビットのデータがシフタ69に
出力される。その21ビットのデータはシフタ69において
上位16ビットのデータが選択され、パラレル出力用累算
結果（SF）は選択器83に出力され、シリアル出力用累算
結果は選択器74に出力される。また選択器74の他方の出
力端子には、乗算器54から上述のパラレル出力用累算結
果にトーンボリュウムデータ（VL）を乗算して求めたデ
ータ（PI）が入力しており、CPU1からの制御信号に従っ
ていずれかのデータを選択しパラレル／シリアル変換器
73に出力する。パラレル／シリアル変換器73はそのデー
タをシリアルデータ（SO）に変換して出力する。また乗
算器54から出力されるパラレル出力用の累算結果（PI）
はフリップフロップ72にラッチされ、パラレル出力デー
タ（PO）として出力される。

具体的回路の動作次に以上のような構成の回路の動作を第10図の回路図
および第11図のタイミングチャートを参照しながら説明
する。

本実施例においては、各サンプリング周期毎に64時分
割チャンネル分の入力データ（WD）の内の例えば２つの
入力データ（０−Ａ、０−Ｂ）、（１−Ａ、１−Ｂ）…
をキータッチに応じて定まる混合比（MR）で混合し、そ
れら混合したデータに独立にエンベロープデータを付加
している。さらにそれらの演算を１つの乗算器54と２つ
の加減算器53、61を異なった時間的タイミングで切り換
えて使用することにより全ての演算を実現している。

今、入力データWDとして第４図に示すようなアタック
部のデータAT_f、AT_pなどが入力データ（WD）として入力
しているものとする。まずフリップフロップ51、52、57
から出力される入力データ（C1）、（C0）、（BY）の内
容およびタイミングを説明する。入力データ（０−
Ａ）、（０−Ｂ）…はタイミング信号▲▼の立上り
つまりタイミング信号P4の立下りに同期してフリップフ
ロップ51にラッチされ、そのラッチされたデータ（C1）
は第11図（11）に示すタイミングで出力される。またそ
の出力データ（C1）はタイミング信号P5の立上りに同期
してフリップフロップ52にラッチされ、奇数チャンネル
の入力データ（０−Ａ）、（１−Ａ）、（２−Ａ）…が
データ（C0）として第11図（12）に示すタイミングで出
力される。さらにその出力データ（C0）はタイミング信
号P5と同じ周期で異なったタイミングで立上る信号CKB
の立上りに同期してフリップフロップ57にラッチされ、
データ（BY）として第11図（13）に示すタイミングで出
力される。またこの他にCPU1からはRSRAM33、DMRAM35な
どからデータを出力するとき、そのときの時分割チャン
ネルを示すタイミング信号Ｑ＝ｎ、Ｔ＝ｎ、Ｓ＝ｎ、Ｈ
＝ｎがそれぞれ第11図（14）に示すタイミングで出力さ
れる。

第11図に示すタイミング信号P5の１周期が32時分割モ
ードの１時分割チャンネルの期間に対応し、通常そのタ
イミング信号P5の１周期を基本の周期としている。以
下、そのタイミング信号P5の１周期を４分割したタイミ
ングＡ、Ｂ、Ｃ、Ｄを基にして上記回路の動作を説明す
る。

今、CPU1によりSTRAM50、RSRAM33、MDRAM35にはエン
ベロープのステップに対応するデータおよび押鍵された
キーのキータッチに応じた混合比（MR）などのデータが
書込まれているものとする。

まず選択器81、82かそれぞれd₁、d₂端子に入力するデ
ータ（C0）、（C1）が出力され、加減算器53はそれらの
データ（C0）、（C1）の減算を行う（第11図（１）に示
す期間の演算）。その減算結果（DC）は次のタイミング
Ａに同期して選択器83から出力される。乗算器51は選択
器84から出力される混合比（MR）とその減算結果（DC）
を乗算し、乗算結果（DT）をフリップフロップ93に出力
する。同時に加減算器61は選択器85から出力される16ビ
ットに変換されたアンプストップバリュウ（AT）から選
択器86から出力されるそのときのエンベロープデータ
（AC）を減算し、その減算結果に従って制御信号B4を自
己にフィードバックするとともにCPU1などに出力する
（第11図（２）に示す期間の演算）。すなわちそのとき
のエンベロープデータ（AC）とそのステップのエンベロ
ープデータの目標値であるアンプストップバリュウ（A
T）とを比較し、そのステップのエンベロープデータの
傾きが正かあるいは負かを判断し、次の演算においてア
ンプレイト（AR）を加算するかあるいは減算するかを決
める制御信号B4を出力している。さらにそのときエンベ
ロープデータ（AC）がアンプストップバリュウ（AT）に
達しているときには、制御信号B4によりCPU1に知らせ、
CPU1から次のステップのエンベロープデータが出力され
るようにする。

次に加減算器53は、上述のデータ（DT）に入力データ
（C0）を加算し、その加算結果（SR）を選択器83に出力
する（第11図（３）に示す期間の演算）。

そして次のタイミングＣにおいて、加減算器53はフ
リップフロップ96から出力されるデータ（AN）からアン
プストップバリュウ（AT）を減算し、その減算結果によ
り制御信号A4を選択器91に出力する。制御信号A4は演算
して求めたデータ（AN）がアンプストッパバリュウ（A
T）に達したか否かを示す信号である。選択器91はその
制御信号A4に従って、演算結果（AN）がアンプストップ
バリュウ（AT）に達していなければそのデータ（AN）を
次のエンベロープデータ（AC）としてACRAM41に出力
し、アンプストップバリュウ（AT）に達していればその
値ATを次のエンベロープ（AC）として出力する。その結
果、ACRAM41にはそのステップの目標値（AT）を超えな
いエンベロープデータが常に書込まれる。

また同時に乗算器54は選択器83から出力される２つの
入力データを混合したデータ（SR）と選択器84から出力
されるエンベロープデータ（AC）とを乗算し、キータッ
チに応じて混合したデータにエンベロープデータ（AC）
を付加したデータ（SE）をフリップフロップ94に出力す
る（第11図（４）に示す期間の演算）。

また２つの入力データの混合を行わないモードがユー
ザにより選択されている場合には、例えば１つの入力デ
ータ（０−Ａ）にエンベロープデータ（AC）を付加した
ものがデータ（SE）として出力されるので、加減算器53
はそのデータ（SE）にデータ（BY）として出力される別
の入力データ（０−Ｂ）を加算してデータ（SX）として
出力する。このデータ（BY）の加算は、２つの入力デー
タをキータッチに応じて混合する場合には実行されな
い。またこのときタイミング信号（Ｓ＝０）の期間にMD
RAM35からサブトーンボリュウムデータ（SV）が出力さ
れ、フリップフロップ90にラッチされる（第11図（６）
に示す期間の演算）。

そして乗算器54は加減算器53から出力された２つの入
力データを混合したデータ（SX）にフリップフロップ90
にラッチされたサブトーンボリュウムデータ（SV）を乗
算し、その乗算結果（SB）をフリップフロップ95に出力
する（第11図（７）に示す期間の演算）。

また加減算器61はそのデータ（SB）とフリップフロッ
プ97にラッチされているそれまでのパラレル出力用累算
データ（PS）との加算を行い、その加算結果が再びフリ
ップフロップ97にラッチされる（第11図（８）に示す期
間の演算）。

同様に、次のタイミングＤにおいて、加減算器61はフ
リップフロップ98にラッチされているそれまでのシリア
ル出力用累算データ（SS）にそのデータ（SB）を加算す
る。そして、その加算結果が再びフリップフロップ98に
ラッチされる（第11図（９）に示す期間の演算）。

その後タイミング信号（Ｈ＝０）が出力されていると
き、MDRAM35からトーンボリュウムデータ（VL）が選択
器84に出力される。

そして所定の時分割チャンネル数分の累算が終了する
と、パラレル出力用の累算結果（SF）には乗算器54によ
り上記の音量を可変するトーンボリュウムデータ（VL）
が乗算される。そしてその乗算結果（PI）がフリップフ
ロップ72にラッチされ、パラレル出力用データ（P0）と
して出力される（第11図（10）に示す期間の演算）。ま
たこのとき、シリアル出力（S0）としてパラレル出力用
の累算結果と同じデータを出力するように指定されてい
る場合には、選択器74によりそのパラレルデータ（PI）
が選択され、さらにそのデータ（PI）がパラレル／シリ
アル変換器73によりシリアルデータに変換されてシリア
ル出力データ（S0）として出力される。

以上のように本実施例は、複数の入力データをキータ
ッチに応じて混合し、さらにエンベロープデータを付加
する際などに、それらの入力データに施こす演算を、使
用する演算器（加減算器、乗算器など）の演算スピード
その入力データの演算を終了するまでに許容される演算
時間とを考慮し、演算器を異なったタイミングに切り換
えて使用することにより要求される演算機能を実現する
ものである。従って、入力データに対して行う演算を増
やしても、その増加した演算分だけ演算器を設ける必要
がなく、演算器の使用個数を最適化して演算回路を構成
することができる。特にLSI等によりそれらの演算回路
を実現する場合などに、その回路規模を小さくすること
ができる。

尚、上記実施例においてはアタック部の２つのエンベ
ロープデータを混合する場合について説明しているが、
混合するデータは上記の実施例に限らず、例えば楽器な
どの波形データをキータッチに応じて混合しても良く、
その場合、より自由に楽音の波形を変化させることもで
きる。

〔発明の効果〕

本発明によれば、種々のキータッチに対応した楽音の
波形データを生成するために、楽音を複数の素音に分解
した波形を混合する際、少なくとも２波形に対してイニ
シャルタッチ状態に応じて比率を変えて混合し、この混
合された波形データに対してエンベロープを付加した
後、さらに楽音発生開始後の演奏形態を反映させるため
に、波形データの振幅をアフタータッチ状態に応じて制
御するようにしているため、キータッチに応じて音色や
音量などの変化を楽音発生直後ばかりでなく、その後の
経時的変化まで制御できるなど、発生楽音の変化態様の
幅を大きくすることができ、音づくりの自由度が広がる
と共に、自然な楽音が得られる楽音発生装置を実現する
ことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る電子楽器の楽音作
成部の機能ブロック図、第２図は本発明の実施例に係る電子楽器の全体構成を示
すブロック図、第３図は第２図の２波形の処理部分に対応するさらに詳
細な機能ブロック図、第４図は第１図の波形発生部より発生するアタック部に
対応する波形図、第５図は第１図の波形発生部より発生する定常部に対応
する波形図、第６図は第１図の混合器の混合比を示す図、第７図は第３図のエンベロープ発生器より発生するエン
ベロープを示す図、第８図は第２の実施例の楽音作成部の機能ブロック図、第９図は演算タイミングを示す図、第10図は第９図の演算タイミングに基づいた具体的回路
図、第11図はその回路の動作を説明するタイミングチャート
である。１…中央処理部（CPU）、２…鍵盤、３…タッチデータ
作成部、６…楽音作成部、８…波形発生部、９、10…混
合器、11、12、15、16、23、54…乗算器、13、14…エン
ベロープ発生器、21、22…累算器、33…RSRAM、35…MDR
AM、41…ACRAM、53、61…加減算器、74、81〜86…選択
器。

Claims

(57)【特許請求の範囲】

【請求項１】複数の波形を任意のピッチで発生させる波
形発生手段と、この波形発生手段により発生される複数の波形のうち少
なくとも２波形の混合比をイニシャルタッチ状態に応じ
て変化させて混合する混合手段と、この混合手段により混合された波形データに対してエン
ベロープデータを付加するエンベロープ付加手段と、このエンベロープ付加手段によりエンベロープデータが
付加された波形データの振幅をアフタータッチ状態に応
じて制御する振幅制御手段と、を有することを特徴とする波形データ作成装置。