JPH0299A

JPH0299A - 波形データ作成装置

Info

Publication number: JPH0299A
Application number: JP62315796A
Authority: JP
Inventors: Kotaro Hanzawa; 半沢　耕太郎
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-10-02
Filing date: 1987-12-14
Publication date: 1990-01-05
Anticipated expiration: 2011-06-19
Also published as: JP2508167B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル回路により波形を発生し、楽音を合
成する電子楽器の楽音作成装置に関するものである。

〔従来の技術〕

デジタル技術の進歩にともない、デジタル回路で波形デ
ータを発生し、種々の音色の楽音を発生できるようにし
た電子楽器が開発されている。このような電子楽器のう
ち、楽音をサンプリングしたデータをメモリに記憶し、
そのメモリのデータを読み出して楽音を再生するＰ　Ｃ
Ｍ　（Ｐｕｌｓｅ　ＣｏｄｅＭｏｄｕｌａｔｉｏｎ）方
式の音源を持ったものがある。このＰＣＭ音源方式の電
子楽器では、すべてのキータッチに応じた波形を記憶し
て再生すれば忠実な楽音の再現が可能であるが、実際に
は記憶容量等にも限界があるため、１つの波形に対して
キータッチに応じて波形の大きさを変化させるタッチレ
スポンス機能を持たせている。

〔発明が解決しようとする問題点〕

しかしながら、従来のＰＣＭ音源を有する電子楽器で、
例えばピアノ音を合成する場合には、サンプリング音そ
のものを再生する方式であるため、鍵盤の強弱による音
色の変化を実現する際、フィルター等を使用した場合に
は、音質の変化のダイナミックレンジがどうしても限ら
れてしまい自然な楽音が得られない問題があった。また
、その場合には、ハード構成が複雑になるという問題点
があった。

また、楽音に低周波数での波形の変化などを与える場合
に、定常部分を実現する際にループ技術を用いたもので
は、必ずしも自然な楽音が得られないという問題もあっ
た。

更に従来各時分割チャンネル毎の波形データの演算を行
う場合１つの波形データに対して１時分割チャンネル内
で行うそれぞれの演算に対応する複数の演算器を設けて
その波形データに対する演算を行い、さらに各時分割チ
ャンネルごとの波形データの演算はそれらの演算器を各
時分割チャンネルごとに時分割で使用することにより行
われている。しかしながら、例えば１つの波形データに
施こす演算内容毎に対応する演算器を設けると、その波
形データにより多くの演算を行おうとすると必要な演算
器の数が増え回路規模が増大するという問題点がある。

本発明の課題は、電子楽器の楽音作成装置において、キ
ータッチに応じて音色などの変化を大きくすることがで
き、自然な楽音が得られるようにすることにある。

〔問題点を解決するための手段〕

本発明の手段は、複数の波形の再生を任意のピンチで行
う波形発生手段と、この波形発生手段により発生する複
数の波形を組合せて混合すると共に、少な（とも２波形
の混合比を打鍵の強弱等のキータッチ状態に応じて変化
させて混合する混合手段と、前記混合手段により混合し
た波形データに、それぞれ独自のエンベロープデータを
付加するエンベロープ付加手段と、前記エンベロープ付
加手段によりエンベロープデータが付加されたそれぞれ
の波形データを加算し合成する合成手段とを備えるもの
である。

〔作　　　用〕

本発明の作用は次の通りである。波形発生手段より発生
する複数の波形は、種々組合せて混合手段により混合す
ると共に、少なくとも２波形がキータッチ状態に応じて
変化する混合比で混合される。そして、混合された波形
データは、それぞれエンベロープ付加手段により独自の
エンベロープが付加され、さらに、合成手段により加算
し合成される。

〔実　　施　　例〕

以下、本発明の実施例について、図面を参照しながら詳
細に説明する。

第２図は、本発明の実施例に係る電子楽器の全体構成を
示すブロック図である。同図において、電子楽器は、マ
イクロプロセッサ等よりなる中央処理部（ＣＰＵ）１に
、鍵盤２、タッチデータ作成部３、所定のプログラム等
を格納するＲＯＭ（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ
）　　４、−時的データ等を記憶するＲ　ＡＭ　（Ｒａ
ｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）　　５、楽音
作成部６等がパスラインを介して接続して構成されいる
。タッチデータ作成部３は、鍵盤２の押鍵速度等のキー
タッチ状態を検出し、該キータッチ状態に応じたタッチ
データを作成する部分である。

楽音作成部６は、後に詳細に説明するように、鍵盤２か
らのキーコード及びタッチデータ作成部３からのタッチ
データに応じて楽音データを作成する部分である。楽音
作成部６で作成された楽音データはＤ／Ａ変換回路、増
幅回路、スピーカ等から構成されるサウンドシステム７
によりデジタルデータがアナログの楽音信号に変換され
、さらに増幅して出力される。

第１図は、第２図の楽音作成部６の基本的な機能ブロッ
ク図である。同図において、楽音作成部６は、ＣＰＵ　
１の制御のちとに４つの異なる波形を発生する波形発生
部８を有する。この波形発生部８は、サンプリングした
楽音等をメモリに記憶し任意のピッチで読み出し４つの
異なる波形を出力するものである。４つの異なる波形は
、例えば第４図に示す如く、立ち上がりが急な波形であ
るアタック部に対応し、タッチが弱い場合（ＡＴｐ）と
強い場合（ＡＴｆ　）及び第５図に示す如く、平坦な波
形である定常部に対応しタッチが弱い場合（ＳＵｐ）と
強い場合（ＳＵｆ）等である。波形発生部８から出力す
る４つの波形は、アタック部及び定常部ごとに２波形が
組合わされ、それぞれ第１及び第２の混合器９．１０に
与えられる。第１及び第２の混合器９、ｌＯに波゛形発
生部８から与えられる２波形をそれぞれキータッチ状態
に対応して与えられる混合比（ＭＲＩ及びＭＲ２）で混
合する。この混合比の値は、例えば第６図に示す如く、
第１の混合器９が時間とともに直線的に減少し、第２の
混合器１０が時間ととともに指数関数的に減少するよう
に与えられる。第１及び第２の混合器９．１０から出力
される波形データは、それぞれ乗算器１１．１２でエン
ベロープ発生器１３．１４から与えられるエンベロープ
が乗算される。さらに、上記乗算器１１．１２でエンベ
ロープデータが乗算された波形データは、それぞれ乗算
器１５．１６でそれぞれアフタータッチ等のキータッチ
状態に対して与えられるサブトーンボリュームのデータ
（ＳＶ４及び５Ｖ２）が乗算される。上記乗算器１５．
１６から出力される波形データは、加算器１７で加算し
１音に合成して出力される。

第３図は、第２図分組合された２波形の処理部分に対応
するさらに詳細な機能ブロック図である。

同図において、組合された２波形の入力信号データＩＮ
Ｉ、ＩＮ２は、時分割的に入力されるチャンネルデータ
である。一方の入力信号データＩＮ１の信号線は、連動
して動作するバイパスイッチＢＷを構成するデータセレ
クタ１８．１９の固定接点側に接続され、他の固定接点
側は「０」が入力するように接続され、可動接点側は、
それぞれ混合器９（又は１０）及び加算器２０の入力側
に接続されている。

すなわち、バイパススイッチＢＷを切換えることにより
入力信号データＩＮＩ、ＴＮ２を混合するか、しないか
の選択が行われる。混合器９（又は１０）は、キータッ
チ状態に対応した混合比（ＭＲ）で混合する。そして、
混合器９（又は１０）の出力データは、乗算器１１　（
又は１２）でエンベロープ発生器１３　（又は１４）か
ら与えられるエンベロープデータが乗算され、さらに加
算器２０に与えられる。エンベロープ発生器１３（又は
１４）は、第７図に示す如く、８ステツプのアンプレイ
ト（ＡＲ）及び各ステップの目標値を示すアンプトップ
バリュウ（Ａｓ）により決定されるエンベロープデータ
が出力される。

加算器２０では、バイパススイッチＢＷが混合しないと
きには、乗算器１１　（又は１２）の出力と入力信号デ
ータＩＮＩとを加算し、混合するときには、乗算器１１
（又は１２）の出力をそのまま出力する。加算器２０の
出力は、乗算器１５（又は１６）でサブトーンボリュー
ムのデータ（ＳＶ）が乗算され、それぞれ２つの累算器
２１．２２に与えられる。２つの累算器２１．２２は、
例えば３２時分割チャンネルのデータを時分割変換する
もので、一方はパラレル出力、他方はシリアル出力を得
るものである。パラレル用の累算器２１は、ｌ、２．４
．８．１６．３２に変換可能であり、時分割変換後のデ
ータは、乗算器２３でトーンボリューム（ＶＬ）のデー
タが乗算されパラレル出力が得られる。シリアル用の累
算器２２は、１、２．４．８に時分割変換が可能であり
、シリアル出力が得られる。シリアル出力側には、スイ
ッチＳＷを構成するデータセレクタ２４を切換えること
により、トーンボリューム（ＶＬ）データの乗算された
パラレル出力と同じデータを出力することが可能になっ
ている。

上記構成の電子楽器の動作を説明する。まず、鍵盤２の
キーが押鍵されると、ＣＰＵＩはＲＯＭ４に格納されて
るプログラムに従って、キーコード及びタッチデータ作
成部３でキータッチ状態が検出され、その状態に応じた
タッチデータに基づいて、楽音作成部６で楽音データが
作成される。

楽音作成部６では、波形発生部８から４つの異なる波形
が出力されて、２つの波形が組合わされる。アタック部
に対応してタッチの強弱に応じて出力される２つの波形
（ＡＴｐ、ＡＴｆ　）は、混合器９でタッチデータに応
じたＭＲｌの比率で混合される。また、定常部に対応し
てタッチの強弱に応じて出力される２つの波形（ＳＵｐ
　、５Ｕｆ）は、混合器１０でタッチデータに応じたＭ
Ｒ２の比率で混合される。そして、混合器９．１０の出
力データは、それぞれ乗算器１１．１２でエンベロープ
発生器１３．１４から出力されるエンベロープが乗算さ
れ、さらに、それぞれ乗算器１５．１６でアフタータッ
チ等のキータッチ状態に応じて与えられるサブトーンボ
リューム（ＳＶＩ、５Ｖ２）のデータが乗算され、その
乗算値が加算器１７で加算しｌ音として合成される。

波形発生部８から出力される２波形を混合するか、しな
いかはバイパススイッチＢＷにより選択することができ
、また、乗算器１５（又は１６）によりサブトーンボリ
ューム（ＳＶ）のデータが乗算された波形データは、累
算器２１．２３によりパラレル出力、シリアル出力に変
換して出力することができ、パラレル出力のときには、
乗算器２３によりトーンボリューム（ＶＬ）データを乗
算することができる。

従って、波形発生部８から出力される２波形の混合比率
をタッチデータに応じて変化させ、かつそれぞれ独自に
エンベロープを乗算した波形データに、タッチデータに
応じて変化するサブトーンボリュームのデータを乗算し
た後、合成するようにしているため、音づくりの自由度
が拡がり音質の変化を大きくすることができる。また、
フィルター等を使用しないため、ハード構成を簡単にす
ることができる。

さらに楽音波形周波数を低い周波数で変化させて、出力
される楽音に低周波のうなり与える場合にも、周波数差
を持った例えば２つの波形の混合比を可変することによ
り、基本となる周波数に自由に低周波の変化を付加する
ことができ、より幅広く楽音に低周波の振動（うなり）
を与えることができる。

なお、上記実施例において、波形発生部８は、４つの異
なる波形を発生するようにしているが、４つに限らず複
数の波形を発生するものであればよい。また定常部の２
波形をタッチデータによらず一定の割合で混合させても
差しつかえない。また、波形発生部８の波形は、任意の
ピンチで波形の再生を行うものであればよく、その発生
波形及び組合される２波形は任意にでき、実施例に限定
されない。さらに、エンベロープ発生器１３．１４は、
それぞれ独自のエンベロープデータを発生するものであ
ればよい。

次に第８図は本発明の第２の実施例に係る電子楽器の楽
音作成部の機能ブロック図である。電子楽器の全体構成
等は第１の実施例と同一である。

今、入力データＩＮＩ、ＩＮ２として第４図に示すよう
なアタック部のデータＡＴｒ、ＡＴｐなどが人力するも
のとする。２つの入力データＩＮＩ　　ＩＮ２はまず減
算器３１で減算され、その減算結果（ＤＣ）は乗算器３
２によりＭＤＲＡＭ３３に記憶されているキータッチに
応じて決まる混合比ＭＲ（Ｍｉｘ　　Ｒａｔｅ）と乗算
され、さらにその乗算結果（ＤＴ）と入力データＩＮＩ
とが加算器３４により加算されデータ（ＳＲ）として出
力される。すなわちこれらの減算器３１、乗算器３２お
よび加算器３４により、２つの入力データＩＮＩ、ＩＮ
２とが混合比（ＭＲ）で混合され、１つのアタック部デ
ータ（ＳＲ）として出力される。

またＳＴＲＡＭ３５、Ｒ３ＲＡＭ３６にはインタフェー
ス回路（ＩＦ）３７を介してＣＰＵＩにより、エンベロ
ープのステップを示すデータとそのステップのエンベロ
ープデータの傾きを示すアンプレイト（ＡＲ）とそのレ
ベルを示すアンプストップバリュウ（ＡＳ）とが書込ま
れている。そしてそれらのデータ（ＡＳ、ＡＲ）は変換
器３８．３９によりデータ長が変換されそれぞれアンプ
レイト（ＡＱ）　、アンプストソプバリュウ（ＡＴ）と
して比較器４０．４１に出力される。またエンベロープ
データの現在値を記憶しているＡＣＲＡＭ４２の出力は
比較器４０と加減算器４３と乗算器４４に入力する。そ
して、比較器４０により現在のエンベロープデータ（Ａ
Ｃ）とアンプストソプバリュウ（ＡＴ）とが比較され加
算、減算のいずれかが指定されると、加減算器４３は現
在のエンベロープデータ（Ａ　Ｃ）からアンプレイト（
ＡＱ）を加算あるいは減算し、その結果（ＡＮ）を比較
器４１とスイッチＳＷ、およびＳＷ２を介してＡＣＲＡ
Ｍ４２に出力する。

ここでＳＷ、およびＳＷ２の可動接点は通常第８図に示
すように固定接点Ｓ、　、ＳＺ側に接続しており、加減
算器４３による演算結果（ＡＮ）がアンプストソプバリ
ュウ（Ａ　Ｔ）に達すると、比較器４１によりスイッチ
ＳＷＩの可動接点は他の固定接点側に切り換えられる。

その結果変換器３８から出力されるアンプストソプバリ
ュウ（ＡＴ）が次のエンベロープデータとしてＡＣＲＡ
Ｍ４２に書込まれる。

すなわち現在のエンベロープデータ（ＡＣ）にアンプレ
イト（Ａ　Ｑ）を加算あるいは減算した結果が、そのス
テップの目標値であるアンプストソプバリュウ（ＡＴ）
に達していなければ、その演算結果（Ａ　Ｎ）がＡＣＲ
ＡＭ４２に書込まれ、演算結果がアンプストソプバリュ
ウ（ＡＴ）に達していればそのアンプストソプバリュウ
（ＡＴ）データが次のエンベロープデータ（ＡＣ）とし
てＡＣＲＡＭ４２に書込まれる。

またスイッチＳＷ２はＣＵＰ　ｌが直接ＡＣＲＡＭ４２
にエンベロープデータを書込む際に切り換られるスイッ
チである。

このようにして求めたエンベロープデータ（Ａ　Ｃ”）
が乗算器４４により、上述のデータ（ＳＲ）に乗算され
る。また図示していないが２つの入力データを混合する
か、しないかを選択することが可能であり、混合が行わ
れた場合には加算器４５における入力データＩＮＩ　　
（ＢＹ）との加算は行われず入力したデータ（ＳＥ）が
そのまま出力される。

そしてその出力（Ｓ　Ｘ）は乗算器４６によりサブトー
ンボリュウム（ＳＶ）データが乗算され、シリアル出力
用の累算器４７とパラレル出力用累算器４８に出力され
る。パラレル出力用累算器４８から出力される所定のチ
ャンネル数分累算されたデータはさらに乗算器４９によ
り音量を可変するトーンボリュウムデータ（ＶＬ）が乗
算され、パラレル出力用データ（Ｐりとして出力される
。

またこの出力はスイッチＳＷ３を切り換えることにより
、シリアル／パラレル変換器５０にも出力できる。

ところで以上のような回路を実現しようとする場合、上
述した加算器、乗算器による演算は必ずしも同時に行わ
れる必要はなく、同一の加算器、減算器および乗算器を
異なった時間的タイミングで使用することにより、上記
回路の機能を実現することができる。

第９図は上記回路の演算を２つの加算器５３．６１と１
つの乗算器５４をそれぞれ異なったタイミングで使用し
た場合の演算タイミングを示す図である。同図において
同一の番号を付したものは、同じ演算器が異なったタイ
ミングに使用されていることを示す。さらに２つの加減
算器５３．６１はそのとき行う演算の内容に応じ加算器
あるいは減算器として示されている。

まずフリップフロップ５１と５２にラッチされている入
力データＩＮＩとＩＮ２とが第９図（１１に示すタイミ
ングＤにおいて加減算器５３により減算される。そして
その演算結果は乗算器５４により混合比（ＭＲ）が乗算
され、また同時にフリソプフロノプ５５にラッチされて
いるそのときのエンベロープデータ（ＡＣ）とフリップ
フロップ５６にラッチされているアンプストップバリュ
ウデータ（ＡＳ）との減算が加減算器６１により行われ
る（第９図（２）に示すタイミングＡの期間）。

次にフリップフロップ５２にランチされた入力データＩ
Ｎ２がフリップフロップ５７にラッチされる。また、フ
リップフロップ５８にラッチされた混合比（ＭＲ）が乗
算されたデータ（ＤＴ）と、人力データＩＮ２とが加算
され、２つの入力データ（［Ｎ１、ｌＮ２）がキータッ
チに応じて混合されて１つの入力データ（Ｓ　Ｒ）とし
て出力される。同時にフリップフロップ５９にラッチさ
れた演算結果に従って、加減算器６１はそのときのエン
ベロープ（ＡＣ）と、フリップフロップ６０にラッチさ
れているアンプレイト（Ａ　Ｒ＝　Ａ　Ｑ）との加算あ
るいは減算を行う（第９図（３）に示すタイミングＢの
期間）。

そして２つの入力データが混合されたデータ（’ＳＲ）
にそのときのエンベロープデータ（Ａ　Ｃ）が乗算され
、その乗算結果（Ｓ　Ｅ）は次のタイミングＤにおいて
フリップフロップ６５にラッチされる。また同時にフリ
ップフロップ６２にラッチされたエンベロープデータの
演算結果（Ａ　Ｎ）とアンプストソブバリュウデータ（
ＡＴ）とが加減算器５３により減算が行われ、両者のデ
ータの比較が行われる。その比較の結果によりゲート６
３．６４の一方が開き、演算結果（ＡＮ）あるいはアン
プストップバリュウデータ（ＡＴ）のいずれかが次のエ
ンベロープデータ（ＡＣ）として出力される（第９図（
４）に示すタイミングＣの期間）。

また２つの人力データ（ＩＮＩ、ｌＮ２）の混合が行わ
れない場合にはフリップフロップ５７にラッチされてい
る入力データＩＮＩが加算され乗算器５４に出力される
（第９図（６）に示すタイミングＡの期間）。

一方、２つの入力データが混合されへたデータ（ＳＸ）
は乗算器５４によりサブトーンボリュウムデータ（Ｓ　
Ｖ）が乗算され、パラレル出力あるいはシリアル出力用
のデータ（ＳＢ）として出力されフリップフロップ６６
にう・ソチされる（第９図（７）に示すタイミングＢの
期間）。

このようにして演算されたデータ（Ｓ　Ｂ）とフリップ
フロップ６７にラッチされているそれまでのパラレル出
力用累算データ（ＰＳ）とが加減算器６１により加算さ
れ、その結果が新たな累算データ（ＰＳ）として、フリ
ップフロップ６７にラッチされる（第９図（８）に示す
タイミングＣの期間）。

同様に次のタイミングＤにおいて、そのデータ（Ｓ　Ｂ
）はフリップフロップ６８にラッチされているそれまで
のシリアル出力用累算データ（ＳＳ）に加減算器６１に
より加算され、その結果が再びフリップフロップ６８に
ラッチされる。

また所定のチャンネル数分のデータ（ＳＢ）の累算が終
了すると、そのときのシリアル出力用累算データ（Ｓ　
Ｓ）はシフタ６９に出力される。同時にシフタ６９でビ
ット数が変換されたパラレル出力用の累算結果（ＳＦ）
は乗算器５４によりトーンボリュウムデータ（ＶＬ）が
乗算され、その結果（ＰＩ）はゲート７０に出力される
とともに、フリップフロップ７２に出力される（題９図
（９）に示すタイミングＤの期間）。

またゲート７０，７１により上述のパラレル出力用の累
算データ（ＰＩ）と、シリアル出力用の累算データの一
方が選択され、さらにパラレル／シリアル変換器７３に
よりシリアルデータ（ＳＯ）に変換されて出力される。

以上のようにある時分割チャンネルのデータに対する演
算は必ずしもすべての演算を同時に行う必要はなく、そ
れぞれの演算器の演算スピードと、最終的な演算結果を
出力するまでに許容される時間などを考慮し、同一の演
算器を異なったタイミングに切り換えて使用することに
より必要とする演算機能を実現することができる。

且止班皿路皇揚威第１Ｏ図は第９図の演算タイミングブロック図に基づい
て前述した機能ブロック図の回路（第８図）を実現した
ときの具体的な回路の構成を示す図である。同図におい
て第９図に示す演算器（加減算器、乗算器）、フリップ
フロップなどに対応する部分については同一の番号を与
えその説明は簡単に行う。

フリップフロップ５１は図示しないパスラインを介して
入力する例えば６４時分割チャンネルの入力データＷＤ
をタイミング信号Ｐ４の立上りに同期してラッチし、そ
のラッチしたデータを入力データ（ＣＩ）として出力す
る。フリップフロップ５２はそのフリップフロップ５１
から出力されるデータ（ＣＩ）をタイミング信号Ｐ５の
立上りに同期してラッチし、そのラッチしたデータを入
力データ（Ｃｏ）として出力する。さらにフリップフロ
ップ５７はフリップフロップ５２の出力をタイミング信
号ＣＫＢの立上りに同期してランチし入力データ（Ｂ　
Ｙ）として出力する。

Ｒ３ＲＡＭ３３は第７図に示すエンベロープデータの傾
きを示すアンプレイト（ＡＲ）と各ステップの目標値を
示すアンプストップバリュウ（ＡＳ）とを記憶するＲＡ
Ｍであり、１６ビツトデータの内の上位８ビツトにアン
プレイト（ＡＲ）、下位８ビツトにアンプストップバリ
ュウ（ＡＳ）が記憶されている。そのＲ３ＲＡＭ３３に
記憶されているデータはフリップフロップ５６にラッチ
され、さらに上位８ビツトの内の最上位ビットを除いた
７ビツトのデータが変換器８７に出力され、下位８ピン
トの内の８ビツト目を除いた７ビツトのデータが変換器
８８に出力される。変換器８７．８８はそれら７ビツト
のアンプストソプバリュウ（ＡＳ）、アンプレイト（Ａ
Ｒ）を後述する演算の為に、それぞれ１６ビツトのデー
タ（ＡＴ）、２４ビツトのデータ（Ａ　Ｑ）に変換して
出力する。

またＳＴＲＡＭ５０は上述のＲ５ＲＡＭ３３に記憶され
ているエンベロープデータのステップを記憶するＲＡＭ
であり、そのステップを示すデータはフリップフロップ
８９にラッチされる。

ＭＤＲＡＭ３５はキータッチに応じて定まる各時分割チ
ャンネルの入力データＷＤの混合比（ＭＲ）、キーのア
フタタッチに応じて定まるサブトーンボリュウムデータ
（Ｓ　Ｖ）および音量などを可変させるためのトーンボ
リュウムデータ（ＳＶ）を記憶する。そしてそれらのデ
ータが所定のタイミングでフリップフロップ９０にラッ
チされるとともに、後述する選択器８４に出力される。

さらにＡＣＲＡＭ４１は現在のエンベロープデータ（Ａ
　Ｃ）を記憶するＲＡＭであり、制御信号Ａ４（後述す
る）に従って選択器９１から出力されるデータが書込ま
れ、その書込まれたデータはフリップフロップ９２にラ
ッチされる。またその選択器９１を切り換えることによ
り、ＣＰＵＩから直接ＡｃＲＡＭ４１にエンベロープデ
ータを書込むこともできる。

選択器８１は４つの入力端子に入力する１６ビツトデー
タの１つを選択するセレクタであり、フリップフロップ
５７にラッチされたデータ（ＢＹ）がａ１端子に入力し
、フリップフロップ５２にラッチされたデータ（Ｃｏ）
がす、端子に、フリップフロップ５１にラッチされたデ
ータ（Ｃ１）がｄ、端子に入力し、さらに後述するエン
ベロープデータの演算結果である２４ビツトのデータ（
ＡＮ）の内の上位１６ビツトが０１端子に入力する。選
択器８１は後述する各タイミングＡ、Ｂ、ＣＳＤに同期
してそれらのデータの１つを選択し下位１ビツトに「０
」を付は加え、１７ビツトのデータＡ１として加算器５
３の一方の入力端子に出力する。

以下同様に他の選択器８２〜８６もａ　％　ｄ端子に入
力するデータを各タイミングＡ−Ｄに同期したタイミン
グで出力する。

また選択器８２も１６ビソトデータの４人力セレクタで
あり、後述するフリップフロップ９４にランチされたデ
ータ（Ｓ　Ｅ）がａ２端子に入力し、フリップフロップ
９３にラッチされたデータ（ＤＴ）がｂ２端子に入力し
、変換器８７から１６ビソトのアンプストップバリュウ
（ＡＴ）が０２端子に入力し、フリップフロップ５２に
ラッチされた入力データ（ＣＯ）がｄ２端子に入力する
。

選択器８２はそれらのデータの１つを選択し下位１ビツ
トに「０」を付は加え、１７ビツトデータＡ２として加
減算器５３の他方の入力端子に出力する。

加減算器５３はＣＰＵＩからの制御信号に従って入力す
る２つのデータＡｈ　Ａ２の加算あるいは減算を行い、
その演算結果に従って制御信号Ａ４を後述する選択器９
１に出力し、また他の演算結果の内の上位１６ビツトを
演算データ（Ｄ　Ｃ）、（Ｓ　Ｒ）、（ＳＸ）としてそ
れぞれ選択器８３に出力する。

選択器８３．８４も１６ビソトデータの４人力セレクタ
であり、選択器８３には加減算器５３がらの演算データ
（ＳＸ）、（ＳＲ）、（ＤＣ）がそれぞれａ３端子、ｂ
３端子、ｄ３端子に入力し、さらに後述するシフタ６９
からシリアル出力用データの累算結果（ＳＦ）がｃ３端
子に入力する。

選択器８３はそれらのデータの１つを選択しデータＭ１
として乗算器５４に出力する。また選択器８４には、Ｍ
ＤＲＡＭ３５に記憶されているサブトーンボリュウムデ
ータ（ＳＶ）がａ４端子に、トーンポリュムデータ（Ｖ
Ｌ）が０４端子に、混合比（ＭＲ）がｄ４端子に入力し
、さらにフリップフロップ９２にラッチされているその
ときのエンベロープデータ（ＡＣ）の２４ビツトの内の
上位１６ビツトのデータがｂ３端子に入力する。選択器
８４はそれらのデータの１つを選択しデータＭ２として
乗算器５４に出力する。

乗算器５４は１６ビツト構成の乗算器でありそれらのデ
ータの乗算を所定のタイミングで実行し、それらの演算
結果を１６ビツトのフリップフロップ９３．９４．９５
にそれぞれ出力し、また選択器７４とフリップフロップ
７２に出力する。フリップフロップ９３は乗算器５４か
ら出力される演算データ（Ｄ　Ｃ）と混合比（ＭＲ）と
の乗算結果（ＤＴ）をラッチ、フリップフロップ９４は
演算データ（ＳＲ）とエンベロープデータ（ＡＣ）との
乗算結果（ＳＥ）をラッチし、さらにフリップフロップ
９５は演算データ（ＳＸ）とサブトーンボリュウムデー
タ（ＳＶ）との乗算結果（ＳＢ）をラッチする。

選択器８５．８６は２４ビツトの４人カデータセレクタ
であり、選択器８５には変換器８７から出力されるアン
プストソプバリュウ（ＡＴ）がａ。

端子に入力し、変換器８８から出力されるアンプレイト
　（Ａ　Ｑ）がす、端子に入力し、フリップフロップ９
５から出力されるデータ（ＳＢ）がそれぞれｃ５、ｄ、
端子に入力する。選択器８５はそれらのデータの内の１
つを選択しデータＢ１として加減算器６１の一方の入力
端子に出力する。

また選択器８６にはフリップフロップ９２がら出力され
るそのときのエンベロープデータ（ＡＣ）がａ、、、ｂ
、端子に入力し、さらにパラレル出力用累算データをラ
ンチする２１ビツトのフリップフロップ９７の出力が０
６端子に入力し、シリアル出力用累算データをラッチす
る２１ビツトのフリップフロップ９８の出力がｄ６端子
に入力する。選択器８６はそれらのデータの１つを選択
しゲート９９に出力する。そのゲート９９は所定の時分
割チャンネル数分のデータ（Ｓ　Ｂ）の累算を行ったと
きに累算動作をリセットするためのゲートであり、その
ゲート９９から出力されるデータＢ２は加減算器６１の
他方の入力端子に入力する。

加減算器６１はそれら２つの入力データＢ１、Ｂ２をｃ
ｐｕ　ｔからの制御信号に従ってそれぞれのタイミング
で加算あるいは減算を行い、またエンベロープデータ（
Ａ　Ｃ”）の演算結果が目標値ＡＴに達したとき制御信
号Ｂ４を出力する。そしてその減算結果を２４ビツトの
フリップフロップ９６と２１ビツトのフリップフロップ
９７．９８に出力する。

すなわち加減算器６１は選択器８５．８６からタイミン
グＡ−Ｄに同期して出力されるデータをそれぞれのタイ
ミングで演算することにより、４個の加算器あ゛るいは
減算器として働く。

そして所定の時分割チャンネル数分の累算が終了すると
、その累算結果の内の２１ビツトのデータがシフタ６９
に出力される。その２１ビツトのデータはシフタ６９に
おいて上位１６ビツトのデータが選択され、パラレル出
力用累算結果（Ｓ　Ｆ）は選択器８３に出力され、シリ
アル出力用累算結果は選択器７４に出力される。また選
択器７４の他方の入力端子には、乗算器５４から上述の
パラレル出力用累算結果にトーンボリュウムデータ（Ｖ
Ｌ）を乗算して求めたデータ（ＰＩ）が入力しており、
ＣＰＵＩからの制御信号に従っていずれかのデータを選
択しパラレル／シリアル変換器７３に出力する。パラレ
ル／シリアル変換器７３はそのデータをシリアルデータ
（ＳＯ）に変換して出力する。

また乗算器５４から出力されるパラレル出力用の累算結
果（ＰＩ）はフリップフロップ７２にランチされ、パラ
レル出力データ（ＰＯ）として出力される。

皇孫１ｔ■１引肱作次に以上のような構成の回路の動作を第１０図の回路図
および第１１図のタイミングチャートを参照しながら説
明する。

本実施例においては、各サンプリング周期毎に６４時分
割チャンネル分の入力データ（ＷＤ）の内の例えば２つ
の入力データ（０−Ａ、０−Ｂ）、（１−Ａ、１−Ｂ）
・・・をキータッチに応じて定まる混合比（ＭＲ）で混
合し、それら混合したデータに独立にエンベロープデー
タを付加している。さらにそれらの演算を１つの乗算器
５４と２つの加減算器５３．６１を異なった時間的タイ
ミングで切り換えて使用することにより全ての演算を実
現している。

今、入力データＷＤとして第１１図に示すようなアタッ
ク部のデータＡＴ、　、ＡＴｐなどが入力データ（ＷＤ
）として入力しているものとする。

まずフリップフロップ５１．５２．５７から出力される
入力データ（Ｃ１）、（Ｃｏ）、（Ｂ　Ｙ）の内容およ
びタイミングを説明する。入力データ（０−Ａ）、（０
−Ｂ）　　・・・はタイミング信号Ｐ４の立上りつまり
タイミング信号Ｐ４の立下りに同期してフリップフロッ
プ５１にラッチされ、そのラッチされたデータ（Ｃ１）
は第１１図０υに示すタイミングで出力される。またそ
の出力データ（Ｃ１）はタイミング信号Ｐ５の立上に同
期してフリップフロップ５２にラッチされ、奇数チャン
ネルの人力データ（０−Ａ）、（１−Ａ）、（２−Ａ）
　　・・・がデータ（Ｃｏ）として第１１図０４５に示
すタイミングで出力される。さらにその出力データ（Ｃ
Ｏ）はタイミング信号Ｐ５と同じ周期で異なったタイミ
ングで立上る信号ＣＫＢの立上りに同期してフリップフ
ロップ５７にラッチされ、データ（ＢＹ）として第１１
図０４に示すタイミングで出力される。またこの他にＣ
ＰＵ　１からはＲ３ＲＡＭ３３、ＤＭＲＡＭ３５などか
らデータを出力するとき、そのときの時分割チャンネル
を示すタイミング信号Ｑ＝ｎｓ　Ｔ＝ｎ、Ｓ＝ｎ、Ｈ＝
ｎがそれぞれ第１１図０４）に示すタイミングで出力さ
れる。

第１１図に示すタイミング信号Ｐ５の１周期が３２時分
割モードの１時分割チャンネルの期間に対応し、通常そ
のタイミング信号Ｐ５の１周期を基本の周期としている
。以下、そのタイミング信号Ｐ５の１周期を４分割した
タイミングＡ、Ｂ、Ｃ１Ｄを基にして上記回路の動作を
説明する。

今、ＣＰＵＩによりＳＴＲＡＭ５０、Ｒ３ＲＡＭ３３、
ＭＤＲＡＭ３５にはエンベロープのステップに対応する
データおよび押鍵されたキーのキータッチに応じた混合
比（ＭＲ）などのデータが書込まれているものとする。

まず選択器８１，８２からそれぞれｄ、、ｄ。

端子に入力するデータ（Ｃｏ）、（ＣＩ）が出力され、
加減算器５３はそれらのデータ（Ｃｏ）、（ＣＩ）の減
算を行う（第１１図（１１に示す期間の演算）。その減
算結果（ＤＣ）は次のタイミング八に同期して選択器８
３から出力される。乗算器５１は選択器８４から出力さ
れる混合比（ＭＲ）とその減算結果（Ｄ　Ｃ）を乗算し
、乗算結果（ＤＴ）をフリップフロップ９３に出力する
。同時に加減算器６１は選択器８５から出力される１６
ビツトに変換されたアンプストソプパリュウ（ＡＴ）か
ら選択器８６から出力されるそのときのエンベロープデ
ータ（ＡＣ）を減算し、その減算結果に従って制御信号
Ｂ４を自己にフィートノ＼ツクするとともにＣＰＵ１な
どに出力する（第１１図（２）に示す期間の演算）。す
なわちそのときのエンベロープデータ（Ａ　Ｃ）とその
ステップのエンベロープデータの目標値であるアンプス
トソプバリュウ（ＡＴ）とを比較し、そのステップのエ
ンベロープデータの傾きが正かあるいは負かを判断し、
次の演算においてアンプレイ）　（ＡＲ）を加算するか
あるいは減算するかを決める制御信号Ｂ４を出力してい
る。さらにそのときエンベロープデータ（ＡＣ）がアン
プストップバリュウ（ＡＴ）に達しているときには、制
御信号Ｂ４によりＣＰＵ　１に知らせ、ＣＰＵ１から次
のステ・ンプのエンベロープデータが出力されるように
する。

次に加減算器５３は、上述のデータ（ＤＴ）に入力デー
タ（ＣＯ）を加算し、その加算結果（ＳＲ）を選択器８
３に出力する（第１１図（３）に示す期間の演算）。

そして次のタイミングＣにおいて、加減算器５３はフリ
ップフロップ９６から出力されるデータ（ＡＮ）からア
ンプストソプバリュウ（ＡＴ）を減算し、その減算結果
により制御信号Ａ４を選択器９１に出力する。制御信号
Ａ４は演算して求めたデータ（ＡＮ）がアンプストソプ
バリュウ（ＡＴ）に達したか否かを示す信号である。選
択器９１はその制御信号Ａ４に従って、演算結果（ＡＮ
）がアンプストップバリュウ（ＡＴ）に達していなけれ
ばそのデータ（ＡＮ）を次のエンベロープデータ（ＡＣ
）としてＡＣＲＡＭ４　Ｈこ出力し、アンプストップバ
リュウ（ＡＴ）＆こ達していればその値ＡＴを次のエン
ベロープ（ＡＣ）として出力する。その結果、ＡＣＲＡ
Ｍ４１！二器よそのステップの目標値（ＡＴ）を超えな
Ｕ＼エンベロープデータが常に書込まれる。

また同時に乗算器５４は選択器８３から出力される２つ
の入力データを混合したデータ（ＳＲ）と選択器８４か
ら出力されるエンプローブデータ（ＡＣ）とを乗算し、
キータ・ノチに応じて混合したデータにエンベロープデ
ータ（ＡＣ）を付加したデータ（ＳＥ）をフリ・ノブフ
ロ・ノブ９４４こ出力する（第１１図（４）に示す期間
の演算）。

また２つの入力データの混合を行わなし）モードがユー
ザにより選択されている場合には、例え（ｆｌつの入力
データ（０−Ａ）にエンプローブデータ（ＡＣ）を付加
したものがデータ（ＳＥ）として出力されるので、加減
算器５３はそのデータ（Ｓ　Ｅ）にデータ（Ｂ　Ｙ）と
して出力される別の入力データ（０−Ｂ）を加算してデ
ータ（ＳＸ）として出力する。このデータ（Ｂ　Ｙ）の
加算は、２つの入力データをキータッチに応じて混合す
る場合には実行されない。またこのときタイミング信号
（Ｓ＝０）の期間にＭＤＲＡＭ３５からサブトーンボリ
ュウムデータ（Ｓ　Ｖ）が出力され、フリップフロップ
９０にラッチされる（第１１図（６）に示す期間の演算
）。

そして乗算器５４は加減算器５３から出力された２つの
入力データを混合したデータ（ＳＸ）にフリップフロッ
プ９０にラッチされたサブトーンボリュウムデータ（Ｓ
Ｖ）を乗算し、その乗算結果（ＳＢ）をフリップフロッ
プ９５に出力する（第１１図（７）に示す期間の演算）
。

また加減算器６１はそのデータ（Ｓ　Ｂ）とフリップフ
ロップ９７にラッチされているそれまでのパラレル出力
用累算データ（Ｐ　Ｓ）との加算を行い、その加算結果
が再びフリップフロップ９７にラッチされる（第１１図
（８）に示す期間の演算）。

同様に、次のタイミングＤにおいて、加減算器６１はフ
リップフロップ９８にラッチされているそれまでのシリ
アル出力用累算データ（ＳＳ）にそのデータ（ＳＢ）を
加算する。そして、その加算結果が再びフリップフロッ
プ９８にランチされる（第１１図（９）に示す期間の演
算）。

その後タイミング信号（Ｈ＝Ｏ）が出力されているとき
、ＭＤＲＡＭ３５からトーンボリュウムデータ（ＶＬ）
が選択器８４に出力される。

そして所定の時分割チャンネル数分の累算が終了すると
、パラレル出力用の累算結果（ＳＦ）には乗算器５４に
より上記の音量を可変するトーンボリュウムデータ（Ｖ
Ｌ）が乗算される。そしてその乗算結果（ＰＩ）がフリ
ップフロップ７２にラッチされ、パラレル出力用データ
（ＰＯ）として出力される（第１１図０１１１に示す期
間の演算）。

またこのとき、シリアル出力（Ｓｏ）としてパラレル出
力用の累算結果と同じデータを出力するように指定され
ている場合には、選択器７４によりそのパラレルデータ
（ＰＩ）が選択され、さらにそ（Ｄデー’）（Ｐ　Ｉ）
がパラレル／シリアル変換器７３によりシリアルデータ
に変換されてシリアル出力データ（ＳＯ）として出力さ
れる。

以上のように本実施例は、複数の入力データをキータッ
チに応じて混合し、さらにエンベロープデータを付加す
る際などに、それらの入力データに施こす演算を、使用
する演算器（加減算器、乗算器など）の演算スピードと
その入力データの演算を終了するまでに許容される演算
時間とを考慮し、演算器を異なったタイミングに切り換
えて使用することにより要求される演算機能を実現する
ものである。従って、人力データに対して行う演算を増
やしても、その増加した演算器だけ演算器を設ける必要
がなく、演算器の使用個数を最適化して演算回路を構成
することができる。特にＬＳＩ等によりそれらの演算回
路を実現する場合などに、その回路規模を小さくするこ
とができる。

尚、上記実施例においてはアタック部の２つのエンベロ
ープデータを混合する場合について説明しているが、混
合するデータは上記の実施例に限らず、例えば楽器など
の波形データをキータッチに応じて混合しても良く、そ
の場合、より自由に楽音の波形を変化させることもでき
る。

〔発明の効果〕

本発明によれば、楽音を複数の素音に分解した波形を混
合する際、少なくとも２波形に対してキータッチ状態に
応じて比率を変えて混合し、それぞれエンベロープを付
与してから合成するようにしているため、キータッチに
応じて音色などの変化を大きくすることができ、より自
然な楽音を得ることができる。

さらにそれら波形の混合やエンベロープなどを付与する
演算を演算器を異なったタイミングに切り換えて使用し
て実現できるので、演算器の使用個数を少なくすること
ができ、回路規模を小さくすることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る電子楽器の楽音作
成部の機能ブロック図、第２図は本発明の実施例に係る電子楽器の全体構成を示
すブロック図、第３図は第２図の２波形の処理部分に対応するさらに詳
細な機能ブロック図、第４図は第１図の波形発生部より発生するアタック部に
対応する波形図、第５図は第１図の波形発生部より発生する定常部に対応
する波形図、第６図は第１図の混合器の混合比を示す図、第７図は第
３図のエンベロープ発生器より発生するエンベロープを
示す図、第８図は第２の実施例の楽音作成部の機能ブロック図、第９図は演算タイミングを示す図、第１０図は第９図の演算タイミングに基づいた具体的回
路図、第１１図はその回路の動作を説明するタイミングチャー
トである。１・・・中央処理部（ＣＰ　Ｕ）、２・・・鍵盤、３・・・タッチデータ作成部、６・・・楽音作成部、８・・・波形発生部、９、ｌＯ・・・混合器、ｌ　１、１２、１５、１６、２３、５４・・・乗算器、１３．１４・・・エンベロープ発生器、２１．２２・・
・累算器、３３・・・Ｒ３ＲＡＭ。３５・・・ＭＤＲＡＭ。４１・・・ＡＣＲＡＭ。５３．６１・・・加減算器、７４．８１〜８６・・・選択器。

Claims

【特許請求の範囲】

（１）複数の波形の再生を任意のピッチで行う波形発生
手段と、前記波形発生手段により発生する複数の波形を組合せて
混合するとともに、少なくとも２波形の混合比をキータ
ッチ状態に応じて変化させて混合する混合手段と、前記混合手段により混合した波形データに、それぞれ独
自のエンベロープデータを付加するエンベロープ付加手
段と、前記エンベロープ付加手段によりエンベロープデータが
付加されたそれぞれの波形データを加算し合成する合成
手段と、を有することを特徴とする電子楽器の楽音作成装置。
（２）前記混合手段とエンベロープ付加手段と合成手段
とから成る演算手段を有し、該演算手段は前記混合手段
による複数の波形を混合する演算と前記エンベロープ付
加手段によるその混合した波形データにエンベロープデ
ータを付加する演算と、前記合成手段によるそのエンベ
ロープデータの付加された波形データを加算し合成する
演算とを異なった時間的タイミングに行うことを特徴と
する特許請求の範囲第１項記載の電子楽器の楽音作成装
置。
（３）前記演算手段は複数の波形データを選択して出力
する選択器とその選択器から出力される波形データの演
算を行う演算器とを有し、その選択器と演算器とを異な
った時間的タイミングに切り換て使用することにより、
前記混合手段による演算とエンベロープ付加手段による
演算と合成手段による演算とを順次行うことを特徴とす
る特許請求の範囲第２項記載の電子楽器の楽音作成装置
。