JPS6262394A

JPS6262394A - デジタルエフエクト装置

Info

Publication number: JPS6262394A
Application number: JP60202698A
Authority: JP
Inventors: 半沢　耕太郎; 重則森川; 利久中村
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-09-13
Filing date: 1985-09-13
Publication date: 1987-03-19
Anticipated expiration: 2011-12-04
Also published as: JP2560276B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、少なくともその要部をデジタル回路を用い
て構成したデジタルエフェクト装置に関する。

〔発明の背景〕

従来より楽器音に対し種々のエフェクト（効果）を付与
して、原音とはかなり相違する音響を得るようＫした所
謂エフェクターが種々開発されているが、これらは、Ｂ
ＢＤ等の素子を用いるものが多く、Ｓ／Ｎ比が悪いなど
の欠点があった。また近年では、デジタルディレィ装置
と称されるデジタルメモリをもって、これに対して波形
信号を書込み、またディレィ時間の後読出すものも開発
されているが、出力信号は単調なものであり、好ましい
ものではなかった。

〔発明の目的〕

この発明は、以上の点に鑑みてなされたもので。

多様なエフェクトを入力される原音に付加できるデジタ
ルエフェクト装置を提供することを目的とする。

〔発明の要点〕

この発明は、上述した目的を達成するためになされたも
ので、入力される波形信号を、デジタル信号に変換し、
そのデジタル信号を波形メモリ手段に一度書込み、この
書込まれたデジタル信号をとを要点とする。

〔実施例〕

以下１本発明を、外音信号をＰ　ＣＭ　（Ｐｕ１ｓｅ　
ＣｏｄｅｄＭｏｄｕｌａｔｉｏｎ　）などの変調を行っ
てデジタル記録し、それをキーボード楽器の音源信号と
して用いることができる所謂サンプリング機能を有する
電子楽器を用いて構成した一実施例につき説明する。

第１図は５本実施例の回路構成を示し、入力信号（ＩＮ
）は、入力アンプＩＫて適宜増幅された後、アナログ加
算回路２に供給され、フィルター３１Ｃ供給されて不要
な高域成分を適当に除去された後、サンプル・ホールド
回路（Ｓ／Ｈ）５にて適当なサンプリング周波数で、サ
ンプリングされた徒、Ａ／Ｄ変換器６に供給される。Ａ
／Ｄ変換器６では、入力するアナログ信号を対応するデ
ジタル信号に変換し１発音制御部８に供給する。

この発音制御部８は、例えば４つの仮形読出・書込チャ
ンネルを備え、夫々独立的に波形メモリ７に対する波形
信号の書込みまたは読出しができる。

この発音制御部８は、マイクロコンピュータ等からなる
ＣＰＵ９からの制御に基づき動作するようＫなっており
、その詳細は後述するが、この発音制御部８の４つの波
形読出・書込チャンネルに対応して時分割的に最大４音
に対応するデジタル信号が、波形メモリ７から読出され
て、Ｄ／Ａ変換器１０に時分割的に印加され、しかる後
、サンプル・ホールド回路（Ｓ／Ｈ）ｌｌａ　〜ｌｉｄ
に供給される。

このサンプル・ホールド回路１１ａ〜ｌｉｄは。

後述するようなタイミング信号ｔ、〜ｔ、によって、各
時分割処理チャンネル時間毎に、サンプリング動作を行
う。

そして、このサンプル・ホールド回路１１ａ〜ｌｉｄに
ホールドされた電圧信号は、ＶＣＦ　（電圧制御型フィ
ルタ）１２ａ〜１２ｄに、対応して供給される。この夫
々のＶＣＦ１２ａ〜１２ｄＫは、後述する電圧信号ＦＣ
ＶＩ〜ＦＣＶ４が供給され、この電圧信号ＦＣＶＩ〜Ｆ
ＣＶ４に従って、夫々独立的にフィルタリング処理がな
される。

そして、？ニーｆ）ＶＣＦＩ２ａ　〜１２ｄｌ！、ＶＣ
Ａ（電圧制御型増幅器）１３ａ＝１３ｄヘフイルタリン
グ後のアナログ波形信号を送出する。

このＶ　ＣＡ　１３　ａ〜１３ｄは、供給される制御電
圧信号ＡＣＶ１〜ＡＣＶ４により独立的にその増幅率が
制御され、ＶＣＦ１２ａ〜１２ｄより供給される波形信
号に対する出力レベル、あるいは音量エンベロープが決
定される。

そして、このＶＣＡ１３ａ〜１３ｄの出力信号は夫々各
チャンネルの出力ＯＵＴ　１〜０ＵＴ４として、外部に
送出され、適宜増幅された後音響信号として放音される
ことになる。また、このＶＣＡ１３ａ〜１３ｄの出力は
、アナログ加算回路１４に供給され、ミックスされて、
ミックス出力ＯＵＴＭＩＸとして、外部にとり出すこと
も可能となっている。

また、上述した第４チヤンネルに対応するＶＣＦ１２ｄ
の出力と、アナログ加算回路１４の出力とは、上述した
ＣＰＵ９からの制御信号に従って切換動作をするアナロ
グスイッチ１５に供給される。

このアナログスイッチ１５は、ＶＣＦ１２ｄの出力と、
アナログ加算回路１４の出力とを選択して、ＶＣＡ（電
圧制御型増幅器）１６に供給する。

ＶＣＡＩ６では、供給される制御電圧信号ＡＣＶＯに応
じて増幅し、上述したアナログ加算回路２にフィードバ
ックして供給するようになる。

従って、入力アンプ１を介して供給される外音信号と、
波形メモリ７を読出して得られる波形信号とをこのアナ
ログ加算回路２にて混合して、再□度、波形メモリ７に
供給することができ、いわゆるオーバーダビング機能を
本実施では実現することが可能となる。なお、オーバー
ダビングをしないときは、ＶＣＡＩ　６に対する電圧制
御信号ＡＣｖＯをゼロレベルに設定する。

図中符号４は、演奏鍵や各種制御スイッチを有するキー
ボードと、各種状態表示を行う液晶表示パネル等とから
なるキーボード・表示部であって。

ＣＰＵ９とこのキーボード・表示部４とはデータの授受
を行う。

また、とのＣＰＵ９は、ソフト処理によって、上述シタ
各制御信号ＦＣＶＩ　〜ＦＣＶ４．ＡＣＶ１〜ＡＣＶ４
．ＡＣＶＯ（以下総称して制御信号Ｃｖとする。）を、
発生するためにデジタル信号をＤ／Ａ変換器群１７に供
給し、夫々の電圧信号に変換せしめる。

このＤ／Ａ変換器群１７は、制御信号Ｃｖの個数に対応
する個数のＤ／Ａ変換器を有していてもよく、あるいは
、ひとつのＤ／Ａ変換器を時分割的に使用し、サンプル
・ホールド回路と組合せて。

必要な個数の制御信号Ｃｖを得てもよい。

次に、発音制御部８の詳細回路構成を第２図を用いて説
明する。

Ａ／Ｄ変換器６から供給されるデジタル信号は、ゲート
８１を介して、波形メモリ７に供給されるほか、ゲート
８２を介してＤ／Ａ変換器１０へ送出される。

上述のゲート８１に対しては、ＣＰＵ９が発生する制御
指令に基づき、この発音制御部８内部の図示しない制御
回路かち発生するリードライト信号Ｒ／Ｗが供給されて
、開閉制御がなされる。

即ち、波形メモリ７に波形信号を書込む場合はれる。

また、上記ゲート８２には、制御回路からの制御信号に
基づき開閉信号発生装置８３からのゲート信号Ｇａｔｅ
が与えられ、上記ゲート８１を介して供給されるデジタ
ル信号を出力する場合、もしくは波形メモリ７から読出
されたデジタル信号を出力する場合に限り、このゲート
８２は開成され、その他の場合は、このゲート８２は閉
成されて。

その出力はゼロレベルに設定される。

第２図中符号８４は、４段の所定ビット数からなるシフ
トレジスタから構成されたアドレスレジスタであり、後
述するマスタークロックφ　で、シフト動作が行われる
。そして、このアドレスレジスタ８４は、４チヤンネル
のアドレスレジスタとして時分割的に動作することにな
り、その最終段の内容は、波形メモリ７に対しアドレス
データとして供給され、上述したゲート８１を介して入
力する波形信号を、リードライト信号Ｒ／ＷがＬｏｗレ
ベルのときに限り、当該メモリアドレスに書込み、また
波形メモリ７から、上記リードライト信号Ｒ／ＷがＨｉ
ｇｈ　　レベルのときに、デジタル信号を当該メモリア
ドレスから読出すようＫなる。

また、上記アドレスレジスタ８４の内容は、ゲート８５
に供給されるほか、開閉信号発生装置８３、制御回路に
供給される。

上記ゲート８５を介したアドレス信号は、加算器８６に
供給され、必要に応じてアドレス歩道を行うべく加減算
が実行された後、アドレスレジスタ８４にフィードバッ
クされる。

また、この加算器８６には、ゲート８７を介して、制御
回路からイニシャルアドレス（ＣＡ）が供給される。

即ち、ゲート８５にはロード信号ＬＤが直接供給され、
ゲート８７には、インバータ８８を介して反転されて与
えられ、ロード信号ＬＤがＬｏｗレベルであれば、制御
回路からのイニシャルアドレス（ＣＡ）がゲート８７が
開成することにより加算器８６に供給され、一方上記ロ
ード信号ＬＤがＨｉｇｈレベルであれば、ゲート８５が
開成して、アドレスレジスタ８４からの内容が加算器８
６に供給される。

上記加算器８６には、クロック発生回路８９からクロッ
ク信号が与えられ、音階周波数に従って波形メモリ７か
らデジタル信号を読出す際は、制御回路からのピッチデ
ータに応じたレートでクロック信号が加算器８６に与え
られるが、デジタルにエフエク′＃装置として本実施例が機能するときは、常
時クロック信号が、とのクロック発生回路８９から発生
し、加算器８６に供給されることになる。

第３図は、波形メモリ７のエリア分割の状態を示してお
り、例えばＮ個の波形情報が可変長で記録できるように
なっている。

次に１本実施例の動作につき説明する。第４図は１発音
制御部８の複数チャンネルの時分割処理状態と、サンプ
ル・ホールド回路１１ａ〜ｌｉｄに供給するタイミング
信号ｔ、〜ｔ、との関係を示しており、上述したように
１本実施例では４つの波形読出・書込チャンネルを時分
割構成で実現しており、各仮形読出・書込チャンネル毎
に、読出しくリード）処理を行うか、書込（ライト）処
理を行うかを選択的に指定できるようＫなっていて、第
４図に示す状態では、チャンネル１　（ｃｈｉ）の処理
によって波形メモｌＪ’ｌｃ、フィルター３、サンプル
・ホールド回路５．Ａ／Ｄ変換器６を介して得られる波
形信号を書込むよ５になっており、その他のチャンネル
２〜４　（ｃｈ２〜４）は、波形メモリ７から所定エリ
アのデジタル波形信号な読出すことが可能となっている
。

また、上述したタイミング信号ｔ、〜ｔ、は、夫々のチ
ャンネル（ｃｈｉ〜４）に対応する時間に。

ｈ　ｉ　ｇｏレベルをとるようになっていて、各チャン
ネ。

ル時間でＤ／Ａ変換器１０から出力するアナログ波形信
号を、サンプル・ホールド回路１１ａ〜ｌｉｄにて、サ
ンプリングし、以降ホールドするようになる。

また１発音制御部８の各仮形読出・書込チャンネルは、
独立的にリード・ライトするエリアを指定できるように
なっていて、例えば、チャンネル２．３．４で、第３図
のトーン１．２．３を読出し、それをｖＣＦ１２ｂ〜１
２ｄ、■ＣＡ１３ｂ〜１３ｄにて処理制御し、アナログ
加算回路１４、シンクした後、サンプル・ホールド回路
５、Ａ／Ｄ変換器６を介して入力させ、チャンネル１の
処理によって、トーンＮとして、再び波形メモリ７に記
録する。即ちオーバーダビング処理を行わせることも可
能である。

また、ＣＰＵ９からアナログスイッチ１５に対し、切換
信号を送出して、チャンネル４の処理によって波形メモ
リ７から読出された波形信号をサンプル・ホールド回路
１１ｄ％ＶＣＦ１２ｄを介２へ供給し、以下上述したの
と同様ヒキ外部晋信号とミキシングした後、波形メモリ
７０所定エリアに書込むようにすることもできる。

次に、本実施例を、デジタルエフェクト装置として使用
した場合の動作につき第５図及び第６図を参照して説明
する。

先ず、この動作を行うための波形メモリ７の使用領域は
、第６図に示すとおりアドレスｎからｍまでとすると、
発音制御部８内の制御回路は、第２図に示すアドレスレ
ジスタ８４に対し、イニシャルアドレスとしてチャンネ
ル１　（ｃｈｉ）Ｋあってはｎ、チャンネル２　（ｃｈ
２）Ｋあってはｎ−１、チャンネル３　（ｃｈ３）にあ
ってはｎ−３、チャンネル４　（ｃｈ４）にあってはｎ
−６を入力する。

即ち、第５図に示すように、チャンネル１〜４の１サイ
クル間、ロード信号ＬＤをＬｏｗレベルにセットし、イ
ニシャルアドレス（ＣＡ）として。

チャンネル１についてはｎ−１、チャンネル２について
はｎ−２、チャンネル３についてはｎ−４゜チャンネル
４についてはｎ−７を入力し、加算器８６で＋１処理を
して、上述した夫々の値をアドレスデータとして設定す
る。

そして、チャンネル１を、Ａ／Ｄ変換器６からのデジタ
ル信号を波形メモリ７に順次書込な処理を行うように、
上記リードライト信号Ｒ／ＷをＬＯＷレベルに設定し、
その他のチャンネル２〜４は、波形メモリ７からチャン
ネルＩＫて波形メモリ７に直前に書込んだデジタル信号
を読出す処理を行うように、上記リードライト信号Ｒ／
ＷをＨｉｇｈレベルに設定する。

また、開閉信号発生装置８３からは、チャンネル１のタ
イミングでは、常に上記ゲート８２を開成するゲート信
号Ｇａｔｅを発生し、その他のチャンネル２〜４では、
アドレスレジスタ８４が、第６図に示すアドレスｎ以降
を指定するようになったときにはじめて、ゲート８２を
開成するようにする。

その結果、波形メそり７には、チャンネル１の動作によ
って、第６図に示すように波高値ｆ　（ｎ）、ｆ（ｎ＋
１）、ｆ（ｎ＋２）、・・・・・・が書込まれてゆくと
共に、そのデータは、ゲート８２を介して、Ｄ／Ａ変換
器１０に供給され、サンプル・ホールド回路１１ａ、Ｖ
ＣＦ１２ａ、ＶＣＡ１３ａ　を介して音響信号に変換さ
れ、放音出力されることＫなる。

また、チャンネル２においては、第５図に示すとおりチ
ャンネル１の動作によって波形メモリ７に書込まれたデ
ジタル信号を４チャンネル時間ディレィかけて、即ちＩ
Ｔ（Ｔ＝４Ｘチャンネル時間）おくれて、成形メモリ７
から読出し、同様にチャンネル３においては、３Ｔデイ
レイかけて読出し。

チャンネル４においては６Ｔデイレイかけて読出すよう
になる。

即ち、各チャンネル２〜４はイニシャルアドレス（ＣＡ
）として設定した差の値だけ、時間的にずれて第６図に
示す波高値に対応するデジタル信号なり／Ａ変換器１０
に送出する。

その結果、チャンネル２〜４の波形信号は、ＶＣＦ１２
ｂ　〜１２ｄ、ＶＣＡＩ３ｂ　〜１３ｄを介ｔ、−Ｃ出
力され、原音であるチャンネル１の波形信号とは別の音
色・音量制御をして音智出力とすることもできる。

以下、チャンネル１が、Ａ／Ｄ変換器６を介して供給さ
れる波形信号を波形メモリ７に豊込み、それをチャンネ
ル２では時間をＩＴずらせ、チャンネル３では時間を３
Ｔずらせて、チャンネル４では時間を６Ｔずらせて夫々
波形メモリ７から読出し、４個の音を同時発生してゆき
、第６図の波形メモリ７のアドレスｍに、アドレスデー
タが到達すれば、イニシャルアドレスなｎ−１として再
入力して、チャンネル１では波形メモリ７のアドレスｎ
から再度新たな波形信号を書込み、且つそれをチャンネ
ル２〜４は読出すようにすれば継続して、長時間の演奏
に供し得るようＫなる。

なお、上記説明では、４チヤンネル全てを動作させて、
４音量時生成を可能としたが、それよりも少ないチャン
ネルを選択的に動作させて、原音と１乃至複数のディレ
ィがかかった音とを出力するようにしてもよい。

また、上記説明では、チャンネル２．３．４０チヤンネ
ル１に対するディレィ時間は、ＩＴ、３Ｔ。

６Ｔとしたが、キーボード・表示部４にて夫々指定可能
である。

以上のように１本実施例においては、複数の波形読出・
書込チャンネルを用いて、波形メモリ・７に波形信号を
書込みながら、それを夫々所定時間ずつディレィして読
出し、それを原音である波形信号と合成して出力するよ
うにしたから、多様なディレィ効果を実現できる。

また、各仮形読出・書込チャンネル毎に、ＶＣＦｌ　２
　ａ　〜１２　ｄ、　ＶＣＡＩ　３　ａ〜１３　ｄを用
いて独立的に音色、ｆｆｆｉを可変制御して発生するよ
うにしたから、更に効果的な音響を得ることができる。

なお、上述した実施例にあっては、ＶＣＦ１２ａ〜１２
ｄ、ＶＣＡＩ　３ａ　〜１３ｄによって音色と音量とを
可変制御するようにしたが、デジタルフィルタや、デジ
タル乗算器等を用いて、音色、音量あるいはエンベロー
プ等の可変制御を行うよ５にしてもよい。また、その他
の処理を波形信号に施してもよい。

また１発音制御部８の回路構成としては、上記実施例の
ように時分割処理により複数の仮形読出・書込チャンネ
ルを構成するもののほか、別個のハードウェアで、つま
りチャンネル数分同じ回路構成のものを使用して、複数
の波形読出・書込チャンネルを設けるものであってもよ
い。

更に、複数のチャンネルのうち、特定のチャンネルを、
波形メモリ７に波形信号を書込む書込専用のチャンネル
とし、そのほかのチャンネルを、波形メモリ７から波形
信号を読出す読出専用のチャンネルとしてもよい。本発
明での「波形読出・書込チャンネル」とは、読出しと書
込みのいずれか一方のみ、あるいは双方の動作を可能と
したチャンネルのいずれをも意味するものである。

また、上記実施例は、サンプリング機能を有する電子楽
器に本発明を適用したものであったが。

本発明は専用の回路構成をもつデジタルエフェクト装置
として実現することができることは勿論のことである。

〔発明の効果〕

この発明は、上述したように、簡単な回路構成にて、デ
ジタルエフェクト装置を実現したため、安価であり、し
かも、入力音に基づく複数の音響を同時に発生するよう
にしたから、音楽的に好ましく、多様な演奏形態をとる
ことが可能であるという効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示し、８ｇ１図はその全体回
路構成図、第２図は発音制御部８の詳細回路構成図、第
３図は、波形メモリ７の分割使用状態図、第４図は本実
施例の基本的動作の説明図。第５図は、デジタルエフェクト装置として動作させたと
きのタイムチャートを示す図、第６図は。第５図の動作状態を説明するための図である。６・・・Ａ／Ｄ変換器、７・・・波形メモリ、８・・・
発音制御部、９・ＣＰＵ、Ｉ　Ｏ−Ｄ／Ａ変換器、１２
ａ〜１２　ｄ　−Ｖ　ＣＦ　、　１３　ａ　〜１３　ｄ
　−Ｖ　ＣＡ　、　８１　。８２．８５．８７・・・グー）、８４・・・アドレスレ
ジスタ、８６・・・加算器。

Claims

【特許請求の範囲】

（１）入力波形信号をデジタル信号に変換するアナログ
デジタル変換手段と、このアナログデジタル変換手段から出力するデジタル信
号を記憶する波形メモリ手段と、この波形メモリ手段に対し上記デジタル信号の読出し、
書込み処理を行う波形読出・書込チャンネルを複数有す
る制御手段と、この制御手段の１つの波形読出・書込チャンネルにより
上記アナログデジタル変換手段から供給される上記デジ
タル信号を上記波形メモリ手段に書込ませ、更にこの波
形メモリ手段に書込んだ上記デジタル信号を上記制御手
段の少なくとも２つの仮形読出・書込チャンネルにより
読出させる手段と、上記少なくとも２つの波形読出・書込チャンネルにより
読出される上記デジタル信号をデジタルアナログ変換し
た後、音響出力とする音響出力手段とを具備したことを特徴とするデジタルエフェクト装置。
（２）上記アナログデジタル変換手段にて変換されて得
られる上記デジタル信号は、上記制御手段の上記少なく
とも２つの波形読出・書込チャンネルにより上記波形メ
モリ手段から読出される上記デジタル信号とともに、上
記音響出力手段に送出されて、夫々音響出力とされるこ
とを特徴とする特許請求の範囲第１項記載のデジタルエ
フェクト装置。
（３）上記制御手段は、上記少なくとも２つの波形読出
・書込チャンネルにより上記波形メモリ手段から上記デ
ジタル信号を読出す際のデイレイ時間を可変設定するこ
とができる可変設定手段を有することを特徴とする特許
請求の範囲第１項または第２項記載のデジタルエフェク
ト装置。
（４）上記音響出力手段は、上記制御手段の複数の波形
読出・書込チャンネル毎に、上記波形メモリ手段から読
出される上記デジタル信号に対して所定の処理を施して
、音色・音量等の可変制御を独立的に行う処理手段を有
することを特徴とする特許請求の範囲第１項記載のデジ
タルエフェクト装置。
（５）上記処理手段は、上記制御手段の複数の波形読出
・書込チャンネルに対応して、電圧制御型フィルタと電
圧制御量増幅器とからなる回路手段を有し、上記読出さ
れたデジタル信号がアナログ信号に変換された後、上記
回路手段に各チャンネル毎に供給され、独立的に音色・
音量制御がなされるようにしたことを特徴とする特許請
求の範囲第４項記載のデジタルエフェクト装置。