JPS6275496A - 電子楽器の変調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、出力音にビブラート等の変調を付加して発
生するようにした電子楽器の変調装置に関する。

〔発明の技術的背景〕

従来より、ビブラートやトレモロ等の変調を出力楽音に
付加して発生するようにした電子楽器が種々開発されて
いる。

しかしながらこの棟の変調を出力性に付加する装置にあ
っては、如何なる変調を出力音に施すかを明示すること
は一般に行われてなく、不便であった。

〔発明の目的〕

この発明は、上記事情に鑑みてなされたものであり、如
何なる変調を出力音に付加するかを視認、可能とした電
子楽器の変調装置を提供することを目的とする。

〔発明の要点〕

この発明は、上述した目的を達成するため、変調信号の
設定された位相を少なくとも表示する表示手段を設けた
ことを要点とする。

〔実施例〕

以下、本発明を、外音信号をＰ　ＣＭ　（Ｐ　ｕｌｓｅ
Ｃｏｄｅｄ　Ｍｏｄｕｌａｔｉｏｎ　）などの変調を行
ってデジタル記録し、それをキーボード楽器の音源信号
として用いることができる所謂サンプリング機能を有す
る電子楽器を用いて構成した一実施例につき説明する。

第１図は、本実施例の回路構成を示し、入力信号（ＩＮ
）は、入力アンプ１にて適宜増幅された後、アナログ加
算回路２に供給され、フィルター３に供給されて不要な
高域成分を適当に除去された後、サンプル・ホールド回
路（Ｓ／Ｈ）ｓにて適当なサンプリング周波数で、サン
プリングされ、Ａ、’Ｄ変換器６に供給される。Ａ／Ｄ
変換器６では、入力するアナログ信号を対応するデジタ
ル信号に変換し、発音制御部８に供給する。

この発音制御部８は、例えば４つの波形読出・書込チャ
ンネルを備え、夫々独立的に波形メモリ７に対する波形
信号の書込みまたは読出しができる。

そして、発音側（財）部８は、マイクロコンピュータ等
からなるＣＰＵ９からの制御に基づき動作するようにな
っており、その詳細は後述するが、この発音制御部８０
４つの波形読出・書込チャンネルに対応して時分割的に
最大４音に対応するデジタル信号が、波形メモリ７から
読出されて、Ｄ／Ａ変換器１０に時分割的に印加され、
しかる後、サンプル・ホールド回路（Ｓ　／　Ｉ（）　
１１　ａ　〜１１　ｄに供給される。

このサンプル・ホールド回路１１ａ〜ｌｉｄは、後述す
るようなタイミング信号ｔ、〜ｔ４　　によって、各時
分割処理チャンネル時間毎に、サンプリング動作を行う
。

そして、このサンプル・ホールド回路１１ａ〜ｌｉｄに
ホールドされた電圧信号は、Ｖ　ＣＦ　（電圧制御型フ
ィルタ）１２ａ〜１２ｄに、対応して供給される。この
夫々のＶＣＦ１２ａ〜１２ｄには、後述する電圧信号Ｆ
ＣＶ、〜ＦＣＶ、　　が供給され、この電圧信号ＦＣＶ
、〜ＦＣＶ、に従って、夫々独立的にフィルタリング処
理がなされる。

そして、この■ＣＦ１２ａ〜１２ｄは、ＶＣＡ（電圧制
御型増幅器）１３３〜１３ｄヘフイルタリング後のアナ
ログ波形信号を送出する。

このＶＣＡ１３ａ〜１３ｄは、供給される制御電圧信号
ＡＣＶ、〜ＡＣＶ４により独立的にその増幅率が制御さ
れ、ＶＣＦ　１２ａ〜１２ｄより供給される波形信号に
対する出力レベル、あるいは音量エンベロープが決定さ
れる。

そして、このＶＣＡ１３ａ〜１３ｄの出力信号は夫々各
チャンネルの出力ＯＵＴ　Ｉ〜０ＵＴ４と１−て、外部
に送出され、適宜増幅された後音響信号として放汁され
ることになる。また、このＶＣＡ１３ａ〜１３ｄの出力
は、アナログ加算回路１４に供給され、ミックスされて
、ミックス出力ＯＵＴＭＩＸとして、外部にとり出すこ
とも可能となっている。

また、上述した第４チヤンネルに対応するＶＣＦｌ　２
ｄの出力と、アナログ加算回路１４の出力とは、上述し
たＣＰＵ９からの制御１号に従って切換動作をするアナ
ログスイッチ１５に供給される。

このアナログスイッチ１５は、ＶＣＦ１２ｄの出力と、
アナログ加算回路１４の出力とを選択して、ＶＣＡ（電
圧制御型増幅器）１６に供給する。

Ｖ　ＣＡ　１６では、供給される制イル」１電圧信号Ａ
Ｃｖ０に応じて増幅し、上述したアナログ加算回路２に
フィードバックして供給するようになる。

従って、入力アンプ１を介して供給される外音信号と、
波形メモリ７を読出して得られる波形信号とをこのアナ
ログ加算回路２にて混合して、杏度波形メモリ７に供給
することができ、いわゆるオーバーダイビング機能を本
実施例では実現することが可能となる。なお、オーバー
ダ杼ピングをしないときは、ＶＣＡＩ　６に対する電圧
制御信号ＡＣＶ。をゼロレベルに設定する。

図中符号４は、演奏鍵や各種制御スイッチを有するキー
ボードと、各楯状態表示を行う液晶表示パネル４１等と
からなるキーボード・表示部であって、ＣＰＵ９とこの
キーボード・表示部４とはデータの授受を行う。

また、このＣＰＵ９は、ソフト処理によって、上述Ｌ　
タ各１１Ｊ　？ｉｉｌ信号ＦＣＶＩ　〜ＦＣＶ４．ＡＣ
Ｖ１〜Ａ　ＣＶ　４　、　Ａ　ＣＶ　ｏ　　（以下総称
して制御信号Ｃ■とする。）を、発生するためにデジタ
ル信号をＤ／Ａ変換器群１７に供給し、夫々の′ル゛圧
信号に変換せしめる。

このＤ／Ａ変換器群１７は、制御信号ＣＶの個数に対応
する個数のＤ／Ａ変換器を有していてもよく、あるいは
、ひとつのＤ／Ａ変換器を時分割的に使用し、サンプル
・ホールド回路と組合せて、必要な個数の’ｒ！ｉｌｌ
樹］信号Ｃｖ？得てもよい。

また第１図甲符号１８は、各変調を指定するデータを記
録できる変調設定メモリであり、発音制御部８内の図示
しないｊｌ＋ｌＩ御回路とデータの授受を行う。またそ
の内容はキーボード・表示部４のキー操作にてＣＰＵ９
が制御して設定する。

次に、発音制御部８の詳細回路可成を第２図を用いて説
明する。

Ａ／Ｄ変侠器６から供給されるデジタル信号は、ゲート
８１を介して、波形メモリ７に供給されるほか、ゲート
８２を介してＤ／Ａ変換器１０へ送出される。

上述のゲート８１に対しては、ＣＰＵ９が発生するｆｆ
１ｌＪ　１１ｉ１指令に基づき、こ力発晋ル１ｊ御部８
内部の図示しない制御回路から発生するリードライト信
号Ｒ／〜■が供給されて、開閉側例がなされる。

即ち、成形メそり７に波形信号を書込む場合はこのゲー
ト８１は開成され、波形メモリ７から波形信号を読出す
場合は、このゲート８１は閉成される。

また、上記ゲート８２には、制御回路からの％＋ｌＩ佃
Ｉ信号に基づき開閉信号発生装置８３からのケート信号
Ｇａｔｅが与えられ、上記ゲート８１を介して供給され
るデジタル信号を出力する場合、もしくは波形メモリ７
から続出されたデジタルは号を出力する場合に限り、こ
のゲート８２は開成され、その他の場合は、このゲート
８２は閉成されて、その出力はゼロレベルに設定される
。

第２図中符号８４は、４段の所定ビット数からなるシフ
トレジスタから構成されたアドレスレジスタであり、後
述するマスタークロックψＳで、シフト動作が行われる
。そして、このアドレスレジスタ８４は、４チヤンネル
のアドレスレジスタとして時分割的に動作することにな
り、七の最終段の内容は、波形メモリ７に対しアドレス
データとして供給され、上述したゲート８１を介して入
力する波形信号を、リードライト信号１（／ＷがＬｏｗ
レベルのときに限り、当該メモリアドレスに書込み、ま
た波形メモリ７から、上記リードライ）信号Ｒ／ＷがＨ
ｉｇｈレベルのときに、デジタル信号を当該メモリアド
レスから読出すようになる。

また、上記アドレスレジスタ８４の内容は、ゲート８５
に供給されるほか、開閉信号発生装置８３、図示しない
制御回路に供給される。

上記ゲート８５を介したアドレス信号は、加算器８６に
供給され、必要に応じてアドレス歩進を行うべく加減算
が実行された後、アドレスレジスタ８４にフィードバッ
クされる。

また、この加算器８６には、ゲート８７を介して、制御
回路からイニシャルアドレス（ＣＡ）が供給される。

即ち、ゲート８５にはロード信号ＬＤが直接供給され、
ゲート８７には、インバータ８８を介して反転されて与
えられ、ロード信号ＬＤがＬｏＷレベルであれば、制御
回路からのイニシャルアドレス（ＣＡ、　’）がゲート
８７が開成することにより加算器８６に供給され、一方
上記ロード信号ＬＤが）１ｉｇｈ　レベルであれば、ゲ
ート８５が開成して、アドレスレジスタ８４からの内容
が加算器８６に供給される。

第２図中符号８９は、ピッチレジスタであり、上記アド
レスレジスタ８４と同様４段構成のシフトレジスタから
成り、マスタークロックφＳにてシフト動作が行われる
。そして、このピッチレジスタ８９には、制御回路より
波形メモリ７に対する書込み、読出しの速度に対応する
レートを指定するピッチデータが、ゲート９０を介して
入力し、その値は、以降ゲート９１を介して循環保持さ
れると共に、加算器８６に出力される。

即ち、制御回路からピッチデータをゲート９０ヲ介して
ピッチレジスタ８９に誓込むときは、ロード信号ＬＤＰ
をＬｏｗレベルにし、インバータ９２にて反転し、て、
ゲート９０に与え、ゲルト９０を開成せしめる。

また、通常状態では、ゲート９１を開成すべくゲート９
１に対しロード信号ＬＤＰをＨｉｇｈレベルに設定して
供給する。

そして、上記ピッチデータならびにアドレスレジスタ８
４に記憶されるアドレスデータは、小数点以下のデータ
を有し、小数点以上のデータで波形メモリ７のアドレス
指定を行う。従って、ピッチデータが、丁度「１」の大
きさであれば、アドレスレジスタ８４の内容は当該チャ
ンネルのデータが加算器８６に入力される都度＋１処理
が施されることになり、「１」以上ならば、更にアドレ
ス歩進速度は早くなり、「１」以下ならば、アトｊ レス歩進速度穴、おそくなる。通常の演奏の際は、音階
周波数に対応するピッチデータがこのピッチレジスタ８
９に入力されることになる。

また、ピッチレジスタ８９に対し、時間と共にピッチデ
ータの内容を変化させれば、アドレスデータの歩進速度
が時間と共に変化し、周波数変調例えばビブラート効果
が施された楽音信号を得ることが可能となる。

第３図は、波形メモリ７のエリア分割の状態を示してお
り、例えばＮ個の波形情報が可変長で記録できるように
なっている。

次に、本実施例の基本的動作につき説明する。

第４図は、発音制御部８の複数チャンネルの時分割処理
状態と、サンプルホールド回路１１ａ〜１１ｄに供給す
るタイミング信号ｔ、〜ｔ４との関係を示しており、上
述したように、本実施例では４つの波形続出・書込チャ
ンネルを時分割構成で実現しており、各波形読出・書込
チャンネル毎に、読出しくリード）処理を行うか、書込
（ライト）処理を行うかを選択的に指定できるようにな
っていて、第４図に示す状態では、チャンネル１　（ｃ
ｈｌ）の処理によって波形メモリ７に、フィルター３、
サンプル・ホールド回路５、Ａ／Ｄ変換器６を介して得
られる波形信号を書込むようになっており、その他のチ
ャンネル２〜４　（ｃｈ２〜４）は、波形メモリ７から
、所定エリアのデジタル波形信号を読出すことが可能と
なっている。

また、上述したタイミング信号ｔ１〜ｔ４は、夫々のチ
ャンネル（ｃｈ１〜４）に対応する時間に、Ｈｉｇｈレ
ベルをとるようになっていて、各チャンネル時間でＤ／
Ａ変換器ｌＯから出力するアナログ波形信号を、サンプ
ル・ホールド回路１１ａ〜ｌｉｄにて、サンプリングし
、以降ホールドするようになる。

発音制御部８の各波形続出・書込チャンネルは、独立的
にリード・ライトするエリアを指定できるようになって
いて、例えば、チャンネル２．３．４で、第３図のトー
ン１．２．３を読出し、それをｖＣＦ１２ｂ〜１２ｄ１
ｖＣＡ１３ｂ〜１３ｄにて処理制御し、アナログ加算回
路１４、スイッチ１５、ＶＣＡＩ　６を介して、アナロ
グ加算器２へ供給し、必要に応じて外部音信号とミキシ
ングした後、サンプル・ホールド回路５、Ａ／Ｄ変換器
６を介して入力させ、チャンネル１の処理によって、ト
ーンＮとして、再び波形メモリ７に記録する、即ちオー
バーダビング処理を行わせることも可能である。

また、ＣＰＵ９がらアナログスイッチ１５に対し、切換
信号を送出して、チャンネル４の処理によって波形メモ
リ７から読出された波形信号をサンプル・ホールド回路
１１　ｄ、ＶＣＦＩ　２ｄを介シテ、更にｖｃＡ１６に
印加するようにし、このようにして得られる波形信号を
、アナログ加算器２へ供給し、以下上述したのと同様に
して外部音信号とミキシングした後、波形メモリ７の所
定エリアに書込むようにすることもできる。

次に、本実施例を、デジタルエフェクト装置として使用
した場合の動作につき第５図乃至第１０図を参照して説
明する。

先ず、この動作を行うための波形メモリ７の使用領域は
、第６図に示すとおりアドレスｎからｍまでとすると、
発音制御部８内の制御回路は、先ずピッチレジスタ８９
に、各チャンネルとも「１」の値をロード信号ＬＤＰを
Ｌｏｗレベルにして入力し更に第２図に示すアドレスレ
ジスタ８４に対し、イニシャルアドレスとしてチャンネ
ル１（ｃｈｘ）にあっては０１チヤンネル２　（ｃｈｚ
）にあってはｎ−１、チャンネ／’３（ｃｈａ）にあっ
てはｎ−３、チャンネル４　（ｃｈ４）にあってｎ−６
を入力する。

即ち、第５図に示すよう罠、チャンネル１〜４の１サイ
クル間、ロード信号ＬＤをＬｏｗレベルにセットし、イ
ニシャルアドレス（ＣＡ）として、チャンネル１につい
てはｎ−１、チャンネル２についてはｎ−２、チャンネ
ル３についてはｎ−４、チャンネル４についてはｎ−７
を入力し、加算器８６で＋１処理をして、上述した夫々
の値をアドレスデータとして設定する。

そして、チャンネル１を、Ａ／Ｄｆ換器６からのデジタ
ル信号を波形メモリ７にｊＩｎＩｎへむ処理を行うよう
に、上記リードライト信号Ｒ／ＷをＬｏ〜Ｖレベルに設
定し、その他のチャンネル２〜４は、波形メモリ７から
チャンネル１にて波形メモリ７に直前に書込んだデジタ
ル信号を読出す処理を行うように、上記リードライト信
号Ｒ／ＷをＨｉｇｈンペルに設定する。

また、開閉信号発生装置８３からは、チャンネル１のタ
イミングでは、常に上記ゲート８２を開成するゲート信
号Ｇａｔｅを発生し、その他のチャンネル２〜４では、
アドレスレジスタ８４が、第６図に示すアドレスｎ以降
を指定するようになったときにはじめて、ゲート８２を
開成するようにする。

その結果、波形メモリ７には、チャンネルｌの動作によ
って、第６図に示すように波高値ｒ　（ｎ）、ｆ（ｎ＋
１）、ｆ（ｎ＋２）、・・・・・・が書込まれてゆくと
共に、そのデータは、ゲート８２を介して、Ｄ／Ａ変侠
器１０に供給され、サンプル・ホールド回路１１ａ、Ｖ
ＣＦ１２ａ、ＶＣＡ１３ａを介して音響信号に変換され
、放音出力されることになる。

また、チャンネル２におい゛〔は、第５図に示すとおり
チャンネル１の動作によって波形メモリ７に僅込まれた
デジタル信号を４チャンネル時間ディレィかけて、即ｆ
’：＋ＩＴ（Ｔ＝４Ｘチャンネル時間）おくれで、波形
メモリ７から読出し、同様にチャンネル３においては、
３Ｔデイレイかけて読出し、チャンネル４においては６
Ｔデイレイかけて読出すようになる。

即ち、各チャンネル２〜４はイニシャルアドレス（ＣＡ
）として設定した差の値だけ、時間的にずれて第６図に
示す波高値に対応するデンタル信号ＹＤ／Ａ変換器１０
に送出する。

その結果、チャンネル２〜４の波形信号は、ＶＣＦ１２
ｂ〜１２ｄ１ＶＣＡＩ　３ｂ〜１３ｄを介して出力され
、原音であるチャンネル１の波形信号とは別の音色・音
量制御をして音響出力とすることもできる。

以下、チャンネル１が、Ａ／Ｄ変換器６を介して供給さ
れる波形信号を波形メモリ７に書込み、それをチャンネ
ル２では時間をＩＴずらせて、チャンネル３では時間を
３Ｔずらせて、チャンネル４では時間を６Ｔすらせて夫
々波形メモリ７かも読出し、４個の音を同時発生してゆ
き、第６図の波形メモリ７のアドレスｍに、アドレスデ
ータが到達すれば、イニシャルアドレスをｎ−１として
再入力して、チャンネル１では波形メモリ７のアドレス
ｎから再度新たな波形信号を書込み、且つそれをチャン
ネル２〜４は読出すようにすれば継続して、長時間の演
奏に供し得るようになる。

次に、ピッチレジスタ８９に対して、時間と共にピッチ
データの値を変化して書替えてゆくことにより、各出力
音に対しビブラートを付加するようにする場合の動作に
つき説明する。

先ずキーボード・表示部４のキー操作により、各チャン
ネルでのビブラートの位相（ＰＨＡＳＥ）、速度（ＲＡ
ＴＥ）、深さくＤＥＰＴＨ’）を設定する。

即ち、第７図において示すフローチャートに従って、夫
々のデータが設定される。先ずエディツトモードに、所
定のスイッチ操作でＣＰＵ９が入ると、ステップＳ１に
おいて、チャンネル１に対応する変？Ａ（ＬＦＯＩとい
う）の内容を液晶表示パネル４１にて表示させる。その
表示形態は第９図１において後述するとおりである。

次にステップＳ、においては、各チャンネルの変調条件
を変更するのか否かジャッジし、ＬＦＯの番号の変更が
キー人力で指定されれば、ステップＳ、に移り、指定さ
れる変調（ＬＦＯ’）の内容を液晶表示パネル４１にて
表示させる。

そして、ステップＳ４に進む。あるいはステップＳ、に
おいてＮＯの判断をしたときは、即ステップＳ４に進む
。

ステップＳ４では、第９図に示すとおり液晶表示パネル
４１上のカーソルを移動して、カーソルが位相（ＰＨＡ
ＳＥ）の位置にあるときは、ＹＥＳの判断をして、ステ
ップＳ、へ進む。ステップＳｓではカーソルが位相の位
ｔｉから移動したか否かジャッジする。もし、ＹＥＳの
判断がなされるとステップＳ、ヘリターンする。

そして、ステップＳ、において、カーソルの移動がなさ
れていないことを検知し、ＮＯの判断をして、ステップ
Ｓ６へ進み、　キー操作釦よって位相の値が変更された
かジャッジし、もしテンキーあるいはアップ・ダウンキ
ー等の操作で位相の値が変更されたときは、ステップＳ
、へ移る。もしステップＳ６にてＮｏと判断すると、ス
テップＳ！ヘリターンする、 ステップＳ７では、変調設定メモリ１８の当該チャンネ
ルの内容をＣＰＵ９の制御に従って変更する。その内容
はステップＳ８において、液晶表示パネル４１に表示さ
れる。そして、このステップＳ８に続きステップＳ５へ
もどり、以下同様に上述した処理を実行する。

また、上記ステップＳ、において、Ｎｏの判断したとき
は、ステップＳ、に移る。ステップＳ、では、液晶表示
パネル４１上のカーソルが速度（ＲＡＴＥ）の位置にあ
るか否かをジャッジし、もしＹＥＳの判断をすると、ス
テップＳＩｏへ進行する。

ステップＳ、ｏでは、カーソルが速度の位置でなくなっ
た場合にＹＥＳの判断をしてステップＳ２へモトる。も
し、ステップＳ１゜九てＮＯの判断をすると、ステップ
８１１に進行し、キー操作によって速度の値が変更され
たか否かジャッジし、ＮＯの場合は、ステップＳｔにも
どるが、何らかのキー操作がなされると、ステップＳＩ
！へ移り、キー操作に応じた速度の値を、変調設定メモ
リ１８の当該チャンネルへ書込む。

そして、ステップＳＩ３へ進み、その値を液晶表示パネ
ル４１に表示する。次にステップＳＩ０へもどり以下同
様の動作をくり返す。

史に、ステップＳ９においてＮｏの判断がなされると、
ステップＳ１４に移り、液晶表示パネル４１上のカーソ
ルが深さくＤＥＰＴＨ）の位置にあるか否かジャッジし
、ＹＥＳの判断がなされるとステップＳ１！へ進む。

ステップＳｌ、では、カーソルが深さの位置でなくなっ
た場合にＹＥＳの判断をしてステップＳ、ヘリターンす
る。もし、ステップＳ１．にてＮＯの判断をすると、ス
テップＳｔａにおいて、キー操作によって深さのデータ
が変更されたか否かジャッジし、Ｎｏの判断がなされる
と、ステップＳ、へもどるが、何らかのキー操作がなさ
れると、ステップＳピへ移り、キー操作に応じた深さの
値を、変調ｊ２定メモリ１８の当該チャンネルへ書込む
。そして、ステップ８１８に進み、その値を液晶表示パ
ネル４１に表示する。次にステップＳＩＳへもどり、以
下同様の動作をくり返す。

上記ステップＳ１４においてＮＯの判断がなされると、
ステップＳＯ＋に進み、エディツトモードでの処理が終
了したか否かジャッジする。ここでもし所定のキー操作
がなされて、エディツトモードの処理からリターンして
ＣＰＵ９がメインルーチンへもどるときは、このステッ
プＳＩＯでＹＥＳの判断をする。また、そのキー操作が
なされないときは、更に各パラメータの変更を行う必要
があるものとして、ステップ８０１はＮｏの判断をして
ステップＳ、ヘリターンする。

このように、各チャンネル毎の変調条件を次々と入力し
、例えば第８図のようＫ、変調設定メモリ１８に設定す
る。

第９図は、第８図に設定したパラメータのうちチャンネ
ル３に対応するものであり、この例では液晶表示パネル
４１では、位相（ＰＨＡＳＥ）が２４０゛、速度（ＲＡ
ＴＥ）が５０．　　深さくＤＥＰ　Ｔ　Ｈ）が３５の大
きさであることを明示している。

また、第１０図は、第８図に示した各チャンネルの変調
条件を模式的に示したもので、チャンネル１については
ＬＦＯＩは、何らピッチデータを変更することなく一定
値をとるようにし、第２図に示すピッチレジスタ８９に
所定値（即ち「１」）が書込まれた後、その状態を保持
する。従って、チャンネル１では、各アドレス点に順番
に、　Ａ／Ｄ変換器６にて得られるデジタル信号を曹込
んでゆくようになり、その他のチャンネル（（ｈ２〜４
）では、第１０図に示すようにピッチデータが時間と共
に変化され、従ってアドレスの歩進連関が変化されて、
チャンネル１にて書込まれた波形データを、波形メモリ
７から周波数変調が付与された状態で、続出してゆくよ
うになる。

従って、第８図のように各チャンネルの変調条件を設定
すると、第１０図に示すように、ピッチデータの変化の
速度、深さを一定にし、その位相を各チャンネル２〜４
で変化させるようにすることができ、この例では、１２
０°ずつ位相がずれていることになる。

本実施例では、キーボード・表示部４の操作に基づき発
生されるＣＰＵ９からの指令に応じて、ピッチデータを
上記ピッチレジスタ８９に書込む場合の制御形態として
、ビブラートの深さ、速度、位相のいずれをも選択的に
変更し得るようになっている。

なお、ピッチレジスタ８９のチャンネル２〜４に、「１
」より大きい値を書込んだ場合忙は、チャンネル１の原
音の書込みに比べて速くアドレス歩進がなされるため、
ディレィ時間を予め大きくとっておくか、ピッチレジス
タ８９に曹込む値を「１」よりわずかに大の最大値をと
らせるようにすることによって、チャンネル１の現在の
アドレス指定位置を越えて他のチャンネルがアドレス指
定を行ったりしないようにすることができる。

なお、上記説明では、４チヤンネル全てを動作させて、
４音量時生成を可能としたが、それよりも少ないチャン
ネルを選択的に動作させて、原音と１乃至複数のディレ
ィがかかり、且つビブラートがかかった音とを出力する
ようにしてもよい。

また、上記説明では、チャンネル２．３．４のチャンネ
ル１に対するディレィ時間は、ＩＴ、３Ｔ、６Ｔとした
が、キーボード・表示部４にて夫々指定可能である。

以上のように、本実施例においては、複数の波形続出・
書込チャンネルを用いて、波形メモリ７に波形信号を書
込みながら、それを夫々所定時間ずつディレィして更に
ビブラート等の周波数変調を施して読出し、それを原音
である波形信号と合成して出力するようにしたから、多
様なエフェクトを実現できる。

また、各波形読出・書込チャンネル毎に、ＶＣＦ　１２
　ａ〜１２　ｄ、　ＶＣＡＩ　３　ａ〜１３　ｄを用い
て独立的に音色、音量を可変制御して発生するようにし
たから、更に効果的な音響を得ることができる。

なお、上述した実施例にあっては、ＶＣＦ１２ａ〜１２
　ｄ、　ＶＣＡＩ　３　ａ　〜１３　ｄによって音色と
音量とを可変制御するようにしたが、デジタルフィルタ
や、デジタル乗算器等を用いて、音色、音量あるいはエ
ンベロープ等の可変制御を行うようにしてもよい。また
、その他の処理を波形信号に施してもよい。

また、発音制御部８の回路構成としては、上記実施例の
ように時分割処理により複数の波形読出・書込チャンネ
ルを構成するもののほか、別個のハードウェアで、つま
りチャンネル数分同じ回路構成のものを使用して、複数
の波形続出・書込チャンネルを設けるものであってもよ
い。

更に、複数のチャンネルのうち、特定のチャンネルを、
波形メモリ７に板形信号を書込む書込専用のチャンネル
とし、そのほかのチャンネルを、波形メモリ７から波形
信号を胱出す続出専用のチャンネルとしてもよい。本発
明での「波形続出・書込チャンネル」とは、読出しと書
込みのいずれか一方のみを行うチャンネル、あるいは双
方の動作を可能としたチャンネルのいずれをも意味する
ものである。

また、上記実施例は、サンプリング機能を有する電子楽
器に本発明を適用したものであったが、本発明は専用の
回路構成をもつデジタルエフェクト装置として実現する
ことができることは勿論のことである。

更にまた、本発明は、上述したサンプリング機能を有す
る電子楽器のみならす、予め波形情報がＩｔ　ＯＭ等に
記憶されていて、それを音階制波数に従って指定される
速度で読出す一般の電子楽器において、その波形情報に
対しビブラートやトレモロ等の、変調を施して発生する
ようにして、その変調条件のうち少なくとも設定される
位相を可視表示するようにすることで実現できる。この
ようにすることで、如何なる変調が楽音に付加されるの
か容易にｇ識することができる。

〔発明の効果〕

この発明は、設定された変調条件に従って変調信号を発
生し、所望の変調を出力音に施して音響を得るようにし
、上記変調信号の設定された位相を少なくとも表示する
表示手段を設けたから変調条件を簡単にかつ視覚的に確
認しながら設定できる。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図はその全体回路
構成図、第２図は発音制御部８の詳細回路構成図、第３
図は、波形メモリ７の分割使用状態図、第４図は本実施
例の基本的動作の説明図、第５図は、デジタルエフェク
ト装置として動作させたときのタイムチャートを示す図
、第６図は、第５図の動作状態を説明するための図、第
７図は、変調条件を設定する際のフローチャート、第８
図↓ は変調設定メモリ８の内容を説明する図、第９図ｔ：□
二。 は液晶表示パネル４１の表示状態図、第１０図は゛周波
数変調を付与する際の動作を説明するための図である。 ４・・・キーボード・表示部、４１・・・液晶表示パネ
ル、６・・・Ａ／Ｄ変換器、７・・・波形メモリ、８・
・・発音制御部、９・・・ＣＰＵ、１０・・・Ｄ／Ａ変
換器、１２ａ〜１２ｄ−・ＶＣＦ、１３ａ〜１３ｄ−Ｖ
ＣＡ。 １８・・・変調設定メモリ、８１．８２．８５．８７，
９０゜９１・・・ゲート、８４・・・アドレスレジスタ
、８６・・・加算器、８９・・・ピッチレジスタ。

Claims (1)

1. 【特許請求の範囲】 設定された条件に従つて変調信号を発生し、所望の変調
   を出力音に施して音響を得る電子楽器の変調装置におい
   て、 上記変調信号の設定された位相を少なくとも表示する表
   示手段を有することを特徴とする電子楽器の変調装置。