JP3433764B2 - 波形変更装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、入力波形の形状を異な
る出力波形の形状に変更する波形変更装置に関するもの
であり、特に電子楽器に適用して好適なものである。 【０００２】 【従来の技術】楽音波形をサンプリングしてデジタルデ
ータに変換して、メモリに記憶させ、このメモリからデ
ジタルデータを読み出して楽音波形を再生することが電
子楽器において広く行われている。このような電子楽器
において自然楽器の楽音に近似した楽音をメモリから再
生するためには、音高毎あるいは音域毎のサンプリング
データを記憶させる必要があることから、メモリに記憶
するデジタルデータのデータ量が膨大な量となることが
知られている。これを解決するために、従来はデジタル
データを圧縮して少ないデータ量としてメモリに記憶
し、読み出された圧縮データを伸長して元のデジタルデ
ータに再生することが行われている。デジタルデータを
圧縮・伸長する一例として、特公平３−９４７４号公報
に記載されている圧縮・伸長装置を図９および図１０に
示す。 【０００３】まず、デジタルデータを圧縮する原理を図
９を用いて説明する。この図の（ａ）に示すタイミング
ｔ（ｎ）₁ におけるデータＤ（ｎ）₁ は入力信号Ｆ
（ｔ）から予測信号を差し引いた残差データであり、タ
イミングｔ（ｎ）₂ におけるデータＤ（ｎ）₂ は入力信
号から予測信号を差し引いた残差データであり、さらに
タイミングｔ（ｎ）₃ におけるデータＤ（ｎ）₃ は入力
信号から予測信号を差し引いた残差データであり、同図
（ｂ）に示すように表される。ここで、入力信号Ｆ
（ｔ）は楽音波形のような周期波形とされていると共
に、各タイミングｔ（ｎ）₁ 〜ｔ（ｎ）₂ は入力信号Ｆ
（ｔ）の同一位相のタイミングとされている。そこで、
タイミングｔ（ｎ）₁ の残差データＤ（ｎ）₁ と、タイ
ミングｔ（ｎ）₂ の残差データＤ（ｎ）₂ との差をさら
に求めると、さらに小さいデータである残差差データＥ
（ｎ）₂ が求められる。そこで、このようにしてデータ
をさらに圧縮するわけである。このようにして求めた残
差差データＥ（ｎ）₁ 〜Ｅ（ｎ）₃ を同図（ｃ）に示
す。ただし、第１周期Ｔ１においては１周期前の残差デ
ータが存在しないので、残差差データＥ（ｎ）₁ と残差
データＤ（ｎ）₁ とは同一となる。 【０００４】この原理に基づいて圧縮したデータをメモ
リに書き込むようにすると、メモリ容量をはるかに小さ
くすることができる。この入力信号Ｆ（ｔ）を圧縮する
装置を図１０（ａ）に示す。この図において、入力信号
Ｆ（ｔ）はアナログ／デジタル変換器１００によりデジ
タルデータＦ（ｎ）に変換され加算器１０２に入力され
ると共に、予測器１０１に入力される。この予測器１０
１においては現在までの入力データから、次に入力され
ると予測される予測データを演算して加算器１０２へ出
力している。これにより、加算器１０２において、入力
デジタルデータＦ（ｎ）から前記予測データが差し引か
れ残差データＤ（ｎ）とされる。この残差データＤ
（ｎ）はさらに加算器１０３に入力される。この加算器
１０３には、入力データの１周期に対応する遅延時間に
設定されている遅延回路１０５の出力信号がアンドゲー
ト１０６を介して供給されており、加算器１０３に入力
された残差データＤ（ｎ）から前記アンドゲート１０６
より供給されるデータが差し引かれている。 【０００５】また、加算器１０３の出力信号は加算器１
０４に入力されて、アンドゲート１０６よりのデータと
加算されるため、この加算器１０４からは残差データＤ
（ｎ）が再合成されて出力されるようになる。この再合
成された残差データＤ（ｎ）は遅延回路１０５により１
周期遅延されるため、遅延回路１０５からは１周期前の
残差データＤ（ｎ−１）が出力されていることになる。
従って、加算器１０３により、現在の残差データＤ
（ｎ）から１周期前の残差データＤ（ｎ−１）が差し引
かれて、残差差データＥ（ｎ）が出力されるようにな
る。ただし、第１周期Ｔ１の場合には１周期前の残差デ
ータが存在しないため、第１周期Ｔ１の時には信号ＩＣ
を「０」としてアンドゲート１０６を閉じ、残差データ
Ｄ（ｎ）がそのまま順次遅延回路１０５に書き込まれる
ようにする。そして、第２周期Ｔ２以降において信号Ｉ
Ｃを「１」としてアンドゲート１０６を開き、前記残差
差データを演算する圧縮動作を行うようにする。このよ
うにして、入力デジタルデータＦ（ｎ）を効率的に圧縮
した残差差データＥ（ｎ）をメモリ１０７に書き込むよ
うにする。 【０００６】このメモリ１０７から読み出された残差差
データＥ（ｎ）より、元の入力信号Ｆ（ｔ）に伸長する
装置を同図（ｂ）に示す。この図において、メモリ１０
７から読み出された残差差データＥ（ｎ）は加算器１０
８に入力され、１周期前の残差データＤ（ｎ−１）と加
算される。この１周期前の残差データＤ（ｎ−１）は、
１周期の遅延時間に設定されている遅延回路１１０より
得られ、アンドゲート１０９を介して加算器１０８に供
給されている。この加算器１０８により残差差データＥ
（ｎ）と１周期前の残差データＤ（ｎ−１）とが加算さ
れて、残差データＤ（ｎ）が合成される。合成された残
差データＤ（ｎ）は、さらに加算器１１１に入力される
が、この加算器１１１には予測器１１２からの予測デー
タが供給されている。予測器１１２は、加算器１１１か
ら出力された現在時点までの合成されたデジタルデータ
Ｆ（ｎ）を用いて、次に予測される予測データを演算し
て、加算器１１１に出力している。 【０００７】このようにして、加算器１１１により残差
データＤ（ｎ）と予測データとが加算されることによ
り、元の入力デジタルデータＦ（ｎ）が合成されるよう
になる。この合成された入力デジタルデータＦ（ｎ）
は、デジタル／アナログ変換器１１３によりアナログ信
号に変換されて楽音信号等の入力信号Ｆ（ｔ）に再生さ
れて出力される。なお、メモリ１０７から第１周期Ｔ１
が読み出された場合は、前記のように、この場合の読み
出しデータは残差データとされているため、信号ＩＣを
「０」としてアンドゲート１０９を閉じ、読み出された
第１周期の残差データを順次遅延回路１１０に書き込む
ようにする。そして、第２周期以降となったら、信号Ｉ
Ｃを「１」としてアンドゲート１０９を開き、遅延回路
１１０の出力データを加算器１０８に供給するようにす
ればよい。 【０００８】なお、圧縮側の予測器１０１と伸長側の予
測器１１２および圧縮側の遅延回路１０５と伸長側の遅
延回路１１０とは同一の構成とされている。前記従来の
圧縮・伸長装置によれば、楽音波形のピッチに対応する
遅延を用いてさらに楽音波形の圧縮を行い、圧縮された
楽音波形を波形メモリに記憶し、伸長装置において、波
形メモリから読み出された圧縮波形を伸長して楽音波形
を再生しているため、通常よりはるかに少ない容量の波
形メモリを用いて高品位な楽音の生成が可能とされてい
る。 【０００９】 【発明が解決しようとする課題】しかしながら、従来の
圧縮・伸長装置においては、波形メモリの記憶容量を少
なくすることを目的として圧縮・伸長を行っているた
め、伸長側においては元の波形形状を忠実に再生するよ
うに構成していた。ところで、一般に波形形状の異なる
楽音信号の音色は異なるようになるため、波形形状を変
更して音色を変化させることが知られているが、前記従
来の圧縮・伸長装置では波形形状を変更することができ
ないという問題点があった。そこで、本発明は圧縮およ
び伸長する装置を用いて波形形状を変更できる新規な波
形変更装置を提供することを目的としている。 【００１０】 【課題を解決するための手段】上記目的を達成するため
に、本発明は波形の予測演算に用いるパラメータを圧縮
時と伸長時とで異ならせることにより、圧縮前の入力波
形と形状の異なる伸長後の出力波形を得るようにしたも
のである。また、圧縮側と伸長側の少なくとも一方の構
成要素に対して変調を掛けるようにしたものである。 【００１１】 【作用】本発明によれば、圧縮前の入力波形と異なる形
状の伸長後の出力波形を得ることができ、多様な形状の
波形を得ることができるようになる。また、圧縮側と伸
長側の少なくとも一方の構成要素に対して変調を掛ける
ようにしているため、さらに波形形状を多様に変更する
ことができると共に、変調は予測に必要な係数に対して
掛けられているため、変調を付加したことに伴う回路の
増加を招くことはない。 【００１２】 【実施例】本発明の波形変更装置を用いた電子楽器のブ
ロック図を図１に示す。この図において、鍵盤１の演奏
操作に応じて鍵のキーオン信号やキーコード等がマイコ
ン２により検出され、検出情報に基づいてピッチ情報，
波形指示情報および発音指示情報がマイコン２から波形
発生器３に供給される。この与えられた情報に応じて波
形発生器３により発生された波形信号は、形状変更器４
に入力され、マイコン２により与えられているピッチに
応じたディレイ長や予測に必要な各種係数に基づいて波
形形状の変更が行われる。この形状変更器４により形状
の変更された波形信号は乗算器５に供給されて、エンベ
ロープ発生器９よりのエンベロープデータと乗算されて
エンベロープが付加され、リバーブ回路６に入力され
る。 【００１３】このリバーブ回路６において、残響音が付
加されてデジタル／アナログ変換器７によりアナログ信
号に変換される。このアナログ楽音信号は、サウンドシ
ステム８から楽音として発音される。なお、波形発生器
３としては、例えば波形メモリ音源，ＦＭ音源，高調波
合成音源等の音源のいずれかの音源からなり、音源自体
において指定された音色の波形を選択的に生成できる音
源とされている。また、エンベロープ発生器９にはマイ
コン２からエンベロープ形状指示情報および発音指示情
報等が供給されており、リバーブ回路６にはマイコン２
から残響タイプ指示情報および各種パラメータ等が供給
されている。さらに、エンベロープ発生器９は波形発生
器３とＤＡＣ７との間であればどの部位に設けても良
い。 【００１４】前記図１に示す構成において、形状変更器
６が本発明による波形変更装置により構成されており、
この波形変更装置のブロック図を図２に示す。この図に
おいて、波形発生器３より入力された波形データは加算
器４１に入力され、分析側予測器４３よりの予測データ
が差し引かれ、残差データとされる。この残差データは
加算器４２に入力されると共に、加算器４４に入力され
る。加算器４２において、残差データに分析側予測器４
３よりの予測データが加算され、入力データが再生され
て分析側予測器４３に入力され、この分析側予測器４３
は、入力データとマイコン２から供給されたパラメータ
とを用いて演算することにより予測データを作成する。
また、加算器４４において、残差データが合成側予測器
４５よりの予測データと加算され、新たな形状の波形デ
ータが合成されて出力される。この合成された波形デー
タは合成側予測器４５に入力され、この合成側予測器４
５は、入力された波形データとマイコン２から供給され
ている、分析側予測器４３のパラメータとは異なるパラ
メータに基づいて予測データが作成されている。 【００１５】また、分析側予測器４３の予測データと加
算器４２よりの再生入力データ、および残差データは混
合器４６により混合されて、乗算器４７を介して合成側
予測器４５に変調データとして供給されている。さら
に、加算器４４により合成された合成出力は、乗算器４
８を介して分析側予測器４３に変調データとして供給さ
れている。乗算器４７および乗算器４８に入力されてい
るインデックス信号は変調の深さを指示する信号であ
る。前記変調データは、分析側予測器４３および合成側
予測器４５の予測演算に用いるパラメータを変調してい
る。前記分析側予測器４３と合成側予測器４５とは同一
の構成とされており、そのブロック図を図３に示す。 【００１６】この図において、予測器に入力されるデー
タはローパスフィルタ（ＬＰＦ）５１に入力されて高域
成分が制限され、乗算器５３を介してディレイ回路５４
に入力される。このディレイ回路５４には、波形発生器
３により発生された波形のピッチにほぼ相当する遅延時
間が設定されている。ディレイ回路５４により所定時間
遅延された波形データは乗算器５６を介してオールパス
フィルタ（ＡＰＦ）５７に入力される。このＡＰＦ５７
は全周波数域の信号を通過させるが、信号周波数に応じ
て出力される信号の位相偏移量が異なる特性を有してい
るため、倍音間のピッチをＡＰＦ係数に応じて微妙にず
らすことができる。このＡＰＦ５７よりの出力データ
は、乗算器５９を介してノンリニア回路６０に入力さ
れ、入力されたデータの例えばピーク部分がリミットさ
れることにより波形形状が歪まされている。このノンリ
ニア回路６０の出力は、乗算器６２を介して予測データ
として出力されている。 【００１７】これらの各回路間に設けられている乗算器
５３ないし乗算器６２は、ループゲイン制御部５０によ
り係数が設定されることにより、乗算器全体としてのル
ープゲインが制御されている。ところで、ＬＰＦ５１の
カットオフ周波数情報，ディレイ回路５５のディレイ長
情報，ＡＰＦ５７のＡＰＦ係数情報，ノンリニア回路６
０の変形量情報およびループゲイン制御部５０のゲイン
情報は、前記したマイコン２から各回路５０〜６０に供
給されているが、これらのマイコン２から供給されてい
る各種情報にそれぞれ変調入力データＭ１〜Ｍ５が加算
器５２〜６３により加算されている。これにより、予測
器４３あるいは予測器４５において予測データに変調が
掛けられるようになる。この変調入力データＭ１〜Ｍ５
のいずれかに、選択的に変調を掛けるようにしても良い
が、１つに限らず、複数選択して変調を掛けても良い。 【００１８】なお、このＬＰＦ５１，ディレイ回路５
４，ＡＰＦ５７およびノンリニア回路６０からなるルー
プ全体の遅延時間が、発音すべきピッチの周期に一致す
るようにディレイ回路５４のディレイ長が設定されてい
る。次に、このディレイ回路５４の詳細なブロックを図
４に示す。このディレイ回路５４は、ランダムアクセス
メモリ（ＲＡＭ）の書き込みタイミングと読み出しタイ
ミング間の時間差を遅延時間として利用するようにした
ものである。ディレイ回路５４に入力される入力波形の
サンプルデータは、書き込み部７０に入力され、この書
き込み部７０から指定されるディレイＲＡＭ７１の書き
込みアドレスに順次書き込まれる。この書き込みアドレ
スは、クロック発生器７２から供給されるクロックをカ
ウントするカウンタ７３により順次発生されて書き込み
部７０に供給されている。このカウンタ７３はこの場合
フリーランカウントしている。 【００１９】このディレイＲＡＭ７１から書き込まれた
入力波形のサンプルデータは、前記マイコン２からディ
レイ長データが供給されている補間手段７４により読み
出される。この補間手段７４は、読み出しアドレスに基
づいて書き込まれた入力波形を読み出す読み出し部７４
−１と、カウンタ７３よりの書き込みアドレスから供給
されたディレイ長データの整数部を差し引いて読み出し
アドレスを作成する加算部７４−３と、供給されたディ
レイ長の小数部に対応する遅延時間を補間する補間部７
４−２とから構成されている。この構成により、書き込
みアドレスと読み出しアドレスとの差はディレイ長デー
タの整数部とされることになり、このディレイ長データ
の整数部に対応する時間だけ遅れてディレイＲＡＭ７１
から読み出されるようになる。 【００２０】なお、このディレイ長データには前記した
変調データＭ２が加算されているデータとされている。
このディレイ長データに応じた粗のディレイが書き込み
部７０、ディレイＲＡＭ７１および読み出し部７４−１
により行われ、ピッチを合わせ込むための微細なディレ
イは補間部７４−２が行っている。図４の回路の動作の
等価回路の一例を図５に示す。この等価回路において、
１クロックずつ遅延する遅延回路８０−１，８０−２，
８０−３・・・が縦続接続されており、このうち乗算器
８１に分岐する直前までの遅延回路８０−１，８０−
２，８０−３が上述した粗のディレイにあたり、一方遅
延回路８０−４，乗算器８１，８２，合成回路８３から
なる部分が補間部７４−２による微細なディレイに相当
している。 【００２１】例えば、この補間部７４−２において、３
クロック遅延から４クロック遅延の間の遅延時間を得る
場合は、４段目の遅延回路８０−４の入力側と出力側か
らの出力線に接続された乗算器８１，８２にそれぞれ係
数Ａ，Ｂを設定する。そして、この乗算器８１，８２か
ら出力される係数Ａ，Ｂがそれぞれ乗算された波形デー
タを合成器８３により合成する。これにより、４クロッ
ク遅延された波形データと、３クロック遅延された波形
データとの補間を演算することができ、３クロック遅延
から４クロック遅延の間の遅延された波形データを得る
ことができる。３クロック遅延から４クロック遅延の間
の遅延時間は係数Ａ，Ｂにより任意に設定することがで
きる。 【００２２】なお、１クロック未満のディレイのみを行
う場合は、１段の遅延回路８０−１だけを用いて、その
両側から得られる波形データを前記のように補間するこ
とにより、所定時間ディレイした波形データを得ること
ができる。次に、変調方法のバリエーションを図６ない
し図８に示す。図６は、合成側予測器４５側に変調を掛
けるようにしたものであり、分析側予測器４３よりの予
測信号を変調波形発生器９０に入力して、この変調波形
発生器９０により合成側予測器４５に変調を掛けてい
る。なお、この図に示す場合は、分析側予測器４３は入
力波形データから予測データを作成しているものであ
り、分析側予測器４３に入力される入力データの誤差を
なくすことができる。 【００２３】また、破線で示すように入力データ、残差
データのいずれか、あるいは両方共に変調波形発生部９
０に供給するようにしても良い。図７は逆に分析側予測
器４３に変調を掛けるようにしたものであり、合成側予
測器４５よりの予測データを変調波形発生器９１に入力
して、この変調波形発生器９１により合成側予測器４３
に変調を掛けている。なお、この図に示す場合は、分析
側予測器４３は入力波形データから予測データを作成し
ている。また、破線で示すように出力される合成波形デ
ータ、残差データのいずれか、あるいは両方共に変調波
形発生部９１に供給するようにしても良い。 【００２４】さらに、図８に示すものは、入力波形デー
タが伝達されるラインを通じて時分割で入力波形データ
と変調波データとが伝達されるものである。すなわち、
変調波データが伝達されてきた時は変調波データを変調
波ラッチ回路９３にラッチし、入力波形データが伝送さ
れてきた時は入力波形ラッチ回路９４に入力波形データ
をラッチするようにする。そして、入力波形ラッチ回路
９４にラッチされた入力波形データは分析側に供給さ
れ、変調波ラッチ回路９３にラッチされた変調波データ
は変調波波形発生回路９２に入力されて変調波形が発生
され、合成側予測器４５を変調するよう合成側変調器４
５に供給される。なお、入力波形データと変調波データ
とは前記波形発生器３により時分割で生成されている。
この場合、入力波形データと変調波データとは同一ピッ
チ、あるいは整数倍のピッチであっても良いし、もしく
はまったく異なるピッチであっても良い。 【００２５】 【発明の効果】本発明は以上のように構成されているの
で、簡単な構成により圧縮前の入力波形と異なる形状の
出力波形を伸長後に得ることができ、多様な形状の波形
を容易に得ることができるようになる。また、圧縮側と
伸長側の少なくとも一方の構成要素に対して変調を掛け
るようにしているため、さらに波形形状を多様にするこ
とができると共に、変調は予測に必要な係数に対して掛
けられているため、変調を付加したことに伴う回路の増
加を招くことがない。

【図面の簡単な説明】 【図１】本発明の波形変更装置を具備する電子楽器のブ
ロック図である。 【図２】本発明の波形変更装置のブロック部である。 【図３】予測器のブロック図である。 【図４】ディレイ回路の詳細なブロック図である。 【図５】補間部のブロック図である。 【図６】波形変更装置における変調のバリエーションを
示す図である。 【図７】波形変更装置における他の変調のバリエーショ
ンを示す図である。 【図８】波形変更装置のさらに他の変調のバリエーショ
ンを示す図である。 【図９】従来の圧縮の原理を示す図である。 【図１０】従来の圧縮器と伸長器のブロック図である。 【符号の説明】 ４１，４２，４４ 加算器 ４３ 分析側予測器 ４５ 合成側予測器 ４６ 混合器 ４７，４８ 乗算器 Ｍ１〜Ｍ５ 変調入力データ

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 入力信号の周期に対応する遅延時間を有
   すると共に、該入力信号を予測する第１の予測信号を出
   力する分析側予測器と、前記第１の予測信号を前記入力
   信号から差し引き残差信号を出力する加算手段からなる
   分析手段と、 出力信号が入力されると共に、前記分析側予測器の遅延
   時間と同一の遅延時間を有すると共に、該出力信号を予
   測する第２の予測信号を出力する合成側予測器と、前記
   第２の予測信号を上記残差信号に加算して新たな上記出
   力信号を出力する加算手段とからなる合成手段とを有
   し、上記分析側予測器と上記合成側予測器とにそれぞれ供給
   される パラメータを、上記分析側予測器と上記合成側予
   測器とでそれぞれ異ならせることにより、前記入力信号
   の波形と前記合成手段から出力される前記出力信号の波
   形とを異ならせると共に、上記分析側予測器と上記合成
   側予測器とに供給されるパラメータの少なくとも一方を
   変調信号により変調したことを特徴とする波形変更装
   置。