JPS6265085A - エフェクト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、少なくともその要部をデジタル回路を用い
て構成したデジタルエフェクト装置に関する。

〔発明の背景〕

従来より楽器音に対し種々のエフェクト（効果）を付与
して、原音とはかなり相違する音響を得るようにした回
訓エフェクターが種々開発されて（・ろ。

この抽のエフェクターにおいて、複数のタップ（Ｔａｐ
）出力があるものにおいては、各タップ毎に電圧制御型
増幅器（ＶＣＡ）を設けて、夫々の音量を可変している
のが一般的であった。従って、回路規模も大きく複雑に
なり、価格的にも好ましいものではなかった。

〔発明の目的〕

この発明は、以上の点に鑑みてなされたものであり、デ
ジタル回路にてその要部を構成したデジタルエフェクト
装置を提供することを目的とする。

〔発明の要点〕

この発明は、上述した目的を達成するため入力される波
形信号を、デジタル信号に変換し、そのデジタル信号を
波形メモリ手段に一度書込み、この書込まれたデジタル
信号を複数の波形読出・書込みチャンネルにて読出し、
この読出された各デジタル信号に対し独立的に乗算デー
タをデジタル乗算器で乗算して、出力音の音量レベルあ
るいはｉｔエンベロープを決定できるようにしたことを
要点とする。

〔実施例〕

以下、本発明を、外音信号をＰ　ＣＭ　（Ｐ　ｕｌｓｅ
　ＣｏｄｅｄＭｏｄｕｌａｔｉｏｎ　）などの変調を行
ってデジタル記録し、それをキーボード楽器の音源信号
として用いることができ回訓サンプリング機能を有する
電子楽器を用いて構成した一実施例につき説明する。

第１図は、本実施例の回路構成を示し、入力信号（ＩＮ
）は、入力アンプ１にて適宜増幅された後、アナログ加
算回路２に供給され、フィルター３ＶＣ供給されて不要
な高域成分を適当に除去された後、サンプル・ホールド
回路（Ｓ／Ｈ）５にて適当なサンプリング周波数で、サ
ンプリングされた後、Ａ／Ｄ変換器６に供給される。Ａ
／Ｄ変換器６では、入力するアナログ信号を対応するデ
ジタル信号に変換し１発音制御部８に供給する。

この発音制御部８は、例えば４つの波形読出・書込チャ
ンネルを備え、夫々独立的に波形メモリ７に対する波形
信号の書込みまたは読出しができる。

この発音制御部８は、マイクロコンピュータ等からなる
ＣＰＵ９からの制御に基づき動作するよ５になっており
、その詳細は後述するが、この発音制御部８の４つの波
形読出・書込チャンネルに対応して時分割的に最大４音
に対応するデジタル信号が、波形メモリ７から読出され
て、Ｄ／Ａ変換器１０に時分割的に印加され、しかる後
、サンプル・ホールド回路（Ｓ　／　Ｈ）　１）　ａ〜
ｌｉｄ　　に供給される。

このサンプル・ホールド回路１）ａ〜ｌｉｄは、後述す
るようなタイミング信号ｔ、〜ｔ４によって、各時分割
処理チャンネル時間毎に、サンプリング動作を行う。

そして、このサンプル・ホールド回路１）ａ〜１）ｄに
ホールドされた電圧記号は、ＶＣＦ　（電圧制御型フィ
ルタ）１２３〜１２ｄに、対応して供給される。この夫
々のＶＣＦ１２ａ〜１２ｄには、後述する電圧信号ＦＣ
Ｖ１〜ＦＣＶ４が供給され。

この電圧ＦＣＶＩ〜ＦＣＶ４に従って、夫々独立的にフ
ィルタリング処理がなされる。

そして、このＶＣＦ１２ａ〜１２ｄの出力信号は。

夫々各チャンネルの出力ＯＵＴ　１〜０ＵＴ４として、
外部に送出され、適宜増幅された後音響信号として放音
さねることになる。また、このＶＣＦ１２ａ〜１２ｄの
出力は、アナログ団算回路１４に供給され、ミックスさ
れて、ミックス出力ＯＵＴＭＩＸとして、外部にとり出
すことも可能となっている。

また、上述した第４チヤンネルに対応するｖＣＦｌ　２
ｄの出力と、アナログ加算回路１４の出力とは、上述し
たＣＰＵ９からの制御信号に従って切換動作をするアナ
ログスイッチ１５に供給される。

このアナログスイッチ１５は、ＶＣＦ１２ｄの出力と、
アナログ加算回路１４の出力とを選択して、ＶＣＡ（電
圧制御型増幅器）１６に供給する。

ＶＣＡＩ　６では、供給される制御電圧信号ＡＣＶＯに
応じて増幅し、上述したアナログ加算回路２にフィード
バックして供給するようになる。

従って、入力アンプ１を介して供給される外音信号と、
波形メモリ７を読出して得られる波形信号とをこのアナ
ログ加算回路２にて混合して、再度、波形メモリ７　Ｋ
供給することができ、いわゆるオーバーダビング機能を
本実施例では実現することが可能となる。なお、オーバ
ーダビングをしないときは、ＶＣＡＩ　６に対する電圧
制御信号ＡＣＶＯをゼロレベル忙設定する。

図中符号４は、演奏鍵や各種制御スイッチを有するキー
ボードと、各種状態表示を行う液晶表示パネル等とから
なるキーボード・表示部であって。

ＣＰＵ９とこのキーボード・表示部４とはデータの授受
を行う。

また、このＣＰＵ９は、ソフト処理によって、上述シタ
各制御信号ＦＣ■１〜ＦＣＶ４．ＡＣｖＯし、夫々の電
圧信号に変換せしめる。

このＤ／Ａ変換器群１７は、制御信号Ｃｖの個数に対応
する個数のＤ／Ａ変換器を有していてもよく、あるいは
、ひとつのＤ／Ａ変換器を時分割的に使用し、サンプル
・ホールド回路と組合せて、必要な個数の制御信号Ｃｖ
を得てもよい。

次に１発音制御部８の詳細回路構成を第２図を用いて説
明する。

Ａ／Ｄ変換器６から供給されるデジタル信号は、ゲート
８１を介して、波形メモリ７に供給されるほか、ゲート
８２を介してデジタル乗算器９０に与えられた後Ｄ／Ａ
変換器ｌＯへ送出される。

上述のゲー）８１に対しては、ＣＰＵ９が発生する制御
指令に基づき、この発音制御部８内部の図示しない制御
回路から発生するリードライト信号Ｒ／Ｗが供給され、
開閉制御がなされる。

即ち、波形メモリ７に波形信号を書込む場合はこのゲー
ト８１は開成され、波形メモリ７かも波形信号を読出す
場合は、このゲート８１は閉成される。

また、上記ゲート８２には、制御回路からの制御信号に
基づき開閉信号発生装置８３からのゲート信号Ｇａｔｅ
が与えられ、上記ゲート８１を介して供給されるデジタ
ル信号を出力する場合、もしくは波形メモリ７かも読出
されたデジタル信号を出力する場合に限り、このゲート
８２は開成され、その他の場合は、このゲート８２は閉
成されて、その出力はゼロレベルに設定される。

第２図９符号８４は、４段の所定ビット数からなるシフ
トレジスタから構成されたアドレスレジスタであり、佐
述するマスタークロックφで、シフト動作が行われる。

そして、このアドレスレジスタ８４は、４チヤンネルの
アドレスレジスタとして時分割的に動作することになり
、その最終段の内容は、波形メモリ７に対しアドレスデ
ータとして供給され、上述したゲート８１を介して入力
する波形信号を、リードライト信号Ｒ／ＷがＬｏｗレベ
ルのときく限り、当該メモリアドレスに書込み、また波
形メモリ７から、上記リードライト信号Ｒ／ＷがＨｉｇ
ｈレベルのときに、デジタル信号を当該メモリアドレス
から読出すようになる。

また、上記アドレスレジスタ８４の内容は、ゲート８５
に供給されるほか、開閉信号発生装置８３、制御回路に
供給される。

上記ゲート８５を介したアドレス信号は、加算器８６に
供給され、必要に応じてアドレス歩進を行うべく加減算
が実行された後、アドレスレジスタ８４にフィードバッ
クされる。

また、この加算器８６には、ゲート８７を介して、制御
回路からイニシャルアドレス（ＣＡ）が供給される。

即ち、ゲート８５にはロード信号ＬＤが直接供給され、
ゲート８７には、インバータ８８を介して反転されて与
えられ、ロード信号ＬＤ　ｂ”　Ｌｏｗレベルであれば
、制御回路からのイニシャルアドレス（ＣＡ）がゲート
８７が開成することにより加算器８６に供給され、一方
上記ロード信号ＬＤがＨｉｇｈ　レベルであれば、ゲー
ト８５が開成して、アドレスレジスタ８４かもの内容が
加算器８６に供給される。

上記加算器８６には、クロック発生回路８９からクロッ
ク信号が与えられ、音階周波数に従って波形メモリ７か
もデジタル信号を読出す際は、制御回路からのピッチデ
ータに応じたレートでクロック信号が加算器８６に与え
られるが、デジタルエフェクト装置として本実施例が機
能するときは、常時クロック信号が、このクロック発生
回路８９から発生し、加算器８６に供給されることＫな
る。

第２図少将号９１は、デジタル乗算器９０に乗算データ
を供給する乗算データレジスタであり、アドレスレジス
タ８４と同様Ｋ、４段のシフトレジスタによって構成さ
れ、各段のシフト動作はマスタークロックφ　によって
なされる。

そして、この乗電データは、図示しない制御回路から乗
算データ（ＣＤ）として、ゲート９２を介して乗算デー
タレジスタ９１に供給され、以降は、ゲート９３を介し
て、乗算データレジスタ９１の出力は、再びこの乗算デ
ータレジスタ９１に入力されることによって、データ保
持がなされる。

上記ゲー）９２には、ロード信号ＬＤＭがインバータ９
４を介して反転して供給され、上記ゲート９３には上記
ロード信号ＬＤＭが直接供給され、夫々のゲートの開閉
制御が実行される。

即ち、この乗算データレジスタ９１には、各チャンネル
毎に、独立的にその値が決定される乗算データ（ＣＤＩ
−ＣＤ４）が格納可能であり、各チャンネル毎にデジタ
ル乗算器９０にて乗算データをゲート８２を介して供給
される波形データに乗算することができ、その結果各チ
ャンネルに対応する出力音響の音量をデジタル制御でき
、更忙上記乗算データ（ＣＤｔ−ＣＤ４）を時間と共に
変化させることで、各チャンネル毎Ｅｆｔエンベロープ
を独立的に付加できる。

なお、各乗算データは、第１図のキーボード・表示部４
にて、演奏者の操作により決定できる。

第３図は、波形メモリ７のエリア分割の状態を示してお
り、例えばＮ個の波形情報が可変長で記録できるように
なっている。

次に、本実施例の動作につき説明する。第４図は１発音
制御部８の複数チャンネルの時分割処理状態と、サンプ
ル・ホールド回路１）ａ〜ｌｉｄに供給するタイミング
信号１．−１．との関係を示しており、上述したよう罠
１本実施例では４つの波形読出・書込チャンネルを時分
割構成で実現しており、各波形読出・書込チャンネル毎
に、読出しくリード）処理を行うか、書込（ライト）処
理を行うかを選択的に指定できるようＫなっていて。

第４図に示す状態では、チャンネル１　（ｃｈｌ）の処
理によって波形メモｌＪ７に、フィルター３、サンプル
・ホールド回路５、Ａ／Ｄ変換器６を介して得られる波
形信号を書込むようＫなっており、その他のチャンネル
２〜４（ｃｈ２〜４）は、波形メモリ７から、所定エリ
アのデジタル波形信号を読出すことが可能となっている
。

また、上述したタイミング信号ｔ１〜ｔ４は、夫々のチ
ャンネル（ｃｈｔ〜４）に対応する時間に、ｈｉｇｉレ
ベルをとるようになっていて、各チャンネル時間でＤ／
Ａ変換器１０から出力するアナログ波形信号を、サンプ
ル・ホールド回路１）ａ〜ｌｉｄにて、サンプリングし
、以降ホールドするようになる。

また、発音制御部８の各波形読出・書込チャンネルは、
独立的にリード・ライトするエリアを指定できるように
なっていて、例えば、チャンネルログ加算回路１４、ス
イッチ１５、ＶＣＡ１６を介して、アナログ加算器２へ
供給し、必要に応じて外部音信号とミキシングした後、
サンプル・ホールド回路５、Ａ／Ｄ変換器６を介して入
力させ、チャンネル１の処理によって、トーンＮとして
、再び波形メモリ７に記録する。即ちオーバーダビング
処理を行わせることも可能である。

また、ＣＰＵ９からアナログスイッチ１５に対し、切換
信号を送出して、チャンネル４の処理によって波形メモ
リ７から読出された波形信号をサンプル・ホールド回路
１）　ｄ、ＶＣＦＩ　２ｄを介して、更にＶＣＡ１６に
印加するようにし、このようＫして得られる波形信号を
、アナログ加算器２へ供給し、以下上述したのと同様に
して外部音信号とミキシングした後、波形メモリ７の所
定エリアに書込むようＫすることもできる。

次に１本実施例を、デジタルエフェクト装置として使用
した場合の動作につき第５図及び第６図を参照して説明
する。

先ず、この動作を行うための波形メモリ７の使用領域は
、第６図に示すとおりアドレスｎからｍまでとすると、
発音制御部８内の制御回路は、第２図に示すアドレスレ
ジスタ８４に対し、イニシャルアドレスとしてチャンネ
ル１　（ｃｈｉ）にあっては１）チヤンネル２（ｃｈ２
）Ｋあってはｎ−１、チャンネル３　（ｃｈ３）にあっ
てはｎ−３、チャンネル４（ｃｈ４）にあってはｎ−６
を入力する。

即ち、第５図に示すように、チャンネル１〜４の１サイ
クル間、ロード信号ＬＤをＬｏｗレベルにセットし、イ
ニシャルアドレス（ＣＡ）として、チャンネル１につい
てはｎ−１、チャンネル２についてはｎ−２、チャンネ
ル３についてはロー４、チャンネル４につい【はｎ−７
を入力し、加算器８６で＋１処理をして、上述した夫々
の値をアドレスデータとして設定する。

そして、チャンネル１を、Ａ／Ｄ変換器６からのデジタ
ル信号を波形メモリ７に順次書込む処理を行うように、
上記リードライト信号Ｒ／ＷをＬｏｗレベルに設定し、
その他のチャンネル２〜４は、波形メモリ７からチャン
ネル１にて波形メモリ７に直前に書込んだデジタル信号
を読出す処理を行うように、上記リードライト信号Ｒ／
ＷをＨｉｇｈレベルに設定する。

また、開閉信号発生装置８３からは、チャンネル１のタ
イミングでは、常に上記ゲート８２を開成するゲート信
号Ｇａｔｃを発生し、その他のチャンネル２〜４では、
アドレスレジスタ８４が、第６図に示すアドレスｎ以降
を指定゛するようになったときはじめて、ゲート８２を
開成するよう圧する。

更Ｋ、制御回路から、ロード信号Ｌ’ＤＭをＬｏｗレベ
ルにし、ゲート９２を介して乗算データＣＤｌ−ＣＤ４
を、乗算データレジスタ９１に入カスる。従って、この
入力動作の後は、乗算データレジスタ９１の内容が、ゲ
ート９３を介して帰還入力し記憶保持すると共に、各チ
ャンネル時間毎にデジタル乗算器９０にその内容が送出
されることＫなる。

その結果、波形メモリ７には、チャンネル１の動作によ
って、第６図に示すように波高値ｆ　（ｎ）、（（１＋
ｔ）、ｆ（ｎ＋２）、・・・・・・が書込まれてゆくと
共に、そのデータは、ゲート８２を介して、デジタル乗
算器９０にて乗算データＣＤＩと乗算された後Ｄ／Ａ変
換器１０に供給され、サンプル・ホ９ルド回路ｘ１ａ、
ＶＣＦ１２ａを介して音響信号ｆに変換され、放音出力
されることになる。

また、チャンネル２においては、第５図に示すとおりチ
ャンネル１の動作によって波形メモリ７に書込まれたデ
ジタル信号を４チャンネル時間ディレィかけて、即ちＩ
Ｔ（Ｔ＝４×チャンネル時間）おくれて、波形メモリ７
から読出し、同様にチャンネル３においては、３Ｔデイ
レイかけて読出し、チャンネル４においては６Ｔデイレ
イかけて読出すようになる。

即ち、各チャンネル２〜４はイニシャルアドレス（ＣＡ
）として設定した差の値だけ、時間的にずれて第６図に
示す波高値に対応するデジタル信号を夫々の乗算データ
ＣＤ２〜ＣＤ４と乗算してＤ／Ａ変換器１０に送出する
。

その結果、チャンネル２〜４の波形信号は、ＶＣＦ１２
ｂ〜１２ｄを介して出力され、原音であるチャンネル１
の波形信号とは別の音色で、またデジタル乗算器９０に
よる処理にて音量制御がなされて音響出力とすることが
できる。

以下、チャンネル１が、Ａ／Ｄ変換器６を介して供給さ
れる波形信号を波形メモリ７に書込み、それをチャンネ
ル２では時間をＩＴずらせて、チャンネル３では時間を
３Ｔずらせて、チャンネル４では時間を６Ｔずらせて夫
々波形メモリ７から読出し、４個の音を同時発生してゆ
き、第６図の波形メモリ７のアドレスＩＴ＋に、アドレ
スデータが到達すれば、イニシャルアドレスをｎ−１と
して再入力して、チャンネル１では波形メモリ７のアド
レスｎから再度新たな波形信号を書込み、且つそれをチ
ャンネル２〜４は読出すようにすれば継続して、長時間
の演奏に供し得るようになる。

なお、上記説明では、４チヤンネル全てを動作させて、
４音量時生成を可能としたが、それよりも少ないチャン
ネルを選択的に動作させて、原音と１乃至複数のディレ
ィがかかった音とを出力するようにしてもよい。

また、上記説明では、チャンネル２．３．４のチャンネ
ル１に対するディレィ時間は、ＩＴ、３Ｔ。

６Ｔとしたが、キーボード・表示部４にて夫々指定可能
である。

また、乗算データレジスタ９１に記憶されている乗算デ
ータを、時間経過とともに変化させてゆけば、音素エン
ベロープが、各チャンネルからの出力音に対し付与でき
ることになる。

以上のように、本実施例においては、複数の波形読出・
書込チャンネルを用いて、波形メモリ７に波形信号を書
込みながら、それを夫々所定時間ずつディレィして読出
し、それを原音である波形信号と合成して出力するよう
にしたから、多様なディレィ効果を実現でき、また、夫
々のチャンネルから出力される音響に対し、デジタル乗
算器９０のデジタル乗算処理により音量制御を施すこと
が可能となる。

また、各波形読出・書込チャンネル毎に、ＶＣＦ１２ａ
〜１２ｄを用いて独立的に音色を可変制御して発生する
ようにしたから、更に効果的な音響を得ることができる
。

なお、上述した実施例にあっては、ＶＣＦ１２ａ〜１２
ｄ　によって音色を可変制御するようにしたが、デジタ
ルフィルタを用いて、音色の可変制御を行うよ５ＫＬ、
てもよい。また、その他の処理を波形信号に施してもよ
い。

また、発音制御部８の回路構成としては、上記実施例の
ように時分割処理により複数の波形読出・書込チャンネ
ルを構成するもののほか、別個のハードウェアで、つま
りチャンネル数分同じ回路構成のものを使用して、複数
の波形読出・書込チャンネルを設けるものであってもよ
い。

更に、複数のチャンネルのうち、特定のチャンネルを、
波形メモｌＪ７に、波形信号を書込む書込専用のチャン
ネルとし、そのほかのチャンネルを、波形メモリ７から
波形信号を読出す読出専用のチャンネルとしてもよい。

本発明での「波形読出・書込チャンネル」とは、読出し
と書込みのいずれか一方のみ、あるいは双方の動作を可
能としたチャンネルのいずれをも意味するものである。

また、上記実施例は、サンプリング機能を有する電子楽
器に本発明を適用したものであったが、本発明は専用の
回路構成をもつデジタルエフェクト装置として実現する
ことができることは勿論のことである。

〔発明の効果〕

この発明は、上述したように、簡単な回路構成にて、デ
ジタルエフェクト装置を実現したため、安価であり、し
かも、入力音に基づく複数の音響を同時に発生する際に
、夫々の音量又は音量エンベロープを容易に制御できる
ようにしたから、音楽的に好ましく、多様な演奏形態を
とることが可能であるという効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図はその全体回路
構成図、第２図は発音制御部８の詳細回路構成図、第３
図は、波形メモリ７の分割使用状態図、第４図は本実施
例の基本的動作の説明図、ｇ５図は、デジタルエフェク
ト装置として動作させたときのタイムチャートを示す図
、第６図は、第５図の動作状態を説明するための図であ
る。 ６・・・Ａ／Ｄ変換器、７・・・波形メモリ、８・・・
発音制御部、９　・ＣＰ　Ｕ、　’１０　・Ｄ／Ａ変換
器、１２ａ〜１２ｄ・・・ＶＣＦ、８１，８２，８５，
８７，９２．９３・・・ゲート、８４・・・アドレスレ
ジスタ、８６・・・加算器、９０・・・デジタル乗算器
、９１・・・乗算データレジスタ。

Claims (3)

【特許請求の範囲】
1. （１）入力波形信号をデジタル信号に変換するアナログ
   デジタル変換手段と、 このアナログデジタル変換手段から出力するデジタル信
   号を記憶する波形メモリ手段と、 この波形メモリ手段に対し上記デジタル信号の読出し、
   書込み処理を行う波形読出・書込チャンネルを複数有す
   る制御手段と、 この制御手段の１つの波形読出・書込チャンネルにより
   上記アナログデジタル変換手段から供給される上記デジ
   タル信号を上記波形メモリ手段に書込ませ、更にこの波
   形メモリ手段に書込んだ上記デジタル信号を上記制御手
   段の少なくとも２つの波形読出・書込チャンネルにより
   読出させる手段と、 上記少なくとも２つの波形読出・書込チャンネルにより
   読出される上記デジタル信号に対し夫々独立的に値が決
   定される乗算データを乗算するデジタル乗算手段と を具備したことを特徴とするデジタルエフェクト装置。
2. （２）上記アナログデジタル変換手段にて変換されて得
   られる上記デジタル信号は、上記制御手段の上記少なく
   とも２つの波形読出・書込チャンネルにより上記波形メ
   モリ手段から読出される上記デジタル信号とともに、上
   記デジタル乗算手段に送出されて、夫々対応する上記乗
   算データと乗算せしめられることを特徴とする特許請求
   の範囲第１項記載のデジタルエフェクト装置。
3. （３）上記制御手段は、上記少なくとも２つの波形読出
   ・書込チャンネルにより上記波形メモリ手段から上記デ
   ジタル信号を読出す際のデイレイ時間を可変設定するこ
   とができる可変設定手段を有することを特徴とする特許
   請求の範囲第１項または第２項記載のデジタルエフェク
   ト装置。