JP3337450B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、電子楽器に関
し、楽音を制御する信号を生成する装置または方法に関
する。

【０００２】

【従来技術】従来、電子楽器の楽音を制御する信号の生
成については、エンベロープ生成を例に取ると、エンベ
ロープ波形の演算回路とエンベロープ波形生成のための
演算情報を記憶する記憶回路とは同じ１つの回路で構成
されていた。これにより、エンベロープ生成の演算を迅
速に行うことができる。

【０００３】

【発明が解決しようとする課題】しかしながら、エンベ
ロープ波形の演算回路とエンベロープ波形生成のための
演算情報を記憶する記憶回路とが一体であると、この記
憶回路として汎用のメモリを使うことが困難となり、ま
たこの演算回路のＬＳＩ化も困難となってしまう。

【０００４】

【課題を解決するための手段】本発明は、保持される楽
音に関する波形データのセクションデータで指定された
一部又は全部につき、時間データに応じた時間の間、繰
り返し生成を行う。これにより、音高のいかんにかかわ
らず、波形データの繰り返し生成の時間を常に一定に
し、音高の変化によって、余分な楽音内容の変化因子が
はいってしまうことがなくなる。

【０００５】また、本発明は、電子楽器全体の動作を制
御する制御手段が、楽音に関する波形データの繰り返し
生成のために、セクションデータと時間データとをデー
タ記憶手段から読み出して繰り返し生成を行う手段に対
して供給し、さらに制御信号の演算が開始される時にお
いて、初期値または目標値及び演算値を値記憶手段から
読み出して演算手段に供給し、この制御手段は繰り返し
生成を行う手段及び演算手段とは別体に構成されてい
る。これにより、この演算手段のＬＳＩ化が可能とな
る。

【０００６】

【発明の実施の形態】１．全体回路 図３は、楽音に関するパラメータ信号の生成装置の全体
回路を示す。ＲＯＭ１３には、制御装置１０が各種処理
を行うためのプログラムのほか、楽音波形データＷＤを
繰り返し読み出しするためのループトップデータＬＴ
ｉ、ループエンドデータＬＥｉ、ループ時間データＬＴ
Ｍｉ、エンベロープ波形生成のためのスピードデータＳ
ＰＤｉ、レベルデータＬＶＬｉ、後述する位相角ステッ
プデータＰＤ、読出スタートアドレスデータＳＴ、スタ
ート振幅値ＬＶＬ０をはじめとする楽音信号生成に必要
な各種データが記憶されている。

【０００７】ＲＡＭ１４には、制御装置１０の各種中間
処理データやキーボード１１や音色／パラメータスイッ
チ部１２の操作状態を検出するためのデータ、あるいは
操作状態に応じて割り当てられたデータ等の電子楽器全
体の動作を制御するための内容が記憶される。このＲＡ
Ｍ１４に、次述するトーンジェネレータ１５、１６…各
々へ割り当てた楽音に関する情報を記憶させてもよい。

【０００８】キーボード１１や音色／パラメータスイッ
チ部１２の各キー及び各スイッチの操作は、制御装置１
０によってサンプリング検出され、各キーで指定された
音高、キータッチ及び各スイッチで指定された音色／パ
ラメータ等に応じた楽音の生成放音処理が実行される。
制御装置１０は、電子楽器全体の動作を制御する上記各
種処理を実行する。

【０００９】トーンジェネレータ１５、１６…では、上
記指定された音高、キータッチ及び音色／パラメータの
楽音信号が生成され、サウンドシステム１７よりミキシ
ング出力される。トーンジェネレータ１５、１６…は、
１チップＬＳＩで構成されている。

【００１０】このトーンジェネレータ１５、１６…で
は、楽音波形データＷＤの各ループごとの再生やエンベ
ロープ波形の各フェーズごとの生成が行われており、各
ループ終了ごと又は各フェーズ終了ごとに書込要求信号
が出力される。この書込要求信号は、制御装置１０にい
ったん与えられた後、アドレスコントローラ４０、８５
…に書込信号として与えられて、ＲＯＭ１３に対する読
出アドレスデータが、次のループトップデータＬＴｉ、
ループエンドデータＬＥｉ、ループ時間データＬＴＭ
ｉ、スピードデータＳＰＤｉ、レベルデータＬＶＬｉに
ついてのものにインクリメントされ、これらのデータが
読み出され、トーンジェネレータ１５、１６…へ送られ
る。

【００１１】このアドレスコントローラ４０、８５…
は、トーンジェネレータ１５、１６…夫々に対応して複
数個設けられている。アドレスコントローラ４０、８５
…からＲＯＭ１３へのアクセスは、実際には図１３に示
すような選択器１２２を通じて、時分割的に行われ、制
御装置１０からのアドレスデータと交互に切り換えられ
る。上記トーンジェネレータ１５、１６は、上述のよう
に１チップＬＳＩで構成される。したがって、トーンジ
ェネレータ１５及びトーンジェネレータ１６は、他の制
御装置（中央演算装置）１０、アドレスコントローラ４
０、アドレスコントローラ８５、ＲＯＭ１３、ＲＡＭ１
４などとは、少なくとも別体に構成される。なお、ＲＯ
Ｍ１３は汎用メモリを用いることが可能となっており、
制御装置１０は中央演算装置（ＣＰＵ）である。また、
トーンジェネレータ１５、１６は、上述のように１チッ
プＬＳＩで構成されるから、図４に示される、トーンジ
ェネレータ１５（１６）内の波形読出アドレス発生装置
２８、波形データメモリ２５、エンベロープ波形発生装
置２９等は１チップＬＳＩ内に一体に構成される。

【００１２】２．トーンジェネレータ１５、１６… 図４は、トーンジェネレータ１５、１６…の１つを示す
もので、キー情報メモリ２０には、上記キーボード１１
の同時操作のキーのうち、当該トーンジェネレータ１
５、１６…にチャンネル割り当てが行われたキーのキー
情報が記憶され、このキー情報は、波形読出アドレス発
生装置２８及びエンベロープ波形発生装置２９に送ら
れ、キー情報に応じた楽音が生成される。このキー情報
には、主に後述する位相角ステップデータＰＤ、読出ス
タートアドレスデータ、スタート振幅値ＬＶＬ０等が記
憶される。このキー情報メモリ２０は、完全に省略し
て、これらのデータを、直接ＲＯＭ１３から制御装置１
０によって読み出すようにしたり、ＲＯＭ１３からＲＡ
Ｍ１４にいったんセットして制御装置１０によって読み
出すようにしてもよい。

【００１３】これら波形読出アドレス発生装置２８及び
エンベロープ波形発生装置２９には、上記ＲＯＭ１３よ
り読み出された、ループトップデータＬＴｉ、ループエ
ンドデータＬＥｉ、ループ時間データＬＴＭｉ、スピー
ドデータＳＰＤｉ、レベルデータＬＶＬｉも与えられ、
ループ再生に必要な読出アドレスデータＲＡＤや、各フ
ェーズごとにエンベロープデータＥＮＶが生成される。
このうち波形読出アドレス発生装置２８で生成された、
ループ再生のための読出アドレスデータＲＡＤは、波形
データメモリ２５に与えられ、楽音波形データＷＤが読
み出され、乗算器２６で、上記エンベロープ波形発生装
置２９からのエンベロープデータＥＮＶが乗算され、Ｄ
／Ａ変換器２７を介して、アナログ信号として出力され
る。

【００１４】３．エンベロープ波形発生装置２９ 図２は、エンベロープ波形発生装置２９の回路構成を示
すもので、エンベロープ波形の各フェーズごとのレベル
データＬＶＬｉ、スピードデータＳＰＤｉは、制御装置
１０及びアドレスコントローラ４０によって、ＲＯＭ１
３より読み出され、データラッチ６１、６２のいずれか
にラッチされる。

【００１５】データがラッチされない方のデータラッチ
には、現在生成中のエンベロープのフェーズに関するレ
ベルデータＬＶＬｉ及びスピードデータＳＰＤｉがラッ
チされていて、書き込みが行われるデータラッチと、読
み出しが行われるデータラッチとが、交互に切り換えら
れる。データラッチ６１又はデータラッチ６２からのレ
ベルデータＬＶＬｉ及びスピードデータＳＰＤｉのう
ち、レベルデータＬＶＬｉについては、選択器６０を介
し、補数器３３及び加算器３６に与えられ、スピードデ
ータＳＰＤｉについては、同じく選択器６０を介し、乗
算器３５に与えられる。

【００１６】これらレベルデータＬＶＬｉ、スピードデ
ータＳＰＤｉは、図６に示すように、エンベロープ波形
の各フェーズにおける、レベル（到達目標）とレート
（到達速度）の大きさを示すデータである。

【００１７】スタート振幅値保持メモリ３０には、キー
オンタイミングに（又はこれに先だったタイミング
で）、エンベロープ波形のスタート地点のスタート振幅
値ＬＶＬ０が、キー情報メモリ２０より読み出されてセ
ットされる。この場合、スタート振幅値ＬＶＬ０を、直
接、制御装置１０及びアドレスコントローラ４０によっ
て、ＲＯＭ１３又はＲＡＭ１４より読み出してもよい。
このスタート振幅値ＬＶＬ０は、楽音放音開始時には、
選択器３２を介して、加算器３４に与えられる。

【００１８】一方、上記データラッチ６１又はデータラ
ッチ６２からのレベルデータＬＶＬｉは、補数器３３で
「２」の補数値、すなわちマイナス値に反転され、加算
器３４で、上記スタート振幅値ＬＶＬ０に加算される。
これにより、スタート振幅値ＬＶＬ０から到達目標のレ
ベルデータＬＶＬｉが減算される。上記補数器３３は、
例えばインバータ群で構成することができ、次の加算器
３４のＣｉｎ端子にハイレベル信号が入力されて、プラ
スマイナス反転される。

【００１９】上記選択器３２には、後述する振幅保持回
路３８からのエンベロープデータＥＮＶも与えられてお
り、楽音放音開始以降は、上記加算器３４に与えられ
て、エンベロープデータＥＮＶから到達目標のレベルデ
ータＬＶＬｉが減算される。このエンベロープデータＥ
ＮＶは、そのタイミングごとの現在のエンベロープ波形
のレベルを示している。

【００２０】次いで、このエンベロープデータＥＮＶの
現在値から、到達目標のレベルデータＬＶＬｉが差し引
かれた減算データ（エンベロープデータＥＮＶ−レベル
データＬＶＬｉ）に対し、乗算器３５で、上記データラ
ッチ６１又はデータラッチ６２からのスピードデータＳ
ＰＤｉが乗算される。この乗算データ（エンベロープデ
ータＥＮＶ−レベルデータＬＶＬｉ）×スピードデータ
ＳＰＤｉは、加算器３６で、到達目標のレベルデータＬ
ＶＬｉに加算されて、上記振幅保持回路３８に記憶され
るとともに、エンベロープデータＥＮＶとして、乗算器
２６へ出力される。

【００２１】これにより、図６に示すようなエンベロー
プデータＥＮＶが、スピードデータＳＰＤｉに応じたレ
ートで変化するとともに、変化のステップが減算データ
（エンベロープデータＥＮＶ−レベルデータＬＶＬｉ）
に応じてさらに変化する。これは、到達目標のレベルデ
ータＬＶＬｉに近づくに従って、エンベロープデータＥ
ＮＶの変化のステップが小さくなることを意味する。

【００２２】上記乗算器３５からの乗算データ（エンベ
ロープデータＥＮＶ−レベルデータＬＶＬｉ）×スピー
ドデータＳＰＤｉは、比較器３７にも与えられて、
「０」になったか否かのジャッジが行われ、「０」にな
れば、その一致信号がフェーズ終了信号として出力され
る。このフェーズ終了信号は、Ｄ型のフリップフロップ
６７のＣＫ端子に入力され、このフリップフロップ６７
のＤ端子には、常にハイレベル信号が与えられており、
ＣＫ端子にフェーズ終了信号が与えられると、そのＱ出
力がハイレベルとなる。

【００２３】このハイレベルとなるＱ出力は、エッジ検
出器６６を介して、上記アドレスコントローラ４０に対
する、次のフェーズのスピードデータＳＰＤｉ、レベル
データＬＶＬｉの書込要求信号として出力される。この
エッジ検出器６６は、入力信号のアップエッジを検出す
るもので、例えばオペアンプを使った波形整形回路で構
成することができる。

【００２４】上記書込要求信号により、上述したよう
に、スピードデータＳＰＤｉ、レベルデータＬＶＬｉ
が、データラッチ６１、６２のいずれかにラッチされ
る。この場合のラッチ信号は、制御装置１０よりの上記
書込要求信号に応答したローレベルの書込信号であり、
この信号はオアゲート６３又はオアゲート６４を介し
て、データラッチ６１又はデータラッチ６２に与えられ
る。この書込信号は、上記フリップフロップ６７にリセ
ットクリア信号としても与えられる。

【００２５】上記比較器３７からのフェーズ終了信号
は、アンドゲート６９Ａを介して、フリップフロップ６
９に入力されて、フリップフロップ６９のＱ出力の状態
を反転させる。このフリップフロップ６９は、セット
（Ｓ）、リセット（Ｒ）入力付のＤ型フリップフロップ
の反転Ｑ出力をＤ入力に接続した、トグル動作をするＴ
型のフリップフロップであり、リセットクリア信号の入
力により、Ｑ出力はローレベルとなる。このフリップフ
ロップ６９のＱ出力は、上記選択器１６０に選択切換信
号として与えられ、１つのフェーズ終了ごとに、選択器
６０の選択内容がデータラッチ６１とデータラッチ６２
との間で切り換えられ、次のフェーズのエンベロープデ
ータＥＮＶ生成の実行にシフトする。

【００２６】また、フリップフロップ６９のＱ出力は、
そのまま上記オアゲート６４に入力されるとともに、イ
ンバータ６５で反転されて、オアゲート６３に入力さ
れ、ラッチ可能なデータラッチが、データラッチ６１と
データラッチ６２とで切り換えられる。上記フリップフ
ロップ６７の反転Ｑ出力は、アンドゲート６９Ａに開成
信号として与えられ、この開成は、次のスピードデータ
ＳＰＤｉ、レベルデータＬＶＬｉの書き込みまで、維持
される。

【００２７】また、キーボード１１のキーが押鍵中の
間、ハイレベルとなるキーオン信号は、キーオンイベン
ト検出器３１に入力されて、キーオン信号のアップエッ
ジタイミングでハイレベルとなるとともに、楽音放音開
始以降はロウレベルとなるキーオンイベント信号が出力
される。このキーオンイベント検出器３１は、入力信号
のアップエッジを検出するもので、例えばオペアンプを
使った波形整形回路等で構成することができる。上記キ
ーオンイベント信号は、上記選択器３２に与えられて、
楽音放音開始時に、スタート振幅値保持メモリ３０のス
タート振幅値ＬＶＬ０への選択切換が行われる。さらに
上記キーオンイベント信号はインバータ６８で反転され
て、フリップフロップ６９をクリアして、キーオン時に
データラッチ６１の方を使用するようにしている。

【００２８】４．アドレスコントローラ４０ 図５は、アドレスコントローラ４０とアドレスコントロ
ーラ４０によって読み出しが行われるＲＯＭ１３の一部
とを示す回路図であり、カウンタ４３は、上記トーンジ
ェネレータ１５、１６…からのキーオンイベント信号に
よってクリアされる。この場合のキーオンイベント信号
は、実際にはインバータ４１によって反転されたものが
使用される。

【００２９】またカウンタ４３は、制御装置１０からの
書込信号によって、インクリメントされ、ＲＯＭ１３の
各番地のレベルデータＬＶＬｉ、スピードデータＳＰＤ
ｉに対するアドレス指定が順次切り換えられていく。こ
のアドレスコントローラ４０から、ＲＯＭ１３には、レ
ベルデータＬＶＬｉ、スピードデータＳＰＤｉの記憶エ
リアの上位アドレスデータが付加されて出力される。こ
の上位アドレスデータは、ラッチ４３Ａを用い、このラ
ッチ４３Ａに制御装置１０からプリセットされるが、音
色および音高（音域）等に応じて記憶エリアを切換選択
するようにしてもよいし、予め複数のローレベルビット
（アースレベル）のうちの特定ビットをインバータで反
転させて、上位アドレスデータとしてもよい。

【００３０】上記アンドゲート４２は、図６のキーオン
中の一定レベルを維持する間ＣＬ１と、キーオフ後のや
はり一定レベル（「０」レベル）を維持する間ＣＬ２は
閉成される。すなわち、キーオン最終検出器４４は、キ
ーオン中の一定レベル期間ＣＬ１のすぐ前の、レベルデ
ータＬＶＬ６、スピードデータＳＰＤ６が読み出された
とき、カウンタ４３の出力データ内容から、そのことを
検出し、検出信号をアンドゲート４７を介し、ノアゲー
ト４６で反転させて、アンドゲート４２に与えて、アン
ドゲート４２を閉成させて、カウンタ４３のインクリメ
ントを一時的にストップさせる。

【００３１】また、キーオフ最終検出器４５は、キーオ
フ後の一定レベル期間ＣＬ２のすぐ前の、レベルデータ
ＬＶＬｍ、スピードデータＳＰＤｍが読み出されたと
き、カウンタ４３の出力データ内容から、そのことを検
出し、検出信号をアンドゲート４８を介し、ノアゲート
４６で反転させて、アンドゲート４２に与えて、アンド
ゲート４２を閉成させて、カウンタ４３のインクリメン
トをストップさせる。このとき、キーオン信号はローレ
ベルであり、インバータ４９を介して、アンドゲート４
８の方が開成されている。

【００３２】こうして、レベルデータＬＶＬｉ、スピー
ドデータＳＰＤｉを記憶しておく場所を、トーンジェネ
レータ１５、１６…の中ではなく、ＲＯＭ１３にしてお
くことができ、このＲＯＭ１３は汎用メモリを用いるこ
とができるので、エンベロープ波形発生装置２９をより
安価なものにすることができるし、エンベロープ波形発
生装置２９を含んだトーンジェネレータ１５、１６…の
ＬＳＩ化も容易となる。

【００３３】５．波形読出アドレス発生装置２８ 図１は、波形読出アドレス発生装置２８の回路構成を示
すもので、楽音波形データＷＤのループ再生のためのル
ープトップデータＬＴｉ、ループエンドデータＬＥｉ、
ループ時間データＬＴＭｉは、制御装置１０及びアドレ
スコントローラ８５によって、ＲＯＭ１３より読み出さ
れ、データラッチ１０７、１０８のいずれかにラッチさ
れる。

【００３４】データがラッチされない方のデータラッチ
には、現在再生中の楽音波形データＷＤの繰り返し読み
出しを行うループセクションに関するループトップデー
タＬＴｉ、ループエンドデータＬＥｉ、ループ時間デー
タＬＴＭｉがラッチされていて、書き込みが行われるデ
ータラッチと、読み出しが行われるデータラッチとが交
互に切り換えられる。

【００３５】データラッチ１０７又はデータラッチ１０
８のループトップデータＬＴｉ、ループエンドデータＬ
Ｅｉ、ループ時間データＬＴＭｉのうち、ループトップ
データＬＴｉについては、選択器１０３を介し、加算器
７７に与えられ、ループエンドデータＬＥｉについて
は、同じく選択器１０３を介し、加算器７５に与えら
れ、ループ時間データＬＴＭｉについては、やはり選択
器１０３を介し、ループ時間判別部８１に与えられる。

【００３６】上記ループトップデータＬＴｉ、ループエ
ンドデータＬＥｉ、ループ時間データＬＴＭｉは、楽音
波形データＷＤの繰り返し読み出しを行うループセクシ
ョンの先頭アドレスデータ、最終アドレスデータ、繰り
返し読み出しの時間データを示している。

【００３７】スタートアドレス保持メモリ７０には、読
出スタートアドレスデータＳＴが、キーオンタイミング
に（又はこれに先だったタイミングで）、キー情報メモ
リ２０より読み出されてセットされ、位相角ステップデ
ータメモリ７１には、位相角ステップデータＰＤが、同
じくキーオンタイミングに（又はこれに先だったタイミ
ングで）、キー情報メモリ２０より読み出されてセット
される。この場合、これら読出スタートアドレスデータ
ＳＴ、位相角ステップデータＰＤを、直接、制御装置１
０及びアドレスコントローラ４０によって、ＲＯＭ１３
又はＲＡＭ１４より読み出してもよい。

【００３８】上記読出スタートアドレスデータＳＴは、
図８に示すように、楽音波形データＷＤの読み出しのス
タート地点の読出アドレスデータＲＡＤを示している。
位相角ステップデータＰＤは、楽音波形データＷＤの読
出アドレスデータＲＡＤのインクリメントステップ値を
示しており、位相角ステップデータＰＤを累算して読出
アドレスデータＲＡＤが生成され、この値が大きいほ
ど、楽音波形データＷＤの読出速度が速くなって、音高
も高くなる。上記楽音波形データＷＤに対し、読出スタ
ートアドレスデータＳＴ、ループトップデータＬＴｉ、
ループエンドデータＬＥｉ、ループ時間データＬＴＭｉ
をいろいろ変えることによって、種々の音色を実現でき
る。

【００３９】上記スタートアドレス保持メモリ７０の読
出スタートアドレスデータＳＴは、楽音放音開始時に、
選択器７２を介して、加算器７３で、上記位相角ステッ
プデータメモリ７１からの位相角ステップデータＰＤが
加算される。この加算データは、選択器７８を介して、
波形読出アドレス保持回路７９に記憶され、波形データ
メモリ２５に読出アドレスデータＲＡＤとして送出され
るとともに、楽音放音開始以降は、上記選択器７２を介
して、上記加算器７３へ送出され、位相角ステップデー
タＰＤが再び加算される。加算器７３と波形読出アドレ
ス保持回路７９との加算ループ回路で、読出アドレスデ
ータＲＡＤに対する位相角ステップデータＰＤの累算が
行われていく。

【００４０】また、加算器７３からの読出アドレスデー
タＲＡＤは、補数器７４で、「２」の補数値すなわちマ
イナス値に反転され、加算器７５で、上記データラッチ
１０７又はデータラッチ１０８からのループエンドデー
タＬＥｉに加算される。これにより、ループエンドデー
タＬＥｉから読出アドレスデータＲＡＤが減算されるこ
とになる。上記補数器７４は、例えばインバータ群で構
成することができ、次の加算器７５のＣｉｎ端子にハイ
レベル信号が入力されて、プラスマイナス反転される。

【００４１】この減算で、楽音波形データＷＤの読み出
しが繰り返し読み出しのループセクションの最後まで達
して、読出アドレスデータＲＡＤがループエンドデータ
ＬＥｉに到達し、さらにループエンドデータＬＥｉを越
えると、加算器７５よりキャリ信号が出力される。この
キャリ信号は、差分保持回路７６にラッチ信号として与
えられ、読出アドレスデータＲＡＤがループエンドデー
タＬＥｉを越えた分の端数データがラッチされる。

【００４２】この端数データは、加算器７７で、ループ
トップデータＬＴｉに加算されて、端数補正が行われ、
これが選択器７８を介して、新たな読出アドレスデータ
ＲＡＤとして出力される。これにより、楽音波形データ
ＷＤの読出アドレスデータＲＡＤが、ループエンドデー
タＬＥｉからループトップデータＬＴｉにジャンプする
とともに、このジャンプ時に、読出アドレスデータＲＡ
ＤがループエンドデータＬＥｉを越えた分の端数データ
の補正も行われる。上記加算器７５からのキャリ信号
は、ループエンド到達信号として、上記選択器７８に与
えられて、加算器７７側への選択切換が行われるほか、
ループ時間判別部８１にも与えられる。

【００４３】６．ループ時間判別部８１ 図１０は、ループ時間判別部８１の回路構成を示すもの
で、基準時間変更器１４０は、例えばデコーダ等で構成
することができ、キー情報メモリ２０から与えれる、又
は制御装置１０によってＲＯＭ１３若しくはＲＡＭ１４
から与えられる、音色データ、音域データ、その他各種
パラメータデータ（動的因子又は静的因子）をデコード
して、基準時間発生器１４１に与える。音色データとパ
ラメータデータは、上記音色／パラメータスイッチ部１
２で選択指定されたものであり、音域データは上記キー
ボード１１からのキーコードに基づいたもので、例えば
キーコードのオクターブデータが用いられる。パラメー
タデータは、エフェクト、リズム等の選択内容や、モジ
ュレーションホイール、ピッチベンダー等のコントロー
ラの指定内容等を指す。

【００４４】基準時間発生器１４１は、例えばプログラ
マブル進数カウンタやプログラマブル分周カウンタ等で
構成することができ、上記基準時間変更器１４０からの
デコードデータに応じた周期のパルス信号をループカウ
ンタ１４２に与える。これにより、楽音波形データＷＤ
を繰り返し読み出しするループセクションのループ時間
データＬＴＭを、音色、音域、各種パラメータに応じ
て、変えていくことができる。

【００４５】ループカウンタ１４２は、与えられるパル
ス信号をタイムカウントして、比較器１４６に与える。
比較器１４６は、上記データラッチ１０７又はデータラ
ッチ１０８より与えられるループ時間データＬＴＭｉ
と、ループカウンタ１４２からのタイムカウントデータ
とを比較し、一致したら、その一致信号をループ時間到
達信号として出力する。このループ時間到達信号は、Ｓ
Ｒ型のフリップフロップ１４５のＳ端子に入力されて、
フリップフロップ１４５がセットされ、そのＱ出力によ
りアンドゲート１４４が開成される。

【００４６】そして、この直後のループエンド到達信号
が、上記開成済のアンドゲート１４４を介して、ループ
終了信号として出力される。このループ終了信号は、上
記フリップフロップ１４５のＲ端子に入力されて、フリ
ップフロップ１４５がリセットされるし、ノアゲート１
４３を介して、上記ループカウンタ１４２にクリア信号
として入力される。ループカウンタ１４２には、キーオ
ンイベント信号もノアゲート１４３を介して、クリア信
号として与えられる。このキーオンイベント信号は、楽
音放音開始時にハイレベルとなる信号である。

【００４７】また、図１において、上記ループ終了信号
は、Ｄ型のフリップフロップ１０２のＣＫ端子に入力さ
れ、このフリップフロップ１０２のＤ端子には、常にハ
イレベル信号が与えられており、ＣＫ端子にループ終了
信号が与えられると、そのＱ出力がハイレベルとなる。
このハイレベルとなるＱ出力は、エッジ検出器１０１を
介して、上記制御装置１０、アドレスコントローラ８５
に対する、次のループトップデータＬＴｉ、ループエン
ドデータＬＥｉ、ループ時間データＬＴＭｉの書込要求
信号として出力される。このエッジ検出器１０１は、入
力信号のアップエッジを検出するもので、例えばオペア
ンプを使った波形整形回路で構成することができる。

【００４８】上記書込要求信号により、上述したよう
に、ループトップデータＬＴｉ、ループエンドデータＬ
Ｅｉ、ループ時間データＬＴＭｉが、データラッチ１０
７、１０８のいずれかにラッチされる。この場合のラッ
チ信号は、制御装置１０よりの上記書込要求信号に応答
したローレベルの書込信号であり、この信号はオアゲー
ト１０９又はオアゲート１１０を介して、データラッチ
１０７又はデータラッチ１０８に与えられる。この書込
信号は、上記フリップフロップ１０２にリセットクリア
信号としても与えられる。

【００４９】上記ループ時間判別部８１からのループ終
了信号は、アンドゲート１０６を介して、フリップフロ
ップ１０５に入力されて、フリップフロップ１０５のＱ
出力の状態を反転させる。このフリップフロップ１０５
は、セット（Ｓ）、リセット（Ｒ）入力付のＤ型フリッ
プフロップの反転Ｑ出力をＤ入力に接続した、トグル動
作をするＴ型のフリップフロップであり、リセットクリ
ア信号の入力により、Ｑ出力はローレベルとなる。この
フリップフロップ１０５のＱ出力は、上記選択器１０３
に選択切換信号として与えられ、１つのループセクショ
ン終了ごとに、選択器１０３の選択内容がデータラッチ
１０７とデータラッチ１０８との間で切り換えられ、次
のループセクションの読出アドレスデータ生成の実行に
シフトする。

【００５０】また、フリップフロップ１０５のＱ出力
は、そのまま上記オアゲート１１０に入力されるととも
に、インバータ１１１で反転されて、オアゲート１０９
に入力され、ラッチ可能なデータラッチが、データラッ
チ１０７とデータラッチ１０８とで切り換えられる。上
記フリップフロップ１０２の反転Ｑ出力は、アンドゲー
ト１０６に開成信号として与えられ、この開成は、次の
ループトップデータＬＴｉ、ループエンドデータＬＥ
ｉ、ループ時間データＬＴＭｉの書き込みまで、維持さ
れる。

【００５１】また、キーボード１１のキーが押鍵中の
間、ハイレベルとなるキーオン信号は、キーオンイベン
ト検出器８０に入力されて、キーオン信号のアップエッ
ジタイミングでハイレベルとなるとともに、楽音放音開
始以降はロウレベルとなるキーオンイベント信号が出力
される。このキーオンイベント検出器８０は、入力信号
のアップエッジを検出するもので、例えばオペアンプを
使った波形整形回路等で構成することができる。

【００５２】上記キーオンイベント信号は、上記選択器
７２に与えられて、楽音放音開始時に、スタートアドレ
ス保持メモリ７０からの読出スタートアドレスデータＳ
Ｔへの選択切換が行われる。さらに上記キーオンイベン
ト信号はインバータ１０４で反転されてフリップフロッ
プ１０５をクリアして、キーオン時にデータラッチ１０
７の方を使用するようにしている。

【００５３】７．アドレスコントローラ８５ 図７は、アドレスコントローラ８５と、このアドレスコ
ントローラ８５によって読み出しが行われるＲＯＭ１３
の一部とを示す回路図であり、カウンタ８６は、上記ト
ーンジェネレータ１５、１６…からのキーオンイベント
信号によってクリアされる。この場合のキーオンイベン
ト信号は、実際にはインバータ８８によって反転された
ものが使用される。

【００５４】また、カウンタ８６は、制御装置１０から
の書込信号によって、インクリメントされ、ＲＯＭ１３
の各番地のループトップデータＬＴｉ、ループエンドデ
ータＬＥｉ、ループ時間データＬＴＭｉに対するアドレ
ス指定が、順次切り換えられていく。このアドレスコン
トローラ８５から、ＲＯＭ１３には、ループトップデー
タＬＴｉ、ループエンドデータＬＥｉ、ループ時間デー
タＬＴＭｉの記憶エリアの上位アドレスデータが付加さ
れて出力される。

【００５５】この上位アドレスデータは、ラッチ８６Ａ
を用い、このラッチ８６Ａに制御装置１０からプリセッ
トされるが、音色および音高（音域）等に応じて記憶エ
リアを切換選択するようにしてもよいし、予め複数のロ
ーレベルビット（アースレベル）のうちの特定ビットを
インバータで反転させて、上位アドレスデータとしても
よい。

【００５６】上記カウンタ８６からの読出アドレスデー
タは、最終検出器８９に与えられ、この読出アドレスデ
ータが、ループトップデータＬＴｉ、ループエンドデー
タＬＥｉ、ループ時間データＬＴＭｉの記憶エリアの最
終アドレスに達したとき、最終検出器８９の出力はロー
レベルとなって、上記アンドゲート８７が閉成される。
これにより、ＲＯＭ１３より、最後のループセクション
のループトップデータＬＴｉ、ループエンドデータＬＥ
ｉ、ループ時間データＬＴＭｉが読み出された後は、楽
音波形データＷＤの最後のループセクションの繰り返し
読み出しが続行される。

【００５７】こうして、ループトップデータＬＴｉ、ル
ープエンドデータＬＥｉ、ループ時間データＬＴＭｉを
記憶しておく場所を、トーンジェネレータ１５、１６…
の中ではなく、ＲＯＭ１３にしておくことができ、この
ＲＯＭ１３は汎用メモリを用いることができるので、波
形読出アドレス発生装置２８をより安価なものにするこ
とができし、波形読出アドレス発生装置２８を含んだト
ーンジェネレータ１５、１６…のＬＳＩ化も容易とな
る。

【００５８】上述したような、波形読出アドレス発生装
置２８により、波形データメモリ２５の楽音波形データ
ＷＤの繰り返し読み出しを行うと、図１０の比較器１４
６では、ループ再生の回数ではなく、ループ再生の時間
の比較判別が行われる。従って、図９（１）のように、
音高が低く、楽音波形データＷＤの読み出し速度が遅く
ても、また図９（３）のように音高が高く、楽音波形デ
ータＷＤの読み出し速度が速くても、１つのループセク
ションのループ再生の時間は常に一定である。図９
（２）に示すように、音高が高く、楽音波形データＷＤ
の読み出し速度が速くなって、ループ再生の時間が短く
なってしまうことがない。

【００５９】これにより、音高が高くても低くても、各
ループセクションのループ再生の時間を一定となり、１
つの楽音放音の間のループセクションのバランスがとら
れ、音高の変化によって、余分な楽音内容の変化因子が
はいってしまうことがなくなる。

【００６０】８．ポリフォニックシステム例 図１１、図１２、図１３は、時分割処理により、ポリフ
ォニックな楽音生成を行うことのできる実施例を示すも
のである。

【００６１】図１１は、波形読出アドレス発生装置２８
及びエンベロープ波形発生装置２９の、データラッチ６
１、６２、１０７、１０８の部分を、８チャンネル分の
楽音生成システムに対応させたものである。ＲＡＭ１１
２は、１６個の記憶番地をもち、８個２組で、各組に対
し最高８個のレベルデータＬＶＬｉ、スピードデータＳ
ＰＤｉ又はループトップデータＬＴｉ、ループエンドデ
ータＬＥｉ、ループ時間データＬＴＭｉが、制御装置１
０及びアドレスコントローラ４０、８５によってセット
される。２つの組の各々の記憶番地は、現在データを読
み出して楽音を生成中のものと、次に実行されるデータ
を書き込むものとが、交互に切り換えられる。

【００６２】ＲＡＭ１１２の記憶番地の８個の記憶番地
の指定アドレスであるチャンネル信号Ａ０〜Ａ２は、デ
ータセレクタ１１３ａ、１１３ｂ、１１３ｃを介して与
えられる。このチャンネル信号Ａ０〜Ａ２は、読出用と
書込用とが、データセレクタ１１３ａ、１１３ｂ、１１
３ｃでセレクトされる。読出チャンネル信号Ａ０〜Ａ２
は、電子楽器全体の同期をとるシステムクロック信号に
よってカウントされるデータが用いられ、チャンネルタ
イミング信号と同じもので、図１２（１）に示すとおり
である。書込チャンネル信号Ａ０〜Ａ２は、制御装置１
０より与えられる。この書込チャンネル信号Ａ０〜Ａ２
は、書込タイミングが、図１２（１）のチャンネルタイ
ミングと周期がとられるものであれば、読出チャンネル
信号Ａ０〜Ａ２をそのまま用いてもよい。

【００６３】ＲＡＭ１１２の２つの組は、エリア切換信
号によって切換選択され、この信号は、データセレクタ
１１３ｄに、そのまま及びインバータ１１５で反転され
て与えられる。このエリア切換信号は、上記読出及び書
込のチャンネル信号Ａ０〜Ａ２の上位アドレスデータＡ
３となるものであり、シフトレジスタ１１８からの出力
が使われる。このシフトレジスタ１１８は、その出力が
イクスクルシブオアゲート１１６、アンドゲート１１７
を介して帰還入力されるタイプのものである。

【００６４】イクスクルシブオアゲート１１６には、上
記比較器３７からのフェーズ終了信号又はループ時間判
別部８１からのループ終了信号が与えられて、フェーズ
終了時又はループ終了時に、エリア切換信号が反転され
る。アンドゲート１１７には、上記インバータ６８又は
インバータ１０４からのローレベルのキーオンイベント
信号が与えられ、エリア切換信号のクリアが行われる。

【００６５】ＲＡＭ１１２の読出信号はハイレベル、書
込信号はローレベルであり、図１２（３）に示すとおり
となっている。書込信号は制御装置１０より与えられ、
読出信号は常にハイレベルとなっている信号が使われ、
夫々データセレクタ１１３ｅを介して、ＲＡＭ１１２に
与えられる。

【００６６】上記したデータセレクタ１１３ａ〜１１３
ｅのセレクト切換を行うのは、リード／ライトタイミン
グ信号であり、この信号は、図１２（２）（４）に示す
ように、１つのチャンネルタイミング内で、読み出しと
書き込みを切り換える。この信号は、そのままデータセ
レクタ１１３ａ〜１１３ｅの書き込み側のアンドゲート
に、開成信号として与えられるとともに、インバータ１
１４で反転されて、データセレクタ１１３ａ〜１１３ｅ
の読み出し側のアンドゲートに、開成信号として与えら
れる。なお、図１２（４）における書き込みのチャンネ
ルタイミングは、図１２（１）のチャンネルタイミング
とは無関係に、制御装置１０からの書込チャンネル信号
によって決定される。

【００６７】図１３は、同じく複数チャンネル分の楽音
生成システムに対応した、エンベロープ波形発生装置２
９Ａ、波形読出アドレス発生装置２８Ａ、制御装置１０
Ａ、アドレスコントローラ４０Ａ、８５Ａ等を示すもの
である。エンベロープ波形発生装置２９Ａ、波形読出ア
ドレス発生装置２８Ａからの書込要求信号キーオンイベ
ント信号は、そのままのタイミングで、上記アドレスコ
ントローラ４０Ａ、８５Ａへ送られるほか、書込要求信
号は、要求信号弁別器１２３を介して、制御装置１０Ａ
に送られる。また、エンベロープ波形発生装置２９Ａ、
波形読出アドレス発生装置２８Ａの中の、図１１で述べ
た読出チャンネル信号も、要求チャンネル弁別器１２４
を介して、制御装置１０Ａに送られる。

【００６８】要求信号弁別器１２３と要求チャンネル弁
別器１２４は、例えばインタフェースで構成することが
でき、信号及びデータの弁別、処理タイミングの同期等
が行われる。制御装置１０Ａは、書込要求信号のあった
チャンネルについては、アドレスコントローラ４０Ａ、
８５Ａに書込信号を与えて、ＲＯＭ１３に対するアドレ
スデータを＋１し、次のフェーズのレベルデータＬＶＬ
ｉ、スピードデータＳＰＤｉ、又は次のループのループ
トップデータＬＴｉ、ループエンドデータＬＥｉ、ルー
プ時間データＬＴＭｉをＲＯＭ１３より読み出して、エ
ンベロープ波形発生装置２９Ａ、波形読出アドレス発生
装置２８Ａの上述したＲＡＭ１１２に上記書込信号とと
もに送る。

【００６９】ＲＯＭ１３に対するアドレスデータは、ア
ドレスコントローラ４０Ａ、８５Ａ、制御装置１０Ａか
らのものが、選択器１２２によって、時分割的に切り換
えられる。選択器１２２のセレクト信号は、チャンネル
タイミング信号の４倍の周波数のクロックパルス信号が
用いられ、各入力が切換セレクトされていく。上記書込
チャンネル信号は、上記要求チャンネル弁別器１２４か
らの読出チャンネル信号が、そのまま制御装置１０Ａに
よって転用される。むろん、要求チャンネル弁別器１２
４を使わず、エンベロープ波形発生装置２９Ａ、波形読
出アドレス発生装置２８Ａからの読出チャンネル信号
を、書込要求信号によって開成されるアンドゲート群を
介して、書込チャンネル信号として出力するようにして
もよい。

【００７０】また、エンベロープ波形発生装置２９Ａ、
波形読出アドレス発生装置２８Ａには、楽音放音開始時
に、制御装置１０Ａより、位相角ステップデータＰＤ、
読出スタートアドレスデータＳＴ、スタート振幅値ＬＶ
Ｌ０等のキー情報が、ＲＯＭ１３より読み出されて送ら
れる。なお、読出スタートアドレスデータＳＴ、スター
ト振幅値ＬＶＬ０は、ＲＡＭ１４又はキー情報メモリ
（図示せず）に記憶しておいてもよい。

【００７１】このような複数チャンネル分の楽音生成シ
ステムを構成するには、他に、次のようなことが必要で
ある。すなわち、位相角ステップデータメモリ７１をチ
ャンネル数と同じ段数をもつ、帰還入力型のシフトレジ
スタとしたり、読み書き可能なメモリ（ＲＡＭ）とした
り、アドレスコントローラ４０Ａ、８５Ａのカウンタ４
３、８６をチャンネル数と同じ数分用意して、デマルチ
プレクサ又は選択器を介して、書込要求信号又はキーオ
ンイベント信号により、各カウントデータをカウント又
はクリアしたり、ループ時間判別部８１の基準時間変更
器１４０、基準時間発生器１４１、ループカウンタ１４
２をチャンネル数と同じ数分用意して、マルチプレクサ
又はデータセレクタを介して、ループカウンタ１４２…
からの各タイムカウントデータを比較器１４６に与えた
りすることになる。

【００７２】９．エンベロープ波形のリピート再生 図１４は、エンベロープ波形発生装置２９の別の実施例
を示すもので、この実施例は、図１５に示すように、エ
ンベロープ波形の各フェーズにつき、レベルデータＬＶ
Ｌｉ、スピードデータＳＰＤｉのフェーズとレベルデー
タＬＶＬｊ、スピードデータＳＰＤｊのフェーズとを交
互にリピートするようにしたものである。そして、この
リピート回数を示すのがリピート回数データＲＰｉであ
る。

【００７３】これら、レベルデータＬＶＬｉ、ＬＶＬ
ｊ、スピードデータＳＰＤｉ、ＬＶＬｊ、リピート回数
データＲＰｉは、制御装置１０及びアドレスコントロー
ラ８５によって、ＲＯＭ１３より読み出され、データラ
ッチ６１、６２のいずれかにラッチされる。データラッ
チ６１又はデータラッチ６２からのレベルデータＬＶＬ
ｉ、ＬＶＬｊ、スピードデータＳＰＤｉ、ＬＶＬｊ、リ
ピート回数データＲＰｉのうち、レベルデータＬＶＬ
ｉ、ＬＶＬｊは、選択器６０を介し、さらに選択器１７
０を介して、レベルデータＬＶＬｉ、レベルデータＬＶ
Ｌｊのいずれかがセレクトされ、加算器３６に与えられ
る。またスピードデータＳＰＤｉ、ＬＶＬｊは、選択器
６０を介し、さらに選択器１７１を介して、スピードデ
ータＳＰＤｉ、スピードデータＳＰＤｊのいずれかがセ
レクトされ、乗算器３５に与えられる。さらに、リピー
ト回数データＲＰｉは、選択器６０を介し、比較器１７
２に与えられる。

【００７４】そして、エンベロープデータＥＮＶがフェ
ーズの最終地点まで到達して、比較器３７より一致信号
が出力されると、この一致信号はフリップフロップ１７
５に入力されて、フリップフロップ１７５のＱ出力の状
態を反転させる。このフリップフロップ１７５は上述し
たフリップフロップ６９、１０５と全く同じものであ
り、キーオンイベント信号によりクリアされる。このフ
リップフロップ１７５のＱ出力は、上記選択器１７０、
１７１に選択切換信号として与えられ、１つのフェーズ
終了ごとに、選択器１７０、１７１の選択内容がレベル
データＬＶＬｉ、スピードデータＳＰＤｉとレベルデー
タＬＶＬｊ、スピードデータＳＰＤｊとの間で切り換え
られる。

【００７５】このフリップフロップ１７５のＱ出力は、
リピートカウンタ１７３に入力されて、フェーズのリピ
ート回数がカウントされ、このカウントデータは、上記
比較器１７２に与えられる。比較器１７２には、上記リ
ピート回数データＲＰｉも与えられており、両データが
一致すると、一致信号がノアゲート１７４を介して、リ
ピートカウンタ１７３にクリア信号として入力されると
ともに、アンドゲート６９Ａを介して、フリップフロッ
プ６９に入力されて、フリップフロップ６９のＱ出力の
状態を反転させる。これにより、選択器６０の選択内容
がデータラッチ６１とデータラッチ６２との間で切り換
えられ、次のリピートセクションのエンベロープデータ
生成の実行に移行する。上記リピートカウンタ１７３
は、キーオンイベント信号によってもクリアされる。他
の内容は、上記図２のエンベロープ波形発生装置２９と
同じである。

【００７６】このように、エンベロープ波形のフェーズ
をリピートするパラメータ信号生成装置についても、レ
ベルデータＬＶＬｉ、ＬＶＬｊ、スピードデータＳＰＤ
ｉ、ＳＰＤｊ、リピート回数データＲＰｉを記憶してお
く場所を、トーンジェネレータ１５、１６…の中ではな
く、ＲＯＭ１３にしておくことができ、このＲＯＭ１３
は汎用メモリを用いることができるので、エンベロープ
波形発生装置２９をより安価なものにすることができる
し、エンベロープ波形発生装置２９を含んだトージェネ
レータ１５、１６…のＬＳＩ化も容易となる。

【００７７】なお、リピート回数データＲＰｉをリピー
ト時間データＲＰＴｉとして、図１及び図１０のように
変更することは容易であり、さらにループセクションの
ループ時間データＲＰＴｉを音色、音域、各種パラメー
タに応じて変えていくようにすることも可能である。

【００７８】この場合、図１４のエンベロープ波形発生
装置２９においては、比較器１７２、リピートカウント
１７３をはじめとる鎮線枠の部分を図１０と同じものと
置き換えればよい。そして、フェーズ終了信号をループ
エンド到達信号の代わりに、アンドゲート１４４に入力
させ、キーオンイベント信号は、そのままキーオンイベ
ント検出器３１からのものを使用し、ループ終了信号
は、リピート終了信号として出力させ、リピート回数デ
ータＲＰをリピート時間データに置き換え、フリップフ
ロップ１７５のＱ出力は、選択器１７０、１７１だけに
与えられるようにすればよい。

【００７９】このように、エンベロープ波形のリピート
生成においても、リピート生成を一定時間にすることが
できる。

【００８０】１０．ループ再生の他の例 図１６は、波形読出アドレス発生装置２８のループ再生
の他の実施例を示すものである。第１６（１）は、ルー
プセクションを片方向ではなく、両方向にわたって、往
復繰り返し読み出しを行うものである。この場合には、
加算器７５からのループエンド到達信号が出力されるご
とに、加算器７５と加算器７７に与えるデータを、２つ
の選択器を使って入れ換ればよい。すなわち、上記ルー
プ到達信号をフリップフロップ１０５と同じフリップフ
ロップに入力し、そのＱ出力を上記２つの選択器のセレ
クト信号として用いる。

【００８１】そして、２つの選択器に、ループトップデ
ータＬＴｉ、ループエンドデータＬＥｉをともに与え、
一方には、上記セレクト信号をそのまま与え、他方に
は、セレクト信号をインバータで反転して与え、各選択
器からのセレクトデータを、加算器７５、７７に与え
る。また、上記位相角ステップデータメモリ７１からの
位相角ステップデータＰＤを、イクスクルシブオアゲー
ト群を介して、加算器７３に与え、このイクスクルシブ
オアゲート群の各ゲートに、上記セレクト信号を与え、
さらに加算器７３のＣｉｎ端子に上記セレクト信号を入
力させる。

【００８２】図１６（２）は、各ループセクションを反
対方向から片方向のみ、繰り返し読み出しを行うもので
ある。この場合は、ループトップデータＬＴｉをループ
エンドデータＬＥｉより小さくし、さらに読出スタート
アドレスデータＳＴをループトップデータＬＴ１より小
さくして、位相角ステップデータメモリ７１からの位相
角ステップデータＰＤを、インバータ群で反転させると
ともに、加算器７３のＣｉｎ端子にハイレベル信号を入
力させることになる。

【００８３】図１６（３）は、各ループセクションを反
対方向から両方向にわたって、往復繰り返し読み出しを
行うものである。この場合は、上述した図１６（１）の
場合と全く同じ構成となり、さらにループトップデータ
ＬＴｉをループエンドデータＬＥｉより小さくし、さら
に読出スタートアドレスデータＳＴをループトップデー
タＬＴ１より小さくすることになる。

【００８４】このようなループ再生についても、音高が
高くても低くても、各ループセクションのループ再生の
時間が一定となり、１つの楽音放音の間のループセクシ
ョンのバランスがとられ、音高の変化によって、余分な
楽音内容の変化因子がはいってしまうことがなくなる。

【００８５】他のパラメータ信号生成装置としては、楽
音波形を例にとると、図１７及び図１８に示されている
ものがある。図１７は、波形読出アドレス発生装置を示
し、この波形読出アドレス発生装置は、本願発明では図
４の波形読出アドレス発生装置２８の部分に相当し、こ
の図４の回路は、図３のトーンジェネレータ１５、１６
…に相当するものである。

【００８６】図１７おいて、楽音波形のループトップデ
ータＬＴｉ、ループエンドデータＬＥｉ、ループ回数デ
ータＬＣｉは、制御装置（図示せず）によって、ＲＯＭ
（図示せず）より読み出され、波形読出アドレスコント
ロールデータメモリ２８４にすべて書き込まれる。この
ループトップデータＬＴｉ、ループエンドデータＬＥ
ｉ、ループ回数データＬＣｉは、図８に示すように、楽
音波形データＷＤの繰り返し読み出しを行うループセク
ションの先頭アドレスデータ、最終アドレスデータ、繰
り返し読み出しの回数データを示している。

【００８７】スタートアドレス保持メモリ２７０には、
読出スタートアドレスデータＳＴが、キーオンタイミン
グに（又はこれに先だったタイミングで）、上記制御装
置によって、ＲＯＭより読み出されてセットされ、位相
角ステップデータメモリ２７１には、位相角ステップデ
ータＰＤが、同じくキーオンタイミングに（又はこれに
先だったタイミングで）、上記制御装置によって、ＲＯ
Ｍより読み出されてセットされる。

【００８８】上記読出スタートアドレスデータＳＴは、
図８に示すように、楽音波形データＷＤの読み出しのス
タート地点の読出アドレスデータＲＡＤを示している。
位相角ステップデータＰＤは、楽音波形データＷＤの読
出アドレスデータＲＡＤのインクリメントステップ値を
示しており、位相角ステップデータＰＤを順次加算して
新たな読出アドレスデータＲＡＤが生成され、この値が
大きいほど、楽音波形データＷＤの読出速度が速くなっ
て、音高も高くなる。上記楽音波形データＷＤに対し、
読出スタートアドレスデータＳＴ、ループトップデータ
ＬＴｉ、ループエンドデータＬＥｉ、ループ回数データ
ＬＣｉをいろいろ変えることによって、種々の音色を実
現できる。

【００８９】上記スタートアドレス保持メモリ２７０の
読出スタートアドレスデータＳＴは、楽音放音開始時
に、選択器２７２を介して、加算器２７３に与えられ、
位相角ステップデータメモリ２７１からの位相角ステッ
プデータＰＤと加算される。この加算データは、選択器
２７８を介して、波形読出アドレス保持回路２７９に記
憶され、波形データメモリ（図示せず）に読出アドレス
データＲＡＤとして送出されるとともに、楽音放音開始
以降は、上記選択器２７２を介して、上記加算器２７３
へ送出され、位相角ステップデータＰＤが再び加算され
る。加算器２７３と波形読出アドレス保持回路２７９と
の加算ループ回路で、読出アドレスデータＲＡＤに対す
る位相角ステップデータＰＤの累算が行われていく。

【００９０】また、加算器２７３からの読出アドレスデ
ータＲＡＤは、補数器２７４で「２」の補数値すなわち
マイナス値に反転され、加算器２７５で、波形読出アド
レスコントロールデータメモリ２８４からのループエン
ドデータＬＥｉに加算される。これにより、ループエン
ドデータＬＥｉから読出アドレスデータＲＡＤが減算さ
れることになる。

【００９１】この減算で、楽音波形データＷＤの読み出
しが繰り返し読み出しのループセクションの最後まで到
達して、読出アドレスデータＲＡＤがループエンドデー
タＬＥｉに到達し、さらにループエンドデータＬＥｉを
越えると、加算器２７５よりキャリ信号が出力される。
このキャリ信号は、差分保持回路２７６にラッチ信号と
して与えられ、読出アドレスデータＲＡＤがループエン
ドデータＬＥｉを越えた分の端数データがラッチされ
る。

【００９２】この端数データは、加算器２７７で、ルー
プトップデータＬＴｉに加算されて、端数補正が行わ
れ、これが選択器２７８を介して、新たな読出アドレス
データＲＡＤとして出力される。これにより、楽音波形
データＷＤの読出アドレスデータＲＡＤが、ループエン
ドデータＬＥｉからループトップデータＬＴｉにジャン
プするとともに、このジャンプ時に、読出アドレスデー
タＲＡＤがループエンドデータＬＥｉを越えた分の端数
データの補正も行われる。上記加算器２７５からのキャ
リ信号は、ループエンド到達信号として、上記選択器２
７８に与えられて、加算器２７７側への選択切換が行わ
れるほか、ループカウンタ２８１にも与えられて、イン
クリメントが行われる。

【００９３】このループカウンタ２８１のループカウン
ト値は、比較器２８３に与えられて、ループ回数データ
ＬＣｉに一致したか否かのジャッジが行われ、一致すれ
ば、この一致信号がループ終了信号として読出アドレス
発生器２８５に与えられ、読出アドレス発生器２８５の
読出アドレスデータが＋１される。これにより、波形読
出アドレスコントロールデータメモリ２８４より、次の
ループについてのループトップデータＬＴｉ、ループエ
ンドデータＬＥｉ、ループ回数データＬＣｉが読み出さ
れて、次のループ再生にシフトする。上記比較器２８３
からの一致信号は、ノアゲート２８２を介して、上記ル
ープカウンタ２８１にクリア信号として与えられる。

【００９４】また、キーボード（図示せず）のキーが押
鍵中の間、ハイレベルとなるキーオン信号は、キーオン
イベント検出器２８０に入力されて、キーオン信号のア
ップエッジタイテミングでハイレベルとなるとともに、
楽音開始以降はロウレベルとなるキーオンイベント信号
が出力される。このキーオンイベント信号は、上記ノア
ゲート２８２を介して、上記ループカウンタ２８１にク
リア信号として与えられるほか、上記読出アドレス発生
器２８５にも与えられて、読出アドレス発生器２８５が
リセットされる。

【００９５】上述のものでは、１つのループセクション
におけるループ再生を回数で決定している。このため、
音高が低く、従って楽音波形データＷＤの読み出し速度
が遅い場合には、１つのループセクションの実行に要す
る時間が長くなり、図１８（１）に示すように、１つの
楽音放音開始から終了までの間に、各ループセクション
の占める時間が大きくなる。これに対し、音高が高く、
従って楽音波形データＷＤの読み出し速度が速い場合に
は、１つのループセクションの実行に要する時間が短く
なり、図１８（２）に示すように、１つの楽音放音開始
から終了までの間に、各ループセクションの占める時間
が小さくなる。

【００９６】これは、音高の変化により、楽音に余分な
変化因子がはいってしまうことになる。むろん、音高の
変化により、高調成分の含有率を変えること等は、広く
行われていることであるが、このようなループ再生にあ
っては、むしろ余分な変化因子であって、聴感好ましく
なく、また実際の楽器の音ともずれてしまうことにな
る。

【００９７】パラメータ信号の一部又は全部の繰り返し
生成の時間を計測し、この計測時間が予め定められた繰
り返し生成のための一定時間に達したとき、上記繰り返
し生成を終了させるようにすれば、図９に示すように、
音高のいかんにかかわらず、パラメータ信号の繰り返し
生成の時間を常に一定にすることができ、音高の変化に
よって、余分な楽音内容の変化因子がはいってしまうこ
とがなくなる。

【００９８】また、波形読出アドレスコントロールデー
タメモリ２８４に記憶するデータは、楽音波形データＷ
Ｄのループ再生のセクションの数に応じて多くなる。従
って、楽音波形が複雑に変化する、自然音に近い楽音を
実現するには、波形読出アドレスコントロールデータメ
モリ２８４にセットするデータの数も多くなる。そうす
ると、波形読出アドレス発生装置に内蔵される波形読出
アドレスコントロールデータメモリ２８４のメモリ容量
が大きくなり、それだけ波形読出アドレス発生装置が高
価になる。

【００９９】これに対し、汎用メモリを用いて、ここに
レベルデータＬＶＬｉ、スピードデータＳＰＤｉ、ルー
プトップデータＬＴｉ、ループエンドデータＬＥｉ、ル
ープ回数データＬＣｉを記憶し、ＣＰＵ等により、これ
らのデータを、その都度読み出して、エンベロープ波形
発生装置や波形読出アドレス発生装置に送り込むことが
考えられる。この方が、エンベロープ波形発生装置や波
形読出アドレス発生装置がより安価となり、エンベロー
プ波形発生装置や波形読出アドレス発生装置を含むトー
ンジェネレータ１５、１６…のＬＳＩ化も容易となる。
さらにデータを記憶しておくメモリも汎用のもので済
み、安価となる。

【０１００】このような汎用メモリを使用することは、
ＣＰＵが、その都度、必要なデータをエンベロープ波形
発生装置や波形読出アドレス発生装置に送り込まなけれ
ばならず、ＣＰＵ等の制御装置の負担が大きくなって処
理の遅れをきたし、スムーズな楽音の生成放音が難しく
なることになる。しかしながら、高速処理の可能なＣＰ
Ｕも製造されてきており、エンベロープ波形発生装置や
波形読出アドレス発生装置にとって必要なデータを、エ
ンベロープ波形発生装置や波形読出アドレス発生装置以
外のところに記憶させても、楽音の生成放音がスムーズ
にできるようになっている。よって、楽音の生成放音処
理に遅れをきたさずに、より安価なパラメータ信号生成
装置を提供することができる。

【０１０１】本願発明は上記実施例に限定されず、本願
発明の趣旨を逸脱しない範囲で種々変更可能である。例
えば、本願発明ではレベルデータＬＶＬｉ、スピードデ
ータＳＰＤｉ、リピート回数データＲＰｉあるいはルー
プトップデータＬＴｉ、ループエンドデータＬＥｉ、ル
ープ時間データＬＴＭｉ（ループ回数データＬＣｉ）等
を１つのワードのデータとして述べてきたが、これには
限定されず、システムのビット数に合わせて、複数に分
割し、複数ワードよりなるデータとしてもよい。また、
ループ時間判別部８１の基準時間変更器１４０に入力さ
れるデータは、音色、エフェクトのほか、アフタータッ
チデータ、イニシャルタッチデータ等の発音操作の強弱
又は遅速等のデータ等を含めてもよく、要はループ再生
時間が音高のいかんにかかわらず一定にできる要素があ
ればよい。

【０１０２】なお、パラメータ信号には、楽音波形、エ
ンベロープ波形、楽音波形にエンベロープ波形が合成さ
れた波形等の時間的に逐次レベルの変化する信号のほ
か、楽音波形の読出アドレスデータ、楽音波形にエンベ
ロープ波形が合成された波形の読出アドレスデータ等の
時間的に値の変化する時間関数情報を含み、楽音波形に
は、矩形波、三角波、正弦波のほか、自然音の波形等、
あらゆる波形が含まれる。

【０１０３】本件分割出願に係る親出願の出願当初の特
許請求の範囲は以下のとおりである。 ［Ａ］パラメータ信号を生成するパラメータ信号生成手
段と、 このパラメータ信号生成手段で生成される波形
の一部又は全部につき、繰り返し生成を行わせる繰り返
し生成手段と、 この繰り返し生成手段の繰り返し生成
の時間を計測する繰り返し時間計測手段と、 この繰り
返し時間計測手段の計測時間が予め定められた繰り返し
生成のための一定時間に達したか否かを判別する判別手
段と、この判別手段の判別結果に応じて、上記繰り返し
生成手段の繰り返し生成を終了させる繰り返し生成制御
手段とを備えたことを特徴とする楽音に関するパラメー
タ信号生成装置。

【０１０４】［Ｂ］上記繰り返し生成制御手段は、繰り
返し生成手段に対し、次の別の繰り返し生成に移行させ
る手段であることを特徴とする請求項Ａ記載の楽音に関
するパラメータ信号生成装置。

【０１０５】［Ｃ］上記判別手段で判別する一定時間
は、音色、エフェクト、発音操作の強弱又は遅速によっ
て変化するものであることを特徴とする請求項Ａ記載の
楽音に関するパラメータ信号生成装置。

【０１０６】パラメータ信号の一部又は全部の繰り返し
生成の時間を計測し、この計測時間が予め定められた繰
り返し生成のための一定時間に達したとき、上記繰り返
し生成を終了させることにより、音高のいかんにかかわ
らず、波形の繰り返し生成の時間を常に一定にし、音高
の変化によって、余分な楽音内容の変化因子がはいって
しまうことを防止する。

【０１０７】［Ｄ］楽音信号を生成する生成手段と、
この生成される楽音信号を制御する制御信号の目標値と
演算値とであって、順次供給される当該目標値の間を当
該演算値に基づいて演算し、これにより当該制御信号を
生成する演算手段と、 この生成された制御信号の現在
値が上記目標値に到達したことを検出する検出手段と、
上記演算手段とは別体に構成されて電子楽器全体の動
作を制御する手段であって、上記検出に応じて、上記制
御信号の演算の新たな次の目標値と演算値とを上記演算
手段に供給する供給手段とを備えたことを特徴とする電
子楽器。

【０１０８】本発明は、生成される楽音信号を制御する
制御信号の目標値と演算値とであって、順次供給される
当該目標値の間を当該演算値に基づいて演算し、これに
より制御信号を生成する演算手段と、この生成された制
御信号の現在値が上記目標値に到達したことを検出する
検出手段と、上記演算手段とは別体に構成されて電子楽
器全体の動作を制御する手段であって、上記検出に応じ
て、上記制御信号の演算の新たな次の目標値と演算値と
を上記演算手段に供給する供給手段とを備えた。

【０１０９】したがって、演算を行う演算手段を、目標
値及び演算値を供給して、電子楽器全体の動作を制御す
る供給手段とは別のところに設けることができるので、
演算内容を簡単に変化させることができ、楽音信号の多
様な変化を実現できる等の効果を奏する。

【０１１０】［Ｅ］楽音信号を生成する生成手段と、
この生成される楽音信号を制御する制御信号のある値を
持つ初期値、目標値及び演算値を記憶する値記憶手段で
あって、この初期値はこの目標値とは別に記憶され、
この値記憶手段から読み出される当該初期値と当該目標
値との間及び当該目標値の間を当該演算値に基づいて演
算し、これにより当該制御信号を生成する演算手段であ
って、この演算手段は上記値記憶手段とは別体に構成さ
れ、 この生成された制御信号の現在値が上記目標値に
到達したことを検出する検出手段と、 電子楽器全体の
動作を制御する手段であって、上記検出に応じて、上記
制御信号の演算の新たな次の目標値及び演算値を上記値
記憶手段から読み出して上記演算手段に供給するととも
に、演算開始時に上記初期値を上記値記憶手段から読み
出して上記演算手段に供給する供給手段とを備えたこと
を特徴とする電子楽器。

【０１１１】［Ｆ］楽音信号を生成する生成手段と、
この生成される楽音信号を制御する制御信号の目標値及
び演算値であって、供給される当該目標値の間を当該演
算値に基づいて演算し、これにより当該制御信号を生成
する演算手段と、 この生成された制御信号の現在値が
上記目標値に到達したことを検出する検出手段と、上記
演算手段とは別体に構成されて電子楽器全体の動作を制
御する手段であって、上記検出に応じて、上記制御信号
の演算の新たな次の目標値及び演算値を上記演算手段に
供給する値供給手段と、 上記目標値及び演算値をそれ
ぞれ記憶する少なくとも２つの記憶手段とを備え、一方
の記憶手段から上記演算手段に対して記憶された目標値
及び演算値が読み出されて供給され、上記値供給手段か
ら他方の記憶手段に対して次の目標値及び演算値が供給
されて書き込まれ、上記現在値が上記目標値に到達した
ことの検出に応じて、これら上記演算手段への供給と上
記値供給手段からの供給とが各記憶手段につき交互に切
り換えられることを特徴とする電子楽器。

【０１１２】生成される楽音信号を制御する制御信号の
ある値を持つ初期値、目標値及び演算値を記憶する値記
憶手段であって、この初期値はこの目標値とは別に記憶
され、この値記憶手段から読み出される当該初期値と当
該目標値との間及び当該目標値の間を当該演算値に基づ
いて演算し、これにより当該制御信号を生成する演算手
段であって、この演算手段は上記値記憶手段とは別体に
構成されるようにした。したがって、演算を行う演算手
段が、初期値、目標値及び演算値を記憶する値記憶手段
とは別体に構成されるので、値記憶手段として汎用のメ
モリを使うことが可能となり、またこの演算手段のＬＳ
Ｉ化も可能となる。

【０１１３】

【発明の効果】本発明は、保持される楽音に関する波形
データのセクションデータで指定された一部又は全部に
つき、時間データに応じた時間の間、繰り返し生成を行
うので、音高のいかんにかかわらず、波形データの繰り
返し生成の時間を常に一定にし、音高の変化によって、
余分な楽音内容の変化因子がはいってしまうことがなく
なる等の効果を奏する。また、本発明は、電子楽器全体
の動作を制御する制御手段が、楽音に関する波形データ
の繰り返し生成のために、セクションデータと時間デー
タとをデータ記憶手段から読み出して繰り返し生成を行
う手段に対して供給し、さらに制御信号の演算が開始さ
れる時において、初期値または目標値及び演算値を値記
憶手段から読み出して演算手段に供給し、この制御手段
は繰り返し生成を行う手段及び演算手段とは別体に構成
されているので、この演算手段のＬＳＩ化が可能となる
等の効果を奏する。

【図面の簡単な説明】

【図１】波形読出アドレス発生装置２８を示す。

【図２】エンベロープ波形発生装置２９を示す。

【図３】パラメータ信号生成装置の全体回路を示す。

【図４】トーンジェネレータ１５、１６…を示す。

【図５】エンベロープ波形についてのアドレスコントロ
ーラ４０とＲＯＭ１３を示す。

【図６】エンベロープ波形の各フェーズを示す。

【図７】楽音波形についてのアドレスコントローラ８５
とＲＯＭ１３を示す。

【図８】楽音波形データＷＤと楽音波形データＷＤの各
ループセクションを示す。

【図９】ループ再生の音高に応じた変化を示す。

【図１０】ループ時間判別部８１を示す。

【図１１】複数チャンネルの楽音生成システムの実施例
を示す。

【図１２】図１１の回路の各部の信号のタイムチャート
を示す。

【図１３】複数チャンネルの楽音生成システムの実施例
を示す。

【図１４】エンベロープ波形の各フェーズをリピート再
生する実施例を示す。

【図１５】図１４の回路の各部の信号のタイムチャート
を示す。

【図１６】楽音波形データＷＤのループ再生の他の実施
例を示す。

【図１７】他の例を示す。

【図１８】他の例を示す。

【符号の説明】

１０、１０Ａ…制御装置、１３…ＲＯＭ、１５、１６…
トーンジェネレータ、２８、２８Ａ…波形読出アドレス
発生装置、２９、２９Ａ…エンベロープ波形発生装置、
４０、８５…アドレスコントローラ、６１、６２、１０
７、１０８…データラッチ、８１…ループ時間判別部、
１１２…ＲＡＭ、１４０…基準時間変更器、１４１…基
準時間発生器。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 楽音に関する波形データを保持する手段
   と、 この保持された楽音に関する波形データの繰り返しセク
   ションの先頭と末尾を示す任意に指定可能な複数の異な
   るセクションデータと、この繰り返しの時間を示す時間
   データとを記憶するデータ記憶手段と、 このセクションデータと時間データとに基づいて、上記
   保持される楽音に関する波形データの当該セクションデ
   ータで指定された一部又は全部につき、当該時間データ
   に応じた時間の間、繰り返し生成を行う手段と、 この繰り返し生成が行われた楽音に関する波形データ を
   制御する制御信号のある値を持つ初期値を記憶する値記
   憶手段と、 この値記憶手段から読み出される当該初期値から演算を
   開始し、これにより当該制御信号を生成する演算手段
   と、 電子楽器全体の動作を制御する制御手段であって、上記
   楽音に関する波形データの繰り返し生成のために、上記
   セクションデータと上記時間データとを上記データ記憶
   手段から読み出して上記繰り返し生成を行う手段に対し
   て供給し、さらに上記制御信号の演算が開始される時に
   おいて、上記初期値を上記値記憶手段から読み出して上
   記演算手段に供給する制御手段とを備え、この制御手段
   は上記繰り返し生成を行う手段及び上記演算手段とは別
   体に構成されていることを特徴とする電子楽器。
2. 【請求項２】 楽音に関する波形データを保持する手段
   と、 この保持された楽音に関する波形データの繰り返しセク
   ションの先頭と末尾を示す任意に指定可能な複数の異な
   るセクションデータと、この繰り返しの時間を示す時間
   データとを記憶するデータ記憶手段と、 このセクションデータと時間データとに基づいて、上記
   保持される楽音に関する波形データの当該セクションデ
   ータで指定された一部又は全部につき、当該時間データ
   に応じた時間の間、繰り返し生成を行う手段と、 この繰り返し生成が行われた楽音に関する波形データ を
   制御する制御信号の演算のための目標値及び演算値を記
   憶する値記憶手段と、 この値記憶手段から読み出される当該演算値に基づいて
   当該目標値に向かって演算し、これにより当該制御信号
   を生成する演算手段と、 電子楽器全体の動作を制御する制御手段であって、上記
   楽音に関する波形データの繰り返し生成のために、上記
   セクションデータと上記時間データとを上記データ記憶
   手段から読み出して上記繰り返し生成を行う手段に対し
   て供給し、上記制御信号の演算のために、上記目標値及
   び演算値を上記値記憶手段から読み出して上記演算手段
   に供給する制御手段とを備え、この制御手段は上記繰り
   返し生成を行う手段及び上記演算手段とは別体に構成さ
   れていることを特徴とする電子楽器。
3. 【請求項３】 上記値記憶手段は、上記演算手段とは別
   体であり、上記データ記憶手段は、上記繰り返し生成を行う手段と
   は別体であり、 上記演算手段と上記繰り返し生成を行う手段とは一体で
   あることを特徴とする請求項１または２記載の電子楽
   器。