JP2974356B2 - 電子楽器のゆらぎ発生装置 - Google Patents
電子楽器のゆらぎ発生装置Info
- Publication number
- JP2974356B2 JP2974356B2 JP2045486A JP4548690A JP2974356B2 JP 2974356 B2 JP2974356 B2 JP 2974356B2 JP 2045486 A JP2045486 A JP 2045486A JP 4548690 A JP4548690 A JP 4548690A JP 2974356 B2 JP2974356 B2 JP 2974356B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- probability distribution
- generated
- uniform
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/06—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour
- G10H1/16—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour by non-linear elements
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/04—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/131—Mathematical functions for musical analysis, processing, synthesis or composition
- G10H2250/211—Random number generators, pseudorandom generators, classes of functions therefor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば電子ピアノ等の電子楽器のゆらぎ発
生装置に関する。
生装置に関する。
（従来の技術） 自然楽器の人間による演奏には、あらゆる面で機械的
でないゆらぎを内包している。すなわち、楽音のピッ
チ、振幅、音色、演奏のテンポなど、ゆらぎのない演奏
は現実には存在しない。
でないゆらぎを内包している。すなわち、楽音のピッ
チ、振幅、音色、演奏のテンポなど、ゆらぎのない演奏
は現実には存在しない。
しかしながら、従来の電子楽器、殊にデジタル電子楽
器による演奏にはこのようなゆらぎが存在せず、自然楽
器による演奏と同様の自然な演奏を実現するには複雑な
操作と高価な付加装置を使用しなければならないという
問題点があった。
器による演奏にはこのようなゆらぎが存在せず、自然楽
器による演奏と同様の自然な演奏を実現するには複雑な
操作と高価な付加装置を使用しなければならないという
問題点があった。
（発明が解決しようとする課題） 本発明は、上記したように従来の電子楽器、殊にデジ
タル電子楽器による演奏にはこのようなゆらぎが存在せ
ず、自然楽器による演奏と同様の自然な演奏を実現する
には複雑な操作と高価な付加装置を使用しなければなら
ないという問題点を解決するためになされたもので、複
雑な操作を必要とせず、また簡単かつ安価な構成で電子
楽器の自然な演奏を可能にした電子楽器のゆらぎ発生装
置を提供することを目的とする。
タル電子楽器による演奏にはこのようなゆらぎが存在せ
ず、自然楽器による演奏と同様の自然な演奏を実現する
には複雑な操作と高価な付加装置を使用しなければなら
ないという問題点を解決するためになされたもので、複
雑な操作を必要とせず、また簡単かつ安価な構成で電子
楽器の自然な演奏を可能にした電子楽器のゆらぎ発生装
置を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明の電子楽器のゆらぎ発生装置は、乱数を記憶す
る記憶手段と、任意の特定範囲内で一様な確率分布を有
する乱数を発生する一様乱数発生手段と、該一様乱数発
生手段によって発生された一様な確率分布を有する乱数
から前記記憶手段の記憶内容に基づいて選択される１つ
の関数に従う確率分布を有する乱数を生成する関数回路
と、該関数回路によって生成された任意の特定範囲の確
率分布を有する乱数を前記記憶手段に記憶せしめる制御
手段と、を具備し、前記関数回路により生成された任意
の特定範囲の確率分布を有する乱数出力に応じて所望の
楽音信号を発生せしめることを特徴とする。
る記憶手段と、任意の特定範囲内で一様な確率分布を有
する乱数を発生する一様乱数発生手段と、該一様乱数発
生手段によって発生された一様な確率分布を有する乱数
から前記記憶手段の記憶内容に基づいて選択される１つ
の関数に従う確率分布を有する乱数を生成する関数回路
と、該関数回路によって生成された任意の特定範囲の確
率分布を有する乱数を前記記憶手段に記憶せしめる制御
手段と、を具備し、前記関数回路により生成された任意
の特定範囲の確率分布を有する乱数出力に応じて所望の
楽音信号を発生せしめることを特徴とする。
また、本発明の電子楽器のゆらぎ発生装置は、乱数を
記憶する直列にシフト可能に接続されたＮ個の記憶手段
と、任意の特定範囲内で一様な確率分布を有する乱数を
発生する一様乱数発生手段と、この一様乱数発生手段に
よって発生された一様な確率分布を有する乱数から前記
Ｎ個の記憶手段に記憶された各乱数に基づいて選択され
る１つの関数に従う確率分布を有する乱数を生成する関
数回路と、該関数回路によって生成された任意の特定範
囲の確率分布を有する乱数を前記Ｎ個の記憶手段の中の
１つの記憶手段にシフト入力し、他の記憶手段の内容を
直列にシフトする制御手段と、を具備し、前記関数回路
により生成された任意の特定範囲の確率分布を有する乱
数に応じて所望の楽音信号を発生せしめることを特徴と
する。
記憶する直列にシフト可能に接続されたＮ個の記憶手段
と、任意の特定範囲内で一様な確率分布を有する乱数を
発生する一様乱数発生手段と、この一様乱数発生手段に
よって発生された一様な確率分布を有する乱数から前記
Ｎ個の記憶手段に記憶された各乱数に基づいて選択され
る１つの関数に従う確率分布を有する乱数を生成する関
数回路と、該関数回路によって生成された任意の特定範
囲の確率分布を有する乱数を前記Ｎ個の記憶手段の中の
１つの記憶手段にシフト入力し、他の記憶手段の内容を
直列にシフトする制御手段と、を具備し、前記関数回路
により生成された任意の特定範囲の確率分布を有する乱
数に応じて所望の楽音信号を発生せしめることを特徴と
する。
さらに本発明の電子楽器のゆらぎ発生装置は、任意の
特定範囲内で一様な確率分布を有する乱数を発生する一
様乱数発生手段と、該一様乱数発生手段が発生する乱数
の確率分布を、任意の所定の入出力関係を持つ関数手段
によって変換する複数の確率分布変換手段と、該確率分
布変換手段を選択するための選択データを、前に発生し
た乱数に基づいて生成する選択データ生成手段と、該選
択データ生成手段により生成された選択データによって
前記複数の確率分布変換手段から１つの確率分布変換手
段を選択する選択手段と、を具備し、前記選択された確
率分布変換手段によって生成された任意の特定範囲の確
率分布を有する乱数に応じて所望の楽音信号を発生せし
めることを特徴とする。
特定範囲内で一様な確率分布を有する乱数を発生する一
様乱数発生手段と、該一様乱数発生手段が発生する乱数
の確率分布を、任意の所定の入出力関係を持つ関数手段
によって変換する複数の確率分布変換手段と、該確率分
布変換手段を選択するための選択データを、前に発生し
た乱数に基づいて生成する選択データ生成手段と、該選
択データ生成手段により生成された選択データによって
前記複数の確率分布変換手段から１つの確率分布変換手
段を選択する選択手段と、を具備し、前記選択された確
率分布変換手段によって生成された任意の特定範囲の確
率分布を有する乱数に応じて所望の楽音信号を発生せし
めることを特徴とする。
（作用） 第１図の構成においては、一様乱数発生手段１におい
て第４図（ａ）に示すような確率密度曲線を有する任意
の特定の範囲内で一様な確率分布を有する乱数を発生し
て第１の関数回路２に供給し、第１の関数回路では第１
図の入出力特性図（横軸が入力値、縦軸が出力値）４に
示す関数に従って任意の特定範囲の確率分布を有する乱
数を生成することにより第４図（ｂ）に示すような確率
密度曲線を有するより自然の分布に近い確率分布を有す
る例えば正規分布の乱数を発生し、この任意の特定範囲
の確率分布を有する乱数に応じて、例えば乱数を波形読
出周波数に加算して読出を行うことにより楽音信号を発
生するようにしている。これにより、上記楽音信号に基
づいて放音される楽音に、より自然に近いゆらぎを与え
ることができるものとなっている。なお、第４図（ａ）
（ｂ）の横軸Ｘは確率変数、縦軸Ｐ（Ｘ）は出現確率を
示している。
て第４図（ａ）に示すような確率密度曲線を有する任意
の特定の範囲内で一様な確率分布を有する乱数を発生し
て第１の関数回路２に供給し、第１の関数回路では第１
図の入出力特性図（横軸が入力値、縦軸が出力値）４に
示す関数に従って任意の特定範囲の確率分布を有する乱
数を生成することにより第４図（ｂ）に示すような確率
密度曲線を有するより自然の分布に近い確率分布を有す
る例えば正規分布の乱数を発生し、この任意の特定範囲
の確率分布を有する乱数に応じて、例えば乱数を波形読
出周波数に加算して読出を行うことにより楽音信号を発
生するようにしている。これにより、上記楽音信号に基
づいて放音される楽音に、より自然に近いゆらぎを与え
ることができるものとなっている。なお、第４図（ａ）
（ｂ）の横軸Ｘは確率変数、縦軸Ｐ（Ｘ）は出現確率を
示している。
また、第２図の発明においては、一様乱数発生手段１
において第４図（ａ）に示すような確率密度曲線を有す
る任意の特定の範囲内で一様な確率分布を有する乱数を
発生して第２の関数回路６に供給するとともに、記憶手
段５に記憶されている乱数を第２の関数回路６に供給す
る。第２の関数回路６では第２図の入出力特性図（横軸
が入力値、縦軸が出力値）７に示すあらかじめ用意され
る複数の関数のうち記憶手段５の内容a1に応じて選択さ
れた１つの関数に従って任意の特定範囲の確率分布を有
する乱数を生成することにより第５図に示すような確率
密度曲線を有するより自然の分布に近い確率分布を有す
る乱数を発生し、この任意の特定範囲の確率分布を有す
る乱数を次回の関数選択情報として記憶手段５に記憶す
るとともに、例えば上記乱数を波形読出周波数に加算し
て読出を行うことにより楽音信号を発生するようにして
いる。これにより、単に発生された乱数に基づいて放音
を行うだけでなく、前回に放音した状態をも加味して放
音が行われることになり、より自然に近いゆらぎを与え
ることができるものとなっている。なお、第５図の横軸
Ｘは確率変数、縦軸Ｐ（Ｘ）は出現確率を示している。
において第４図（ａ）に示すような確率密度曲線を有す
る任意の特定の範囲内で一様な確率分布を有する乱数を
発生して第２の関数回路６に供給するとともに、記憶手
段５に記憶されている乱数を第２の関数回路６に供給す
る。第２の関数回路６では第２図の入出力特性図（横軸
が入力値、縦軸が出力値）７に示すあらかじめ用意され
る複数の関数のうち記憶手段５の内容a1に応じて選択さ
れた１つの関数に従って任意の特定範囲の確率分布を有
する乱数を生成することにより第５図に示すような確率
密度曲線を有するより自然の分布に近い確率分布を有す
る乱数を発生し、この任意の特定範囲の確率分布を有す
る乱数を次回の関数選択情報として記憶手段５に記憶す
るとともに、例えば上記乱数を波形読出周波数に加算し
て読出を行うことにより楽音信号を発生するようにして
いる。これにより、単に発生された乱数に基づいて放音
を行うだけでなく、前回に放音した状態をも加味して放
音が行われることになり、より自然に近いゆらぎを与え
ることができるものとなっている。なお、第５図の横軸
Ｘは確率変数、縦軸Ｐ（Ｘ）は出現確率を示している。
さらに、第３図の発明においては、一様乱数発生手段
１において第４図（ａ）に示すような確率密度曲線を有
する任意の特定の範囲内で一様な確率分布を有する乱数
を発生して第３の関数回路９に供給するとともに、Ｎ個
の記憶手段81〜8Nに記憶されているＮ個の乱数を第３の
関数回路９に供給する。第３の関数回路９ではあらかじ
め用意される複数の関数のうちＮ個の記憶手段81〜8Nの
内容a1〜aNに応じて選択された１つの関数に従って任意
の特定範囲の確率分布を有する乱数を生成することによ
り、より自然の分布に近い確率分布を有する乱数を発生
し、この任意の特定範囲の確率分布を有する乱数を次回
の関数選択情報として１つの記憶手段81にシフト入力す
るとともに、記憶手段81〜8N-1に記憶されていた情報は
順次記憶手段82〜8Nにシフトする。そして、関数回路９
で発生された任意の特定範囲の確率分布を有する乱数を
例えば波形読出周波数に加算して読出を行うことにより
楽音信号を発生するようにしている。これにより、単に
発生された乱数に基づいて放音を行うだけでなく、Ｎサ
イクル前までに行った放音状態をも加味して放音が行わ
れることになり、さらに自然に近いゆらぎを与えること
ができるものとなっている。
１において第４図（ａ）に示すような確率密度曲線を有
する任意の特定の範囲内で一様な確率分布を有する乱数
を発生して第３の関数回路９に供給するとともに、Ｎ個
の記憶手段81〜8Nに記憶されているＮ個の乱数を第３の
関数回路９に供給する。第３の関数回路９ではあらかじ
め用意される複数の関数のうちＮ個の記憶手段81〜8Nの
内容a1〜aNに応じて選択された１つの関数に従って任意
の特定範囲の確率分布を有する乱数を生成することによ
り、より自然の分布に近い確率分布を有する乱数を発生
し、この任意の特定範囲の確率分布を有する乱数を次回
の関数選択情報として１つの記憶手段81にシフト入力す
るとともに、記憶手段81〜8N-1に記憶されていた情報は
順次記憶手段82〜8Nにシフトする。そして、関数回路９
で発生された任意の特定範囲の確率分布を有する乱数を
例えば波形読出周波数に加算して読出を行うことにより
楽音信号を発生するようにしている。これにより、単に
発生された乱数に基づいて放音を行うだけでなく、Ｎサ
イクル前までに行った放音状態をも加味して放音が行わ
れることになり、さらに自然に近いゆらぎを与えること
ができるものとなっている。
（実施例） 第６図は、第１図ないし第３図に示した、本発明に係
る電子楽器のゆらぎ発生装置の一様乱数発生手段１の一
実施例を示す回路図であり、任意の特定の範囲内で、即
ち、第４図（ａ）に示した確率密度曲線で示す確率分布
で乱数を発生するものである。この一様乱数発生手段１
は、パラレルリード／ライトが可能な16ビットのシフト
レジスタ21、トライステートバッファ22及び反転出力を
有する排他的論理和回路（以下、「EXNOR回路」と略す
る。）により構成されている。
る電子楽器のゆらぎ発生装置の一様乱数発生手段１の一
実施例を示す回路図であり、任意の特定の範囲内で、即
ち、第４図（ａ）に示した確率密度曲線で示す確率分布
で乱数を発生するものである。この一様乱数発生手段１
は、パラレルリード／ライトが可能な16ビットのシフト
レジスタ21、トライステートバッファ22及び反転出力を
有する排他的論理和回路（以下、「EXNOR回路」と略す
る。）により構成されている。
上記シフトレジスタ21は、16個の入出力端子Y0〜Y15
を有し、R/W端子に供給される信号に応じて外部からの
データを入力し又は内部に記憶しているデータを外部に
出力するものである。また、SCK端子に付与されるクロ
ック信号に応じてシフト動作を行い、この際、SER端子
に供給された信号がシフトインデータとなる。なお、上
記シフト動作によりシフトアウトされたデータは消失す
る。
を有し、R/W端子に供給される信号に応じて外部からの
データを入力し又は内部に記憶しているデータを外部に
出力するものである。また、SCK端子に付与されるクロ
ック信号に応じてシフト動作を行い、この際、SER端子
に供給された信号がシフトインデータとなる。なお、上
記シフト動作によりシフトアウトされたデータは消失す
る。
トライステートバッファ22は、外部から供給されるデ
ータＤの通過を制御するもので、この出力はシフトレジ
スタ21の入出力端子Y0〜Y15に供給されるようになって
いる。また、入出力端子Y8及びY15から出力される信号
はEXNOR回路23に供給され、排他的論理和がとられて、
更に反転されてシフトレジスタ21のSER端子に供給され
るようになっている。
ータＤの通過を制御するもので、この出力はシフトレジ
スタ21の入出力端子Y0〜Y15に供給されるようになって
いる。また、入出力端子Y8及びY15から出力される信号
はEXNOR回路23に供給され、排他的論理和がとられて、
更に反転されてシフトレジスタ21のSER端子に供給され
るようになっている。
次に、この一様乱数発生回路１の動作について説明す
る。外部から供給される書込信号WRTが低レベル（以
下、「Ｌレベル」という）になると、トライステートバ
ッファ22がアクティブになり、外部から供給されるデー
タＤがトライステートバッファ22を通過し、シフトレジ
スタ21の入出力端子Y0〜Y15に供給される。この入出力
端子Y0〜Y15に供給されたデータは、シフトレジスタ21
のR/W端子もＬレベルとなっているので、シフトレジス
タ21の内部に取り込まれ、記憶される。
る。外部から供給される書込信号WRTが低レベル（以
下、「Ｌレベル」という）になると、トライステートバ
ッファ22がアクティブになり、外部から供給されるデー
タＤがトライステートバッファ22を通過し、シフトレジ
スタ21の入出力端子Y0〜Y15に供給される。この入出力
端子Y0〜Y15に供給されたデータは、シフトレジスタ21
のR/W端子もＬレベルとなっているので、シフトレジス
タ21の内部に取り込まれ、記憶される。
一方、書込信号WRTが高レベル（以下、「Ｈレベル」
という）になると、トライステートバッファ22はハイイ
ンピーダンスになり、外部から供給されるデータＤの通
過が阻止される。このとき、シフトレジスタ21のR/W端
子にもＨレベルの信号が供給されているので、シフトレ
ジスタ21は読出モードとなり、記憶内容が入出力端子Y0
〜Y15から出力される。これが一様乱数発生手段１の出
力a0となる。この状態でクロック信号CLKがシフトレジ
スタ21のSCK端子に供給されると、そのクロック信号CLK
に同期してシフト動作が行われる。この際、シフトレジ
スタ21のSER端子には端子Y8とY15の出力がEXNOR回路23
で排他的論理和がとられ、さらに反転された信号がシフ
ト入力データとして供給される。
という）になると、トライステートバッファ22はハイイ
ンピーダンスになり、外部から供給されるデータＤの通
過が阻止される。このとき、シフトレジスタ21のR/W端
子にもＨレベルの信号が供給されているので、シフトレ
ジスタ21は読出モードとなり、記憶内容が入出力端子Y0
〜Y15から出力される。これが一様乱数発生手段１の出
力a0となる。この状態でクロック信号CLKがシフトレジ
スタ21のSCK端子に供給されると、そのクロック信号CLK
に同期してシフト動作が行われる。この際、シフトレジ
スタ21のSER端子には端子Y8とY15の出力がEXNOR回路23
で排他的論理和がとられ、さらに反転された信号がシフ
ト入力データとして供給される。
以上の動作により、クロックCLKの入力がある都度、
一様乱数a0が生成されて出力されることになる。
一様乱数a0が生成されて出力されることになる。
第７図はゆらぎ発生装置の第１の実施例を示すもので
ある。このゆらぎ発生装置は、セレクタ30,32、ラッチ3
1,33、ROM35及び一様乱数発生手段１により構成されて
いる。この実施例は、第１図ないし第３図に示した発明
を包含するものである。すなわち、第１図に示した発明
は一様乱数発生手段１及び関数回路２としてのROM35で
実現され、第２図に示した発明は一様乱数発生手段１、
記憶手段５としてのラッチ33及び関数回路６としてのRO
M35で実現され、さらに、第３図に示した発明は、一様
乱数発生手段１、記憶手段81としてのラッチ33、記憶手
段82としてのラッチ31及び関数回路９としてのROM35で
実現され、これは、記憶手段の数Ｎが「２」の場合に相
当する。
ある。このゆらぎ発生装置は、セレクタ30,32、ラッチ3
1,33、ROM35及び一様乱数発生手段１により構成されて
いる。この実施例は、第１図ないし第３図に示した発明
を包含するものである。すなわち、第１図に示した発明
は一様乱数発生手段１及び関数回路２としてのROM35で
実現され、第２図に示した発明は一様乱数発生手段１、
記憶手段５としてのラッチ33及び関数回路６としてのRO
M35で実現され、さらに、第３図に示した発明は、一様
乱数発生手段１、記憶手段81としてのラッチ33、記憶手
段82としてのラッチ31及び関数回路９としてのROM35で
実現され、これは、記憶手段の数Ｎが「２」の場合に相
当する。
第７図において、セレクタ30は、書込信号WRTに応じ
てＬ側の入力又はＨ側の入力のいずれかを選択的に出力
するもので、この出力はラッチ31に供給されるようにな
っている。このセレクタ30のＬ側入力にはラッチ31の初
期データID0が、Ｈ側入力にはラッチ33の出力が供給さ
れるようになっている。
てＬ側の入力又はＨ側の入力のいずれかを選択的に出力
するもので、この出力はラッチ31に供給されるようにな
っている。このセレクタ30のＬ側入力にはラッチ31の初
期データID0が、Ｈ側入力にはラッチ33の出力が供給さ
れるようになっている。
ラッチ31は、外部から供給されるクロック信号CLKに
同期してセレクタ30の出力を一時記憶するもので、この
ラッチ31の出力が上位アドレスa2としてROM35に供給さ
れるようになっている。
同期してセレクタ30の出力を一時記憶するもので、この
ラッチ31の出力が上位アドレスa2としてROM35に供給さ
れるようになっている。
セレクタ32も、書込信号WRTに応じてＬ側の入力又は
Ｈ側の入力のいずれかを選択的に出力するもので、この
出力はラッチ33に供給されるようになっている。このセ
レクタ32のＬ側入力にはラッチ33の初期データID1が、
Ｈ側入力にはROM35の出力が供給されるようになってい
る。
Ｈ側の入力のいずれかを選択的に出力するもので、この
出力はラッチ33に供給されるようになっている。このセ
レクタ32のＬ側入力にはラッチ33の初期データID1が、
Ｈ側入力にはROM35の出力が供給されるようになってい
る。
ラッチ33は、外部から供給されるクロック信号CLKに
同期してセレクタ32の出力を一時記憶するもので、この
ラッチ33の出力が中位アドレスa1としてROM35に供給さ
れるようになっている。
同期してセレクタ32の出力を一時記憶するもので、この
ラッチ33の出力が中位アドレスa1としてROM35に供給さ
れるようになっている。
一様乱数発生手段１は、第６図に示したものと同一の
もので、書込信号WRTに応じて初期データID2がシフトレ
ジスタ21にセットされ、以降はクロック信号CLKが入力
される都度、一様乱数を発生し、下位アドレスa0として
ROM35に供給されるようになっている。
もので、書込信号WRTに応じて初期データID2がシフトレ
ジスタ21にセットされ、以降はクロック信号CLKが入力
される都度、一様乱数を発生し、下位アドレスa0として
ROM35に供給されるようになっている。
ROM35は、複数の関数曲線のデータを記憶した読出専
用メモリであり、上位アドレスa2、中位アドレスa1で所
定の関数曲線が選択され、この選択された関数曲線に応
じて一様乱数発生手段１で発生された一様乱数である下
位アドレスa0が所定の確率分布を有する乱数に変換され
て出力される。なお、第１図に示す関数回路２では入出
力特性図４に示す関数曲線、第２図に示す関数回路６で
は入出力特性図７に示す関数曲線、第３図に示す関数回
路では図示しないさらに複雑な入出力特性を示す関数曲
線のデータが記憶される。
用メモリであり、上位アドレスa2、中位アドレスa1で所
定の関数曲線が選択され、この選択された関数曲線に応
じて一様乱数発生手段１で発生された一様乱数である下
位アドレスa0が所定の確率分布を有する乱数に変換され
て出力される。なお、第１図に示す関数回路２では入出
力特性図４に示す関数曲線、第２図に示す関数回路６で
は入出力特性図７に示す関数曲線、第３図に示す関数回
路では図示しないさらに複雑な入出力特性を示す関数曲
線のデータが記憶される。
次に、この実施例の動作を説明する。まず、ラッチ3
0,32及び一様乱数発生手段１を初期化するために書込信
号WRTがＬレベルにされる。これによりセレクタ30,32は
それぞれＬ側が選択され、初期データID0,ID1がラッチ3
1,33に供給される。また、一様乱数発生手段１のシフト
レジスタ21には初期データID2が供給される。かかる状
態で、クロック信号CLKが入力されると、ラッチ31,33及
びシフトレジスタ21にはそれぞれ初期データID0,ID1,ID
2がセットされる。
0,32及び一様乱数発生手段１を初期化するために書込信
号WRTがＬレベルにされる。これによりセレクタ30,32は
それぞれＬ側が選択され、初期データID0,ID1がラッチ3
1,33に供給される。また、一様乱数発生手段１のシフト
レジスタ21には初期データID2が供給される。かかる状
態で、クロック信号CLKが入力されると、ラッチ31,33及
びシフトレジスタ21にはそれぞれ初期データID0,ID1,ID
2がセットされる。
次に、書込信号WRTがＨレベルになると初期データ設
定動作が完了し、ラッチ31,33及び一様乱数発生手段１
からそれぞれアドレスa2,a1,a0が出力され、ROM35に供
給される。これにより、ROM35から選択された関数に応
じた乱数が出力される。この乱数は外部に出力されると
ともに、セレクタ32のＨ側入力に供給される。この際、
セレクタ30,32はＨ側が選択されており、ラッチ31には
ラッチ33の出力が、ラッチ33にはROM35の出力がそれぞ
れ供給されている。かかる状態でクロック信号CLKが入
力されると、ラッチ31にはラッチ33の出力が、ラッチ33
にはROM35の出力がそれぞれセットされ、新たなアドレ
スa2,a1としてROM35に供給されるとともに、一様乱数発
生手段１から新たな一様乱数が発生されてアドレスa0と
してROM35に供給される。
定動作が完了し、ラッチ31,33及び一様乱数発生手段１
からそれぞれアドレスa2,a1,a0が出力され、ROM35に供
給される。これにより、ROM35から選択された関数に応
じた乱数が出力される。この乱数は外部に出力されると
ともに、セレクタ32のＨ側入力に供給される。この際、
セレクタ30,32はＨ側が選択されており、ラッチ31には
ラッチ33の出力が、ラッチ33にはROM35の出力がそれぞ
れ供給されている。かかる状態でクロック信号CLKが入
力されると、ラッチ31にはラッチ33の出力が、ラッチ33
にはROM35の出力がそれぞれセットされ、新たなアドレ
スa2,a1としてROM35に供給されるとともに、一様乱数発
生手段１から新たな一様乱数が発生されてアドレスa0と
してROM35に供給される。
以下同様にしてクロック信号CLKが入力される都度、R
OM35から新たな乱数が発生されて出力される。
OM35から新たな乱数が発生されて出力される。
第８図はゆらぎ発生装置の第２の実施例を示すもので
ある。この実施例では上述した第７図に示す第１の実施
例と同等の機能を実現する場合について説明する。
ある。この実施例では上述した第７図に示す第１の実施
例と同等の機能を実現する場合について説明する。
図において、40は例えばデジタルシグナルプロセッサ
等で構成されるシーケンスコントローラである。このシ
ーケンスコントローラ40にはROM41,42及びRAM43が接続
されている。ROM41は、シーケンスコントローラ40を動
作させるプログラムを記憶するものである。ROM42は、
複数の関数曲線のデータを記憶するもので、第７図に示
すROM35と同等のものである。RAM43は、シーケンスコン
トローラ40が必要なデータを一時的に記憶する作業用の
メモリである。すなわち、現在使用（発音している）し
ているチャネルのチャネル番号を記憶するチャネルカウ
ンタ、上位アドレスレジスタM0（第７図のラッチ31に相
当）、中位アドレスレジスタM1（第７図のラッチ33に相
当）、下位アドレスレジスタMr（第６図のシフトレジス
タ21に相当）、及びROM42から読み出したデータを一時
記憶するテンポラリレジスタTR等の領域が設けられてい
る。
等で構成されるシーケンスコントローラである。このシ
ーケンスコントローラ40にはROM41,42及びRAM43が接続
されている。ROM41は、シーケンスコントローラ40を動
作させるプログラムを記憶するものである。ROM42は、
複数の関数曲線のデータを記憶するもので、第７図に示
すROM35と同等のものである。RAM43は、シーケンスコン
トローラ40が必要なデータを一時的に記憶する作業用の
メモリである。すなわち、現在使用（発音している）し
ているチャネルのチャネル番号を記憶するチャネルカウ
ンタ、上位アドレスレジスタM0（第７図のラッチ31に相
当）、中位アドレスレジスタM1（第７図のラッチ33に相
当）、下位アドレスレジスタMr（第６図のシフトレジス
タ21に相当）、及びROM42から読み出したデータを一時
記憶するテンポラリレジスタTR等の領域が設けられてい
る。
また、シーケンスコントローラ40にはクロック入力端
子CK、割り込み入力端子IT、アドレス入力端子Ａ及びデ
ータ入力端子Ｄが設けられており、それぞれ、外部から
クロック信号CLK、書込信号WRT、アドレスADR及びデー
タDATが供給されるようになっている。
子CK、割り込み入力端子IT、アドレス入力端子Ａ及びデ
ータ入力端子Ｄが設けられており、それぞれ、外部から
クロック信号CLK、書込信号WRT、アドレスADR及びデー
タDATが供給されるようになっている。
次に、上記第２の実施例の動作につき第９図及び第10
図に示したフローチャートを参照しながら説明する。
図に示したフローチャートを参照しながら説明する。
まず、クロック入力端子CKに供給されているクロック
信号CLKがＨレベルになったか否か、つまりクロックが
入力されたか否かが調べられ、クロックが入力されるま
で待機する（ステップS1）。この待機状態でクロックが
入力されたことが判断されるとチャネル計算処理を実行
する（ステップS2）。このチャネル計算処理は、以下の
処理においてゆらぎを発生させるチャネルを決定するも
ので、RAM43に設けられたチャネルカウンタ領域に
「１」を加算することによりチャネル番号を更新する。
この加算結果が装置が備えているチャネル数を越せばゼ
ロに戻す処理を行う。次に、ROM42データを読み込む処
理を行う（ステップS3）。すなわち、上位アドレスレジ
スタM0、中位アドレスレジスタM1、及び下位アドレスレ
ジスタMrの内容をアドレス情報としてROM42に送出し、
このアドレスに対応する関数曲線に応じた乱数をシーケ
ンスコントローラ40に取り込む。そして、取り込んだ乱
数をテンポラリレジスタTRにセットするとともに、外部
に出力する（ステップS4）。
信号CLKがＨレベルになったか否か、つまりクロックが
入力されたか否かが調べられ、クロックが入力されるま
で待機する（ステップS1）。この待機状態でクロックが
入力されたことが判断されるとチャネル計算処理を実行
する（ステップS2）。このチャネル計算処理は、以下の
処理においてゆらぎを発生させるチャネルを決定するも
ので、RAM43に設けられたチャネルカウンタ領域に
「１」を加算することによりチャネル番号を更新する。
この加算結果が装置が備えているチャネル数を越せばゼ
ロに戻す処理を行う。次に、ROM42データを読み込む処
理を行う（ステップS3）。すなわち、上位アドレスレジ
スタM0、中位アドレスレジスタM1、及び下位アドレスレ
ジスタMrの内容をアドレス情報としてROM42に送出し、
このアドレスに対応する関数曲線に応じた乱数をシーケ
ンスコントローラ40に取り込む。そして、取り込んだ乱
数をテンポラリレジスタTRにセットするとともに、外部
に出力する（ステップS4）。
次いで、M0処理を行う（ステップS5）。このM0処理
は、中位アドレスレジスタM1に記憶されている内容を、
上位アドレスレジスタM0に移す処理である。次いで、M1
処理を行う（ステップS6）。このM1処理は、テンポラリ
レジスタTRに記憶されている内容を、中位アドレスレジ
スタM1に移す処理である。以上のM0,M1処理で発生され
た乱数のシフト機能を実現している。次いで、Mr処理を
行う（ステップS7）。このMr処理は、第６図に示す一様
乱数発生手段１と同等の機能を実現するものである。す
なわち、下位アドレスレジスタMrのビット15とビット８
の排他的論理和をとって反転した値をテンポラリレジス
タTRに記憶しておき、下位アドレスレジスタMrの内容を
左に１ビットシフトしてその最下位ビット（ビット０）
に上記テンポラリレジスタTRに記憶した内容をセットす
るものである。
は、中位アドレスレジスタM1に記憶されている内容を、
上位アドレスレジスタM0に移す処理である。次いで、M1
処理を行う（ステップS6）。このM1処理は、テンポラリ
レジスタTRに記憶されている内容を、中位アドレスレジ
スタM1に移す処理である。以上のM0,M1処理で発生され
た乱数のシフト機能を実現している。次いで、Mr処理を
行う（ステップS7）。このMr処理は、第６図に示す一様
乱数発生手段１と同等の機能を実現するものである。す
なわち、下位アドレスレジスタMrのビット15とビット８
の排他的論理和をとって反転した値をテンポラリレジス
タTRに記憶しておき、下位アドレスレジスタMrの内容を
左に１ビットシフトしてその最下位ビット（ビット０）
に上記テンポラリレジスタTRに記憶した内容をセットす
るものである。
以上の一連の処理が終了するとステップS1へ戻り、上
述したと同様の処理を繰り返し実行する。これによりク
ロック信号CLKに同期して所定の確率分布を有する乱数
を次々と発生させるようになっている。
述したと同様の処理を繰り返し実行する。これによりク
ロック信号CLKに同期して所定の確率分布を有する乱数
を次々と発生させるようになっている。
このシーケンスコントローラ40の初期化は、外部から
書込信号WRTを駆動することにより行うようになってい
る。すなわち、書込信号WRTが駆動されてシーケンスコ
ントローラ40の割り込み入力端子ITに供給されることに
より、第10図に示す割り込み処理が実行される。
書込信号WRTを駆動することにより行うようになってい
る。すなわち、書込信号WRTが駆動されてシーケンスコ
ントローラ40の割り込み入力端子ITに供給されることに
より、第10図に示す割り込み処理が実行される。
この割り込み処理では、まず、アドレス入力端子Ａに
供給されたアドレスADRを読み込む（ステップS10）。次
いで、データ入力端子Ｄに供給されたデータDATを読み
込む（ステップS11）。そして、上記アドレスADRで指定
されたRAM43の領域、つまり上位アドレスレジスタM0、
中位アドレスレジスタM1、又は下位アドレスレジスタMr
のいずれかの領域にデータDATを書き込む。以上の動作
を各レジスタM0,M1,M2について実行することによりシー
ケンスコントローラ40の初期化が行われることになる。
供給されたアドレスADRを読み込む（ステップS10）。次
いで、データ入力端子Ｄに供給されたデータDATを読み
込む（ステップS11）。そして、上記アドレスADRで指定
されたRAM43の領域、つまり上位アドレスレジスタM0、
中位アドレスレジスタM1、又は下位アドレスレジスタMr
のいずれかの領域にデータDATを書き込む。以上の動作
を各レジスタM0,M1,M2について実行することによりシー
ケンスコントローラ40の初期化が行われることになる。
次に、上記した本発明を電子楽器に適用した例につい
て説明する。第11図は、本発明に係るゆらぎ発生装置を
適用した電子楽器の構成を示すブロック図である。
て説明する。第11図は、本発明に係るゆらぎ発生装置を
適用した電子楽器の構成を示すブロック図である。
図において、インターバルタイマ50は、あらかじめセ
ットされたデータに応じた時間間隔で割込み信号ITを発
生し、CPU51に供給するものである。これによりCPU51は
一定間隔で所定の割込み処理（詳細は後述する）を行う
ようになっている。
ットされたデータに応じた時間間隔で割込み信号ITを発
生し、CPU51に供給するものである。これによりCPU51は
一定間隔で所定の割込み処理（詳細は後述する）を行う
ようになっている。
中央処理装置（CPU）51は、CPUバス57を介してメモリ
52のプログラムメモリ部に記憶されたプログラムを読出
し、このプログラムに従って当該電子楽器の各部を制御
するものである。
52のプログラムメモリ部に記憶されたプログラムを読出
し、このプログラムに従って当該電子楽器の各部を制御
するものである。
上記メモリ52はROM及びRAMにより構成されるもので、
CPU51を動作させるプログラムの他、音色データ、その
他の種々の固定データを含むとともに、作業用のワーキ
ング領域を有している。
CPU51を動作させるプログラムの他、音色データ、その
他の種々の固定データを含むとともに、作業用のワーキ
ング領域を有している。
鍵盤スイッチ53は、演奏者の押鍵・離鍵動作を伝える
鍵盤スイッチ群である。この鍵盤スイッチ53からの情報
はセンサ／インタフェース54に送られるようになってい
る。
鍵盤スイッチ群である。この鍵盤スイッチ53からの情報
はセンサ／インタフェース54に送られるようになってい
る。
センサ／インタフェース54は、鍵盤スイッチ53をスキ
ャンするスキャン回路を含むもので、このスキャン回路
により押鍵・離鍵された鍵盤の番号とタッチデータを検
出してCPUバス57に送出するものである。なお、上記タ
ッチデータは、図示しない周知のタッチ検出回路で生成
されるようになっている。
ャンするスキャン回路を含むもので、このスキャン回路
により押鍵・離鍵された鍵盤の番号とタッチデータを検
出してCPUバス57に送出するものである。なお、上記タ
ッチデータは、図示しない周知のタッチ検出回路で生成
されるようになっている。
パネルスイッチ55は、電源スイッチ、モード指定スイ
ッチ、音色選択スイッチ、リズム選択スイッチ、各種効
果スイッチ等により構成されるスイッチ群である。この
パネルスイッチ55からの情報はインタフェース56に送ら
れるようになっている。
ッチ、音色選択スイッチ、リズム選択スイッチ、各種効
果スイッチ等により構成されるスイッチ群である。この
パネルスイッチ55からの情報はインタフェース56に送ら
れるようになっている。
インタフェース56は、パネルスイッチ55をスキャンす
るスキャン回路を含むもので、このスキャン回路により
パネルスイッチ55の操作されたスイッチを検出してその
スイッチ番号をCPUバス57に送出するものである。
るスキャン回路を含むもので、このスキャン回路により
パネルスイッチ55の操作されたスイッチを検出してその
スイッチ番号をCPUバス57に送出するものである。
ゆらぎ発生装置58は、例えば第７図又は第８図に示し
た第１、第２の実施例のゆらぎ発生装置が適用される。
これらの詳細は上述したので説明は省略する。
た第１、第２の実施例のゆらぎ発生装置が適用される。
これらの詳細は上述したので説明は省略する。
波形発生装置59は、CPUバス57から送られてくるデー
タ及びゆらぎ発生装置58から送られてくる乱数にしたが
ってゆらぎを含んだ楽音波形信号を発生するもので、こ
の楽音波形信号は乗算器60に供給されるようになってい
る。この波形発生装置59の詳細については後述する。
タ及びゆらぎ発生装置58から送られてくる乱数にしたが
ってゆらぎを含んだ楽音波形信号を発生するもので、こ
の楽音波形信号は乗算器60に供給されるようになってい
る。この波形発生装置59の詳細については後述する。
エンベロープ発生装置61は、CPUバス57から送られて
くるエンベロープデータに従って楽音波形信号の振幅を
制御するエンベロープ信号を発生するものである。この
エンベロープ発生装置61で発生されたエンベロープ信号
も乗算器60に供給されるようになっている。
くるエンベロープデータに従って楽音波形信号の振幅を
制御するエンベロープ信号を発生するものである。この
エンベロープ発生装置61で発生されたエンベロープ信号
も乗算器60に供給されるようになっている。
乗算器60は、上記波形発生装置59からの楽音波形信号
とエンベロープ発生装置61からのエンベロープ信号とを
乗算し、エンベロープが付加された楽音信号を生成す
る。これにより音の強弱が表現されて放音されるように
なっている。このエンベロープが付加されたデジタル楽
音信号はD/A変換器62に供給されるようになっている。
とエンベロープ発生装置61からのエンベロープ信号とを
乗算し、エンベロープが付加された楽音信号を生成す
る。これにより音の強弱が表現されて放音されるように
なっている。このエンベロープが付加されたデジタル楽
音信号はD/A変換器62に供給されるようになっている。
D/A変換器62は、乗算器60が出力するデジタル楽音信
号をアナログ楽音信号に変換するものである。このD/A
変換器62の出力は音響装置63に供給されるようになって
いる。
号をアナログ楽音信号に変換するものである。このD/A
変換器62の出力は音響装置63に供給されるようになって
いる。
音響装置63は、入力された電気信号としてのアナログ
楽音信号を音響信号に変換し、例えばスピーカやヘッド
ホン等の音響発生手段を介して放音するものである。
楽音信号を音響信号に変換し、例えばスピーカやヘッド
ホン等の音響発生手段を介して放音するものである。
第12図は上記波形発生装置59の一実施例を示すもので
ある。図において、RAM70は加算器75の出力を１タイム
スロットの間記憶し、次のタイムスロットでその内容を
出力するものである。このRAM70の内容は、発音開始時
にCPU51から出力されるリセット信号RSTによりクリアさ
れるようになっている。
ある。図において、RAM70は加算器75の出力を１タイム
スロットの間記憶し、次のタイムスロットでその内容を
出力するものである。このRAM70の内容は、発音開始時
にCPU51から出力されるリセット信号RSTによりクリアさ
れるようになっている。
加算器71はCPU51から送られてくる周波数ナンバー信
号RNOとゆらぎ発生装置58から送られてくる乱数信号MOD
を加算し、浮動小数点−固定小数点変換回路（以下、
「FLX」と略する）72に送出するものである。FLX72は、
レンジを大きくとるために浮動小数点形式で扱われてい
るデータを固定小数点形式のデータに変換するものであ
る。このFLX72の出力は加算器73に供給されるようにな
っている。
号RNOとゆらぎ発生装置58から送られてくる乱数信号MOD
を加算し、浮動小数点−固定小数点変換回路（以下、
「FLX」と略する）72に送出するものである。FLX72は、
レンジを大きくとるために浮動小数点形式で扱われてい
るデータを固定小数点形式のデータに変換するものであ
る。このFLX72の出力は加算器73に供給されるようにな
っている。
加算器73は、上記RAM70の内容とFLX72の出力とを加算
し、加算器74に送出するものである。
し、加算器74に送出するものである。
加算器74は、加算器73の出力信号からループエンド信
号LEPを減算するものである。ここで、ループエンド信
号LEPは波形メモリ76の任意の領域を選択する場合の領
域の終わりを指定し、ループトップ信号LTPは領域の先
頭を指定するもので、いずれもCPU51から供給される信
号である。上記減算は加算器73の出力とループエンド信
号LEPの２の補数とを加算することにより行われる。す
なわち、加算器73の出力を加算器74の一方の入力に供給
し、常時「１」の信号を加算器74のキャリー入力Cinに
印加するとともに、ループエンド信号LEPを反転回路77
で反転した信号、つまり１の補数を加算器74の他方の入
力に加えることにより減算が行われる。上記反転回路77
は、一方の入力端子に常時「１」である信号が印加され
る排他的論理和回路で構成されている。この加算器74の
出力は加算器75の一方の入力に供給されるようになって
いる。
号LEPを減算するものである。ここで、ループエンド信
号LEPは波形メモリ76の任意の領域を選択する場合の領
域の終わりを指定し、ループトップ信号LTPは領域の先
頭を指定するもので、いずれもCPU51から供給される信
号である。上記減算は加算器73の出力とループエンド信
号LEPの２の補数とを加算することにより行われる。す
なわち、加算器73の出力を加算器74の一方の入力に供給
し、常時「１」の信号を加算器74のキャリー入力Cinに
印加するとともに、ループエンド信号LEPを反転回路77
で反転した信号、つまり１の補数を加算器74の他方の入
力に加えることにより減算が行われる。上記反転回路77
は、一方の入力端子に常時「１」である信号が印加され
る排他的論理和回路で構成されている。この加算器74の
出力は加算器75の一方の入力に供給されるようになって
いる。
また、加算器74での加算の結果、キャリー出力Coutが
なければセレクタ78はＬ側が選択されてループエンド信
号LEPが出力され、加算器75の他方の入力に供給され
る。これにより加算器74で減算した分を再び加算して元
の状態に戻し、波形メモリ76に供給する。
なければセレクタ78はＬ側が選択されてループエンド信
号LEPが出力され、加算器75の他方の入力に供給され
る。これにより加算器74で減算した分を再び加算して元
の状態に戻し、波形メモリ76に供給する。
一方、加算器74での加算の結果、キャリー出力Coutが
あればセレクタ78はＨ側が選択されてループトップ信号
LTPが出力され、加算器75の他方の入力に供給される。
これにより、ループエンドからはみ出した分を加算して
補正することにより、ループトップとループエンドとで
囲まれた部分を連続的に読出すことができるようにして
いる。そして、上記キャリー出力Cout信号がLE端子から
出力され、ゆらぎ発生装置58のクロック信号CLKとして
用いられる。
あればセレクタ78はＨ側が選択されてループトップ信号
LTPが出力され、加算器75の他方の入力に供給される。
これにより、ループエンドからはみ出した分を加算して
補正することにより、ループトップとループエンドとで
囲まれた部分を連続的に読出すことができるようにして
いる。そして、上記キャリー出力Cout信号がLE端子から
出力され、ゆらぎ発生装置58のクロック信号CLKとして
用いられる。
波形メモリ76は、波形データをあらかじめ記憶してい
るものであり、CPU51から出力される波形を大まかに選
択するためのバンク信号BN0を上位アドレスとし、加算
器75の出力を下位アドレスとして波形データが読出され
るようになっている。この波形データが、デジタル楽音
波形信号として上述した乗算器60に供給される。
るものであり、CPU51から出力される波形を大まかに選
択するためのバンク信号BN0を上位アドレスとし、加算
器75の出力を下位アドレスとして波形データが読出され
るようになっている。この波形データが、デジタル楽音
波形信号として上述した乗算器60に供給される。
次に、第11図に示した電子楽器の動作を第13図のフロ
ーチャートを参照しながら説明する。
ーチャートを参照しながら説明する。
まず、電源投入等により動作が開始されると、音色ポ
インタが初期化される（ステップS20）。すなわち、放
音すべき音色を指定する音色ポインタを初期値に設定
し、この音色ポインタで指定されるメモリ52内の音色テ
ーブルに記憶されている初期音色データを波形発生装置
59に送出する。次いで、ゆらぎ発生装置58が初期化され
る（ステップS21）。つまり、音色テーブルに記憶され
ているゆらぎデータの初期値を読出し、これをゆらぎ発
生装置58に供給する。これにより、第７図に示した第１
の実施例ではラッチ31,33、及び一様乱数発生手段１内
のシフトレジスタ21に初期値がセットされ、第８図に示
した第２の実施例では、RAM43内のレジスタM0,M1,Mrが
初期値に設定される。
インタが初期化される（ステップS20）。すなわち、放
音すべき音色を指定する音色ポインタを初期値に設定
し、この音色ポインタで指定されるメモリ52内の音色テ
ーブルに記憶されている初期音色データを波形発生装置
59に送出する。次いで、ゆらぎ発生装置58が初期化され
る（ステップS21）。つまり、音色テーブルに記憶され
ているゆらぎデータの初期値を読出し、これをゆらぎ発
生装置58に供給する。これにより、第７図に示した第１
の実施例ではラッチ31,33、及び一様乱数発生手段１内
のシフトレジスタ21に初期値がセットされ、第８図に示
した第２の実施例では、RAM43内のレジスタM0,M1,Mrが
初期値に設定される。
以上の初期動作が終了すると、インタフェース56の内
容を読み込むことにより、パネルスイッチ55の操作があ
ったか否かが調べられる（ステップS22）。そして、パ
ネルスイッチ55に操作があったことが判断されると、そ
の操作内容に応じて音色ポインタを変更するとともに、
この音色ポインタが示す音色テーブルから音色毎に設定
されているゆらぎ発生装置58用の初期化データを読出
し、ゆらぎ発生装置58を初期化する（ステップS23）。
一方、上記ステップS22でパネルスイッチ55の操作がな
かったことが判断されると、センサ／インタフェース54
を読み込むことにより、鍵盤スイッチ53の押鍵があった
か否かが調べられる（ステップS24）。そして、押鍵が
あったことが判断されると、キーオン処理を行う（ステ
ップS25）。このキーオン処理は、ゆらぎ発生装置58、
波形発生装置59及びエンベロープ発生装置61に音色、タ
ッチ、音域に応じたデータを転送して発音開始を指示す
る処理である。これにより、音響装置63から楽音が発音
されることになる。
容を読み込むことにより、パネルスイッチ55の操作があ
ったか否かが調べられる（ステップS22）。そして、パ
ネルスイッチ55に操作があったことが判断されると、そ
の操作内容に応じて音色ポインタを変更するとともに、
この音色ポインタが示す音色テーブルから音色毎に設定
されているゆらぎ発生装置58用の初期化データを読出
し、ゆらぎ発生装置58を初期化する（ステップS23）。
一方、上記ステップS22でパネルスイッチ55の操作がな
かったことが判断されると、センサ／インタフェース54
を読み込むことにより、鍵盤スイッチ53の押鍵があった
か否かが調べられる（ステップS24）。そして、押鍵が
あったことが判断されると、キーオン処理を行う（ステ
ップS25）。このキーオン処理は、ゆらぎ発生装置58、
波形発生装置59及びエンベロープ発生装置61に音色、タ
ッチ、音域に応じたデータを転送して発音開始を指示す
る処理である。これにより、音響装置63から楽音が発音
されることになる。
一方、上記ステップS24で押鍵がなかったことが判断
されると、センサ／インタフェース54を読み込むことに
より、鍵盤スイッチ53の離鍵があったか否かが調べられ
る（ステップS26）。そして、離鍵があったことが判断
されると、キーオフ処理を行う（ステップS27）。この
キーオフ処理は、ゆらぎ発生装置58、波形発生装置59及
びエンベロープ発生装置61に音色、タッチ、音域に応じ
たデータを転送して発音終了を指示する処理である。こ
れにより、音響装置63からの発音が中止されることにな
る。この際、発音は完全に中止されるのではなく、離鍵
に伴ういくらかの音が残ることになる。
されると、センサ／インタフェース54を読み込むことに
より、鍵盤スイッチ53の離鍵があったか否かが調べられ
る（ステップS26）。そして、離鍵があったことが判断
されると、キーオフ処理を行う（ステップS27）。この
キーオフ処理は、ゆらぎ発生装置58、波形発生装置59及
びエンベロープ発生装置61に音色、タッチ、音域に応じ
たデータを転送して発音終了を指示する処理である。こ
れにより、音響装置63からの発音が中止されることにな
る。この際、発音は完全に中止されるのではなく、離鍵
に伴ういくらかの音が残ることになる。
以上の一連の処理が終了するとステップS22へ戻り、
上述した動作を繰り返し実行する。これにより、パネル
スイッチ55の操作、鍵盤スイッチ53の押鍵又は離鍵に伴
って音色を変更しつつ、自然音に近いゆらぎをもった音
で放音又はその中止が行われることになる。
上述した動作を繰り返し実行する。これにより、パネル
スイッチ55の操作、鍵盤スイッチ53の押鍵又は離鍵に伴
って音色を変更しつつ、自然音に近いゆらぎをもった音
で放音又はその中止が行われることになる。
また、上記処理とは独立に、インターバルタイマ50か
ら発生される一定周期の割り込み信号ITに応じて、第14
図に示す割り込み処理ルーチンが起動され、発音の打ち
切り処理が行われる。すなわち、割り込み信号ITがCPU5
1に供給されると、まず、エンベロープモニタ処理を行
う（ステップS30）。このエンベロープモニタ処理は、
エンベロープ発生装置61から現在のエンベロープ値Enを
読出す処理である。次いで、上記エンベロープ値Enが所
定値より小さいか否かを調べ（ステップS31）、小さく
なければ何等処理をすることなく割り込み処理ルーチン
をリターンする。すなわち、まだ所定値以上の音が放音
されている状態である。一方、エンベロープ値Enが所定
値より小さければ発音終了処理を行う（ステップS3
2）。この発音終了処理は発音を打ち切る処理であり、
発音中の音が所定値以下になったことにより発音が完全
に停止されることになる。
ら発生される一定周期の割り込み信号ITに応じて、第14
図に示す割り込み処理ルーチンが起動され、発音の打ち
切り処理が行われる。すなわち、割り込み信号ITがCPU5
1に供給されると、まず、エンベロープモニタ処理を行
う（ステップS30）。このエンベロープモニタ処理は、
エンベロープ発生装置61から現在のエンベロープ値Enを
読出す処理である。次いで、上記エンベロープ値Enが所
定値より小さいか否かを調べ（ステップS31）、小さく
なければ何等処理をすることなく割り込み処理ルーチン
をリターンする。すなわち、まだ所定値以上の音が放音
されている状態である。一方、エンベロープ値Enが所定
値より小さければ発音終了処理を行う（ステップS3
2）。この発音終了処理は発音を打ち切る処理であり、
発音中の音が所定値以下になったことにより発音が完全
に停止されることになる。
以上のように、一様乱数から所定の関数に従った確率
分布を有する乱数を発生させて、また、１つ前の状態を
加味した関数に従った確率分布を有する乱数を発生させ
て、さらには、Ｎ個前までの状態を加味した関数に従っ
た確率分布を有する乱数を発生させて、これら発生され
た乱数に応じて楽音信号を発生し、放音するようにした
ので、より自然に近いゆらぎを持った楽音を放音できる
ものとなっている。
分布を有する乱数を発生させて、また、１つ前の状態を
加味した関数に従った確率分布を有する乱数を発生させ
て、さらには、Ｎ個前までの状態を加味した関数に従っ
た確率分布を有する乱数を発生させて、これら発生され
た乱数に応じて楽音信号を発生し、放音するようにした
ので、より自然に近いゆらぎを持った楽音を放音できる
ものとなっている。
［発明の効果］ 以上詳述したように、本発明によれば複雑な操作を必
要とせず、また簡単かつ安価な構成で電子楽器の自然な
演奏を可能にした電子楽器のゆらぎ発生装置を提供でき
る。
要とせず、また簡単かつ安価な構成で電子楽器の自然な
演奏を可能にした電子楽器のゆらぎ発生装置を提供でき
る。
第１図は第１の発明の構成を示すブロック図、第２図は
第２の発明の構成を示すブロック図、第３図は第３の発
明の構成を示すブロック図、第４図（ａ）は一様乱数発
生手段が出力する乱数の確率分布を示す図、第４図
（ｂ）は第１の発明の関数回路を出力する乱数の確率分
布を示す図、第５図は第２の発明の関数回路が出力する
乱数の確率分布を示す図、第６図は一様乱数発生手段の
実施例の構成を示す回路図、第７図は本発明のゆらぎ発
生装置の第１の実施例の構成を示すブロック図、第８図
は本発明のゆらぎ発生装置の第２の実施例の構成を示す
ブロック図、第９図及び第10図は第８図に示した第２の
実施例の動作を説明するためのフローチャート、第11図
は本発明のゆらぎ発生装置を電子楽器に応用した構成を
示すブロック図、第12図は波形発生回路の構成を示すブ
ロック図、第13図及び第14図は第11図に示した電子楽器
の動作を説明するためのフローチャートである。 １……一様乱数発生手段、２……関数回路（第１の関数
回路）、５……記憶手段、６……関数回路（第２の関数
回路）、81〜8N……Ｎ個の記憶手段、９……関数回路
（第３の関数回路）。
第２の発明の構成を示すブロック図、第３図は第３の発
明の構成を示すブロック図、第４図（ａ）は一様乱数発
生手段が出力する乱数の確率分布を示す図、第４図
（ｂ）は第１の発明の関数回路を出力する乱数の確率分
布を示す図、第５図は第２の発明の関数回路が出力する
乱数の確率分布を示す図、第６図は一様乱数発生手段の
実施例の構成を示す回路図、第７図は本発明のゆらぎ発
生装置の第１の実施例の構成を示すブロック図、第８図
は本発明のゆらぎ発生装置の第２の実施例の構成を示す
ブロック図、第９図及び第10図は第８図に示した第２の
実施例の動作を説明するためのフローチャート、第11図
は本発明のゆらぎ発生装置を電子楽器に応用した構成を
示すブロック図、第12図は波形発生回路の構成を示すブ
ロック図、第13図及び第14図は第11図に示した電子楽器
の動作を説明するためのフローチャートである。 １……一様乱数発生手段、２……関数回路（第１の関数
回路）、５……記憶手段、６……関数回路（第２の関数
回路）、81〜8N……Ｎ個の記憶手段、９……関数回路
（第３の関数回路）。
Claims (3)
- 【請求項１】乱数を記憶する記憶手段と、 任意の特定範囲内で一様な確率分布を有する乱数を発生
する一様乱数発生手段と、 該一様乱数発生手段によって発生された一様な確率分布
を有する乱数から前記記憶手段の記憶内容に基づいて選
択される１つの関数に従う確率分布を有する乱数を生成
する関数回路と、 該関数回路によって生成された任意の特定範囲の確率分
布を有する乱数を前記記憶手段に記憶せしめる制御手段
と、を具備し、 前記関数回路により生成された任意の特定範囲の確率分
布を有する乱数出力に応じて所望の楽音信号を発生せし
めることを特徴とする、電子楽器のゆらぎ発生装置。 - 【請求項２】乱数を記憶する直列にシフト可能に接続さ
れたＮ個の記憶手段と、 任意の特定範囲内で一様な確率分布を有する乱数を発生
する一様乱数発生手段と、 この一様乱数発生手段によって発生された一様な確率分
布を有する乱数から前記Ｎ個の記憶手段に記憶された各
乱数に基づいて選択される１つの関数に従う確率分布を
有する乱数を生成する関数回路と、 該関数回路によって生成された任意の特定範囲の確率分
布を有する乱数を前記Ｎ個の記憶手段の中の１つの記憶
手段にシフト入力し、他の記憶手段の内容を直列にシフ
トする制御手段と、を具備し、 前記関数回路により生成された任意の特定範囲の確率分
布を有する乱数に応じて所望の楽音信号を発生せしめる
ことを特徴とする、電子楽器のゆらぎ発生装置。 - 【請求項３】任意の特定範囲内で一様な確率分布を有す
る乱数を発生する一様乱数発生手段と、 該一様乱数発生手段が発生する乱数の確率分布を、任意
の所定の入出力関係を持つ関数手段によって変換する複
数の確率分布変換手段と、 該確率分布変換手段を選択するための選択データを、前
に発生した乱数に基づいて生成する選択データ生成手段
と、 該選択データ生成手段により生成された選択データによ
って前記複数の確率分布変換手段から１つの確率分布変
換手段を選択する選択手段と、を具備し、 前記選択された確率分布変換手段によって生成された任
意の特定範囲の確率分布を有する乱数に応じて所望の楽
音信号を発生せしめることを特徴とする、電子楽器のゆ
らぎ発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045486A JP2974356B2 (ja) | 1990-02-28 | 1990-02-28 | 電子楽器のゆらぎ発生装置 |
| US07/662,770 US5208415A (en) | 1990-02-28 | 1991-02-28 | Fluctuation generator for use in electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045486A JP2974356B2 (ja) | 1990-02-28 | 1990-02-28 | 電子楽器のゆらぎ発生装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253982A Division JPH09160553A (ja) | 1996-09-05 | 1996-09-05 | 電子楽器のゆらぎ発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03249699A JPH03249699A (ja) | 1991-11-07 |
| JP2974356B2 true JP2974356B2 (ja) | 1999-11-10 |
Family
ID=12720734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045486A Expired - Lifetime JP2974356B2 (ja) | 1990-02-28 | 1990-02-28 | 電子楽器のゆらぎ発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5208415A (ja) |
| JP (1) | JP2974356B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000194361A (ja) * | 1998-12-25 | 2000-07-14 | Kawai Musical Instr Mfg Co Ltd | 電子音響装置のゆらぎ付加装置及びゆらぎ付加方法 |
| GB2418054A (en) * | 2004-09-08 | 2006-03-15 | Anna Elizabeth Redgate | Application of random variations to musical notes generated by electronic means |
| US20110191129A1 (en) * | 2010-02-04 | 2011-08-04 | Netzer Moriya | Random Number Generator Generating Random Numbers According to an Arbitrary Probability Density Function |
| JP5967564B2 (ja) * | 2010-04-17 | 2016-08-10 | Ｎｌ技研株式会社 | 電子オルゴール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3711620A (en) * | 1970-01-29 | 1973-01-16 | Tokyo Shibaura Electric Co | Musical tone signal generator |
| US3749837A (en) * | 1972-05-02 | 1973-07-31 | J Doughty | Electronic musical tone modifier for musical instruments |
| US3919648A (en) * | 1973-06-15 | 1975-11-11 | Baldwin Co D H | Voltage-controlled filter |
| US4026180A (en) * | 1974-05-31 | 1977-05-31 | Nippon Gakki Seizo Kabushiki Kaisha | Electronic musical instrument |
| JPS54124645A (en) * | 1978-03-20 | 1979-09-27 | Nec Corp | Random number generator |
| US4327419A (en) * | 1980-02-22 | 1982-04-27 | Kawai Musical Instrument Mfg. Co., Ltd. | Digital noise generator for electronic musical instruments |
| US4348931A (en) * | 1980-04-21 | 1982-09-14 | Baldwin Piano & Organ Company | Simulating wind noise in electronic organs using digital noise generators |
| US4622877A (en) * | 1985-06-11 | 1986-11-18 | The Board Of Trustees Of The Leland Stanford Junior University | Independently controlled wavetable-modification instrument and method for generating musical sound |
| JPS6457300A (en) * | 1987-08-28 | 1989-03-03 | Matsushita Electric Ind Co Ltd | Electronic musical instrument |
-
1990
- 1990-02-28 JP JP2045486A patent/JP2974356B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-28 US US07/662,770 patent/US5208415A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5208415A (en) | 1993-05-04 |
| JPH03249699A (ja) | 1991-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413543A (en) | Synchro start device for electronic musical instruments | |
| JP2974356B2 (ja) | 電子楽器のゆらぎ発生装置 | |
| US5428183A (en) | Tone signal generating apparatus for performing a timbre change by storing a full frequency band in a wave memory | |
| US4562763A (en) | Waveform information generating system | |
| JPH06259065A (ja) | 電子楽器 | |
| JPH0486795A (ja) | 楽音発生装置 | |
| US5221803A (en) | Tone signal generation from fewer circuits | |
| US5430242A (en) | Electronic musical instrument | |
| US5284080A (en) | Tone generating apparatus utilizing preprogrammed fade-in and fade-out characteristics | |
| JP2932841B2 (ja) | 電子楽器 | |
| JP2698942B2 (ja) | 楽音発生装置 | |
| US5403968A (en) | Timbre control apparatus for an electronic musical instrument | |
| JPH071430B2 (ja) | 電子楽器 | |
| JP2508167B2 (ja) | 波形デ―タ作成装置 | |
| JPH09160553A (ja) | 電子楽器のゆらぎ発生装置 | |
| JP2900457B2 (ja) | 電子楽器 | |
| JP2701177B2 (ja) | 楽音発生装置 | |
| JPH0522918B2 (ja) | ||
| JP2728243B2 (ja) | 電子楽器 | |
| JP2570819B2 (ja) | 電子楽器 | |
| US5371319A (en) | Key assigner for an electronic musical instrument | |
| JP3116447B2 (ja) | デジタル信号処理プロセッサ | |
| JPH03204697A (ja) | 楽音信号発生装置 | |
| JP2549443Y2 (ja) | タッチレスポンス機能付電子楽器 | |
| JP3578103B2 (ja) | 音源用集積回路 |