JP2809275B2 - 波形信号出力装置 - Google Patents
波形信号出力装置Info
- Publication number
- JP2809275B2 JP2809275B2 JP62167071A JP16707187A JP2809275B2 JP 2809275 B2 JP2809275 B2 JP 2809275B2 JP 62167071 A JP62167071 A JP 62167071A JP 16707187 A JP16707187 A JP 16707187A JP 2809275 B2 JP2809275 B2 JP 2809275B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- waveform
- address
- register
- waveform signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は記憶されている波形情報を繰り返し読み出
して出力する波形信号出力装置に関するものである。 ［従来技術とその問題点］ 従来より波形信号をデジタル記録し、この波形信号を
音階周波数に対応する速度で読み出すようにした波形信
号出力装置、例えば電子楽器が種々開発されている。 この種の電子楽器のひとつのタイプとして、波形を多
数周期分記録しておき、それを繰り返し読み出すつまり
ループ再生機能を有するものがある。例えば、そのよう
な技術を開示したものとして、特開昭55−28072号公
報、米国特許第4,442,745号公報、同第4,502,361号公報
などがある。 また、この種の電子楽器のふたつめのタイプとして、
多数周期分の波形を１周期乃至数周期単位の単位波形に
区分して記憶させておき、波形を読み出す際には上記単
位波形毎に指定したループ回数に従って各単位波形を所
定のループ回数ずつ繰り返し読み出すようにしたものが
ある（特開昭56−35192号公報）。 しかし、上記ひとつめのタイプの電子楽器では、指定
できるループ区間は固定的なもの、あるいはメーカーサ
イドで設定されているものであるため、波形メモリが有
効に利用できず、数多くの変化に富んだ音源波形を得る
には別なサンプリング波形が必要になるという不都合が
ある。 また、上記ふたつめのタイプの電子楽器では、多数周
期にわたる波形に対し複数個のループ区間を指定できる
ものの、ループ区間の指定は上記単位波形を最小単位と
して行わねばならないため、指定できるループ区間の位
置は必ずしも任意なものではなかった。 ［発明の目的］ 本発明は上述した事情に鑑みてなされたもので、その
目的とするところは、波形メモリに記憶されたデジタル
波形信号の任意の位置に複数のループ区間を設定できる
ようにすることにより、波形メモリが有効に利用でき
る、数多くの変化に富んだ音源波形を得ることのできる
波形信号出力装置を提供することにある。 ［実施例］ 以下、本発明の実施例につき図面を参照して詳述す
る。 ＜第１実施例の構成＞ 第１図はこの発明の第１実施例である電子楽器の要部
抽出回路で、図中10はランダムアクセスメモリ（RAM）
として構成され、図示しないマイクにて外部音を収音
し、サンプリング処理の施された所定の楽音の波形デー
タを記憶する波形メモリを示し、図示されていない鍵盤
の鍵操作に応答して、波形メモリ10に記憶されている波
形データがループ再生動作を通じて読み出されてクロス
フェード処理され、なめらかな楽音としてサウンドシス
テム20から放音されていく。 この実施例は、時分割処理による８音ポリフォニック
構成の電子楽器を対象にしているので、カレントアドレ
スレジスタ１、ピッチデータレジスタ２、ループスター
トアドレスレジスタ３、オフセットデータレジスタ４、
ループエンドアドレスレジスタ５及びクロスフェードレ
ベルレジスタ17として示されている各レジスタは８段構
成になっている。カレントアドレスレジスタ１は再生ル
ープのカレントアドレスTAを出力し、ピッチデータレジ
スタ２は鍵盤での任意な鍵操作で指定された音高に対応
して波形の読み出し速度を指示するピッチデータを出力
する。ループスタートアドレスレジスタ３、オフセット
データレジスタ４及びループエンドアドレスレジスタ５
には、波形メモリ10に記憶されている波形データをルー
プ再生する際における波形読み出し開始のループスター
トアドレスLS、カレントアドレスレジスタ１でのカレン
トアドレス（第１のアドレス値）に対して位相のずれた
オフセットアドレスTOA（第２のアドレス値）を作り出
すオフセットデータOA及び読み出しアドレスの最終アド
レスつまりループエンドアドレスLEがそれぞれ図示しな
いCPUから入力され、前以って設定されていて、通常、
これらレジスタにおけるデータは、所定のクロックパル
スφにより、それぞれの帰還回路を通してループ状に動
いている。 加算器６はカレントアドレスレジスタ１の出力にピッ
チデータレジスタ２のピッチデータを加算するもので、
カレントアドレスレジスタ１の出力であるカレントアド
レスTAは、加算器６の動作モードに応じて増加する。同
様にして、加減算器８はカレントアドレスレジスタ１の
出力であるカレントアドレスTAにオフセットデータレジ
スタ４のオフセットデータOAを加算又は減算するもの
で、加減算器８の出力であるオフセットアドレスTOAは
加減算器８の動作モードに応じて増加又は減少する。 カレントアドレスレジスタ１の出力であるカレントア
ドレスTA及びオフセットアドレスTOAは、データマルチ
プレクサ９の入力端子9a及び9bにそれぞれ入力され、そ
こでそれぞれのチャンネルタイミングでいずれかが選択
され波形メモリ10に読出アドレスデータとして出力さ
れ、その入力されたアドレス値に対応して読み出された
波形データは、データデマルチプレクサ11において、カ
レントアドレス及びオフセットアドレスに対応する２つ
の波形データ（A1、B1）に振り分けられてミキサ12の入
力端子12a及び12bへと供給される。このミキサ12は、入
力された２つの波形データ（A1、B1）を、別な入力端子
12cに入力されて来るクロスフェードレベルCFLに基づい
てそれぞれ重み付けしてミキシングするクロスフェード
処理を施したなめらかな波形データABをディジタル／ア
ナログ変換器13に出力する。このディジタル／アナログ
変換器13でアナログ値に変換された波形データはサウン
ドシステム20により楽音として放音されていく。 また、データマルチプレクサ９において選択されてア
ドレスデータは比較器14での一方の入力端子14aに入力
されており、他の入力端子14bにはループエンドアドレ
スレジスタ５からのループエンドアドレスLEが入力され
ている。端子14aには時間的に交互に２つのアドレス値
が入力されているので、比較器14は２種類の比較動作を
実行する。つまり、１つはカレントアドレスTAとループ
エンドアドレスLEとの比較であり、他の１つはカレント
アドレスにオフセットデータを加減算したオフセットア
ドレスTOAとループエンドアドレスLEとの比較であり、
比較器14での比較結果データTA≧LE又はTOA≧LE（いず
れも「１」信号）は、データマルチプレクサ９と同期し
たデータデマルチプレクサ15においてそのチャンネルタ
イミングに基づき２つの出力端子15a（TA≧LE）又は15b
（TOA≧LE）に振り分けられる。 上記比較器14での比較結果がTA≧LEになると、データ
デマルチプレクサ15の出力端子15aが“1"となるので、S
/Rフリップフロップ16がリセットされると同時に、デー
タマルチプレクサ７の選択制御信号が反転され、端子7a
を遮断して端子7bが接続され、ループスタートアドレス
レジスタ３のループスタートアドレスLSが加算器６を介
してカレントアドレスレジスタ１に書き込まれる。 また、比較器14での比較結果がTOA≧LEのときは、デ
ータデマルチプレクサ15の出力端子15bが“1"となり、S
/Rフリップフロップ16の出力端子Ｑにおける信号CFLPを
“1"にセットする。加減算器18に対する信号CFLPは、Ｑ
＝１のとき加算、そしてＱ＝０のとき減算指令として作
用する。つまり、クロスフェードレベルレジスタ17の出
力であるクロスフェードレベルCFLは、CFLP＝１におい
て＋１され、CFLP＝０において−１され、このクロスフ
ェードレベルCFLは、前にも述べたように波形メモリ10
から読み出された波形データに対する重み付けのための
信号としてミキサ12の入力端子12cに送出される一方、
加減算制御回路19の入力となっている。 加減算制御回路19は、加減算器18を加算又は減算の稼
動状態に置くための稼動信号AOKを発生する回路で、こ
の稼動信号AOKは、クロスフェードレベルCFLが加減算制
御回路19に予め設定されている最大−最大値の間だけ出
力される。つまり、この稼動信号AOKは、CFLP＝１の加
算状態において、クロスエードレベルCFLが加減算制御
回路19での最大値に達したとき、又はCFLP＝０の減算状
態において、CFLが加減算制御回路19での最小値に達し
たときに出力されなくなり、かかる状態において加減算
器18はその加減算動作を停止する。 更に、S/Rフリップフロップ16の出力である信号CFLP
は加減算器８に対する減算指令信号MINUSになってお
り、加減算器８は、CFLP＝１において減算器、そしてCF
LP＝０において加算器として動作する。 ＜第１実施例の動作＞ 次に第１実施例の動作について述べる。 第２図は、第１図に示されている回路の各部における
信号波形を示し、図で用いられている各種記号は第１図
ものにそれぞれ対応している。 まず、第２図（１）に示されている実線でのカレント
アドレスTAと点線でのオフセットアドレスTOAとの関係
を見るに、その波形の傾斜は、鍵盤で指定された音高に
従ってピッチデータレジスタ２から出力されるピッチデ
ータに基づいており、波形メモリ10に対する波形データ
の読み出しアドレスはカレントアドレスTA及びオフセッ
トアドレスTOA共に、ループスタートアドレスレジスタ
３でのループスタートアドレスLSを下限とし、ループエ
ンドアドレスレジスタ５でのループエンドアドレスLEを
上限として繰り返されている。この実施例では、オフセ
ットデータレジスタ４でのオフセットデータOAを（LE−
LS）/2に設定しているため、TA及びTOAがスタートする
タイミングの間隔（t1、t2……t6の隣に合う間隔）は等
しくなっている。従って、比較器14での比較結果でデー
タデマルチプレクサ15の出力端子15a及び15bが交互に
“1"になって、S/Rフリップフロップ16がセットされる
タイミングはt1、t3、t5……で、リセットされるタイミ
ングはt2、t4、t6……であるので、S/Rフリップフロッ
プ16の出力信号CFLPは第２図（２）に示されている波形
となる。更に、CFLP＝１は加減算器８に対する減算指令
信号MINUS（第２図（３））となっているので、オフセ
ットアドレスTOAはCFLPが“1"になるタイミング、つま
り、t1、t3、t5……においてループスタートアドレスLS
にまで戻されている。同様にして、CFLPが“0"になるタ
イミングt2、t4、t6…は、S/Rフリップフロップ16のリ
セット端子Ｒに“1"が入るタイミングに相当するので、
データマルチプレクサ７での選択信号が反転されて、カ
レントアドレスTAがループスタートアドレスLSにまで引
き戻されている。 また、CFLP＝１は加減算器18に対して加算指令となる
ので、クロスフェードレベルレジスタ17の出力であるク
ロスフェードレベルCFLは、第２図（５）に示されてい
るように、例えば、時刻t1から、加減算器18を循環しな
がら＋１づつ加算されて増大し、最大値MAXに至ったと
き加減算制御回路19は稼動信号AOKを出力停止させ、そ
の加算動作を停止させて、クロスフェードレベルCFLを
その最大値MAXに維持する。出力停止された加減算制御
回路19の稼動信号AOKは、時刻t2において、CFLPが今度
は“0"になるときに再び発生される。ここで、クロスフ
ェードレベルレジスタ17のクロスフェードレベルCFLは
加減算器18を循環しながら−１ずつ減算され、加減算制
御回路19での最小値MINに至ったとき、稼動信号AOKを出
力停止させて、加減算器18の減算動作を停止させ、その
後、CFLPが“1"に変わるまで、クロスフェードレベルレ
ジスタ17のクロスフェードレベルCFLをその最小値MINに
維持する。加減算制御回路19が出力する稼動信号AOKの
波形は第２図（４）に示されており、AOKは各時間間隔
の間、例えばt1とt2との間でオン、オフを１回づつ実行
している。 こうして得られたクロスフェードレベルレジスタ17の
出力、つまり、クロスフェードレベルCFLは、ミキサ12
の入力端子12cに与えられて、端子12a及び12bに入力さ
れて来る第２図（８）に示されているような波形データ
A1及びB1をクロスフェード処理するために使用される。 第２図（８）において、実線で示されている曲線A1は
カレントアドレスTAに対応して波形メモリ10から読み出
された波形データのエンベロープすなわち振幅値を示
し、曲線B1はオフセットアドレスTOAに対応した振幅値
を示す。振幅値B1はクロスフェードレベルCFLと同じ波
形の信号γ（第２図（６））でもって重み付けされ、こ
れに対して、振幅値A1はCFLを反転した波形の信号α
（第２図（７））でもって重みづけされて、第２図
（９）に示されているような２つの波形B2及びA2を得て
おり、この重みづけ処理は、第２図（８）に示されてい
る振幅値B1にγを掛け合せ、そしてA1にαを掛け合せる
ことにより行われる。 第２図（10）に示されている曲線ABはミキサ12の出力
を示し、これは、第２図（９）に示されている２つの重
み付けされた波形A2及びB2をミキシングすることで得ら
れ、図からも見られるように、ループ区間の最終アドレ
スから先頭アドレスに切換わる付近でクリック部分のな
い円滑に移行した楽音波形となっている。つまり、時刻
t1とt2との中間にあって加減算制御回路19からの稼動信
号AOKが“0"になるときに対応するt1-1の時点からt2ま
での間では第２図（９）での波形B2が出力され、これに
対し、次にAOKが“0"になるt2-2からt3までの間では波
形A2が出力され、これらの波形の間、すなわち、時刻t2
からt2-2までのつなぎ部分は波形Ｂの下降する部分と波
形Ａの上昇する部分との合成波として形成され、除々に
上昇する弯曲波形となっている。 上述したように、この実施例では、ループスタートア
ドレスレジスタ３及びループエンドアドレスレジスタ５
に予めCPUが設定したループスタートアドレス及びルー
プエンドアドレスに基づいて、繰り返し波形の読み出し
が行なえた。 ところで、ループスタートアドレスレジスタ３及びル
ープエンドアドレスレジスタ５はCPUによって書き換え
可能であり、本実施例で、複数のループ再生を演奏者が
指定して行うには、波形の読み出しの進行に応じて、CP
Uが適便ループスタートアドレスレジスタ３及びループ
エンドアドレスレジスタ５に演奏者が予め設定したルー
プスタートアドレス及びループエンドアドレスを入力し
てやれば、自動的に複数のループ再生処理が可能とな
る。 ＜第２実施例＞ 第２実施例は第１実施例の機能を更に向上させ、スイ
ッチ手段、表示手段等を設けてて複数のループ区間の設
定及びループ区間の読み出す順序の設定を簡単に設定で
きるようにしたものである。 第３図は、第２実施例として構成した電子楽器の要部
の回路を示し、基本的構成は第１図に示す第１実施例の
ものと同じであるため、同一の或は類似の構成要素は同
一の或はアルファベットを伴なう参照数字でもって示
し、その説明は省略し、第１実施例と異なる構成要件を
説明する。 まずクロスフェードの各種パラメータを入力設定する
ためのスイッチ部22と、スイッチ部22で入力されたパラ
メータを表示する表示部（LCD）23がある。CPU25はスイ
ッチ部22及び複数の鍵からなる鍵盤部24の出力を受けて
所定のデータフォーマットにデコードして対応する内部
レジスタに記憶するとともに、そのデータを必要に応じ
て回路各部に出力する。CPU25から出力するクロスフェ
ードの区間を変更する設定値はクロスフェードタイムレ
ジスタ26を介してクロスフェードタイムカウンタ27に入
力する。また全波形の終了アドレスを比較器14Aに与え
るエンドアドレスレジスタ28が設けられており、比較器
14AからのEND（終了）信号と、データデマルチプレクサ
15からのINT（インタラプト）信号とをCPU25に出力す
る。クロスフェードタイムカウンタ27の出力の加減算器
18Aの＋１端子に接続されクロスフェードレベルCFLの増
加速度を制御する。また、各種レジスタ、すなわち、ピ
ッチデータレジスタ２、ループスタートアドレスレジス
タ３、オフセットデータレジスタ４、ループエンドアド
レスレジスタ５及びエンドアドレスレジスタ28での帰還
回路には選択部2B、3B、4B、5B及び28Bがそれぞれ設け
られていて、CPU25からの切換信号SWSにより、対応する
レジスタにそれ自体のデータを入れるか又はCPU25から
のデータを入れるかが選択されるようになっている。 データデマルチプレクサ15からのINT信号は、カレン
トアドレスレジスタ１のデータTAがループエンドに至っ
たときに出る信号で、ループスタートアドレスレジスタ
３のスタートアドレスがデータマルチプレクサ７を介し
てカレントアドレスレジスタ１に転送されるタイミング
に一致していて、CPU25への割込み信号となっている。
つまり、この第２実施例では、第４図に示すように、ト
ランケートスタートからトランケートエンド迄で指定さ
れた１つの波形での任意な部分を、この例では、ループ
１、ループ２、ループ３、ループ４及びループ５のよう
に抽出して設定できるようにしているため、１つのルー
プから次のループへの移行に際して上述したINT信号が
割込み信号として使用されることになる。 また、比較器14AからのEND信号は、エンドアドレスレ
ジスタ28の内容に対応していて全波形の終了に際して出
され、CPU25はこのEND信号に応答して波形の作成動作を
終了させることになる。 更に、クロスフェードタイムカウンタ27から出力され
る信号＋１は加減算器18に対するインクリメント信号で
ある。つまり、このインクリメント信号は、クロスフェ
ードタイムカウンタ27の計数速度がCPU25よりクロスフ
ェードタイムレジスタ26に与えられる設定値によって変
えられるので、クロスフェードタイムカウンタ27自体か
ら見ると可変の時間間隔で出力するキャリー信号であ
り、加減算器18から見ると演算指令信号となっている。
加減算器18に信号が入るとクロスフェードレベルレジス
タ17の内容を＋１し、信号が入らなければクロスフェー
ドレベルレジスタ17の内容をそのまま循環させることに
なる。 第５図は操作パネル面の主な構成を示し、中央にLCD2
3が配置され、LCD23の右側にはスイッチ部22での数値設
定用のテンキー22aが配置され、そして左側には、LCD23
上に表示されるファンクション指定用の矢印23a（第６
図を参照）及びカーソル23b（第７図を参照）を移動さ
せるための上下左右に対応した４つのカーソルキー22b
と、表示を１つ前のモードに戻すためのエスケープキー
22cと、表示されたモードの種類及び入力した数値を確
定するためのエンターキー22dとが設けられている。 次に、スイッチ部22及びLCD23を用いて第４図に示す
マルチループを設定して行く手順を、主として、第５図
〜第９図を参照して説明する。 第６図はメインメニューの表示内容を示し、所定の操
作を経て楽音生成（CREATE VOICE）モードが表示された
ものとする。そこで、演奏者は、カーソルキー22b操作
して矢印23aをトランケート（TRUNCATE）に合わせてた
後、エンターキー22dを押して楽音生成モードの種類を
確定する。 すると、LCD23は、第７図に示すように、トランケー
トメニュー（TRUNCATE）の表示になるので、カーソルキ
ー22bを操作してカーソル23bをスタート（START）の部
分に合わせた後、テンキー22aを操作して、必要とする
波形（第４図）の発音開始を示すトランケートスタート
アドレスを入力してエンターキー22dを押し、同様な操
作で発音の終了を示すトランケートエンドアドレス（EN
D）を設定して、波形の使用範囲を決める。その後、エ
スケープキー22cをオン操作すると、LCD23は第６図の表
示に戻るので、矢印23aをループ（LOOP）に合せてエン
ターキー22dを押す。 ここで、LCD223は第８（ａ）に示すループメニュー１
（LOOP1）の表示に切り替わる。そこで、前と同様にし
て、カーソルキー22bで位置を指定し、テンキー22aで数
値を入力し、エンターキー22dで確定して、ループ１の
各種パラメータを設定するが、スタート（START）及び
エンド（END）はループ１のスタートアドレス及びエン
ドアドレスであり、ループタイム（LOOP TIME）はその
繰り返し時間であり、クロスタイム（CROSS TIME）は２
つの波形をクロスさせる時間であり、ネクスト（NEXT）
は次のループ（この場合ではループ２）への移行に際
し、途中の区間をなぞって行くのか、つまり、トレース
（RTACE）して行くのか又は飛び越えて行くのか、つま
り、スキップ（SKIP）して行くのかを示し、このNEXTの
指定は下カーソルキー「▽」22bによって行わて、エン
ターキー22dによって確定される。ここで、右カーソル
キー「」を押すと、LCD23での表示は、第８図（ｂ）
に示すように、ループメニュー２（LOOP2）の表示に切
り替わる。 LOOP2以下LOOP8までのメニュー内容はLOOP1のものと
同じなので、同様な操作で設定できる。しかしながら、
LOOPを幾つ用いているかは任意で、例えば、第４図に示
すようにループ５までならば、LOOP5までを使用すれば
良い。また、LOOP2からLOOP1へなどと表示を戻すには、
左カーソルキー「」を押せば良い。 こうして設定された各ループについての設定値は、第
９図に示すように、それぞれに対応するレジスタに順番
にセットされていく。また、使用しないLOOPがある場
合、それらに対応したスタートアドレスレジスタ及びエ
ンドアドレスレジスタには初期値としてトランケートモ
ードで設定したエンドアドレスが、ループタイムレジス
タ及びクロスタイムレジスタには初期値として“0"が、
そしてネクストレジスタには初期値としてTRACEがそれ
ぞれセットされている。 ＜第２実施例の動作＞ 次に、第２実施例の動作について述べる。 第10図はマルチループの動作を説明するためのフロー
チャートを示している図であって、このフローチャート
は鍵盤部24でのキーオン中で、しかもデータデマルチプ
レクサ15からのINT信号に応答してスタートする。CPU25
は、ステップS1において、ループｉ（第ｉ番目のルー
プ）のループタイムエンドが来てから、初めてのループ
エンドにあたるのかどうかを判断し、YESであれば、ス
テップS2に進み、そこで、そのループでのNEXTの内容が
スキップかどうかを判断する。 ステップS2の判断結果でYESであれば、CPU25は、ステ
ップS3において次のループのスタートアドレスをループ
スタートアドレスレジスタ３の選択部3Bに入れ、引続い
て、選択部3Bに切換信号SWSを与えてから（ステップS
4）、次のINT信号の出力を待って（ステップS5）、次の
ループのエンドアドレスをループエンドアドレスレジス
タ５の選択部5Bに入れ（ステップS6）、その選択部5Bに
切換信号SWSを与え（ステップS7）、ループナンバーレ
ジスタｉの内容を＋１して（ステップS8）、エンドとな
る。第11図は、ステップS3〜S7でのスキップ処理のタイ
ミングを図式的に示している図で、区間Ａ（ループに対
応）でのループタイムエンドがその区間の中間点P1にお
いて生じたものとすると、CPU25は区間Ａでのループエ
ンドを過ぎてそのスタートアドレスに戻った時P2でルー
プスタートアドレスレジスタ３のループスタートアドレ
スを区間Ｃのループスタートアドレスに切換え（ステッ
プS3、S4）、区間Ａのループエンドアドレスを過ぎて
（ステップS5）、区間Ｂをスキップし、区間Ｃに入った
時点P3において、ループエンドアドレスレジスタ５のル
ープエンドアドレスを区間Ｃのループエンドアドレスに
切換える。次に、ループナンバーレジスタｉに対する＋
１は（ステップS8）、第９図に示されている各レジスタ
の数字を１つ大きくして、次のレジスタ内容を指定した
ことになる。 さて、第10図に戻って、もしもステップS2の判断でNO
であれば、トレースが指定されていることになるので、
CPU25は、ステップS9において、次のループのエンドア
ドレスをループエンドアドレスレジスタ５の選択部5Bに
入れた後、その選択部5Bに切換信号SWSを与え（ステッ
プS10）、引続き、ループスタートアドレスレジスタ３
の選択部3Bに次のループのスタートアドレスを入れ（ス
テップS11）、その選択部3Bに切換信号SWSを与え（ステ
ップS12）、ループナンバーレジスタｉを＋１して（ス
テップS13）、エンドとなる。第12図はステップS9〜S12
でのトレース処理のタイミミングを図式的に示している
図で、区間Ａでのループタイムエンドがその区間の中間
点P4で生じたものとすると、CPU25は区間Ａでのループ
エンドからそのスタートアドレスに戻った時点P5でルー
プエンドアドレスレジスタ５のループエンドアドレスを
区間Ｃのループエンドアドレスに切換え（ステップS9、
S10）、引続いて、ループスタートアドレスレジスタ３
のループスタートアドレスを区間Ｃのループスタートア
ドレスに切換えている（ステップS11、S12）。 このようにして、ループ間でのスキップ及びトレース
処理が行われる。 第13図は、加減算制御部19Aの動作の流れを示すフロ
ーチャートであって、このフローチャートはループタイ
ムエンドになったときにスタートし、CPU25は、ステッ
プW1において、INT信号が２つ生じたかどうかを判断
し、YESになってから、ステップW2に進み、そこで、加
減算器18Aに対する出力AOKを“0"にセットしてエンドと
なる。つまり、ステップW1及びW2の処理は、１つのルー
プタイムを抜けるときにには、カレントアドレスレジス
タ１の出力TAに対応するいわゆる表の波形の混合比が最
大値にあることが望ましいため、クロスフェードレベル
レジスタ17の出力であるクロスフェードレベルCFLが必
ず徐々に最大値になるようにタイミングを合わせ（ステ
ップW1）、そのタイミングで加減算器18AへのAOK信号を
“0"にしてその演算動作を停止させ、クロスフェードレ
ベルレジスタ17のクロスフェードレベルをその最大値に
維持させて（ステップW2）、クリックの発生を防止して
いる。 第14図は、クロスフェードレベルレジスタ17の出力で
あるクロスフェードレベルCFLの例で、特に、クロスフ
ェードタイムをループ１区間のタイムの1/2とした場合
の例、つまり、第８図でのCROSS TIMEを調整して、加減
算制御部19Aに前以って設定されている最大値に至った
後、すぐに減算されるように設定されている場合の例を
示し、クロスフェードとしては最も効果的な設定となっ
ている。第13図のフローの説明で言及したカレントアド
レスレジスタ１の表波形に対応するクロスフェードレベ
ルは実線で示され、ループタイムエンドが生じてそのク
ロスフェードレベルが徐々に上昇して最大値に維持され
るには、２つの最大値、つまり、データデマルチプレク
サ15からINT信号が出力される２つの時点P6及びP7を経
ているのが見られる。 このようにして、例えば、ループタイムエンドが１ル
ープの後半で発生して、そのクロスフェードレベルが急
激に最大値（100％）にまで上昇されることに起因した
クリックの発生の可能性を回避している。 以上、この第２の実施例では、連続したループ区間の
間の波形データをそのまま読み出すか、あるいは読み出
さずにおくかを指定可能としたため数多くの変化に富ん
だ音源波形が得られる。 ［発明の効果］ この発明は以上詳細に説明したように、本発明によれ
ば、１つの波形上に複数のループ区間を設定し、指定さ
れた順序でこれら各ループ区間から波形信号がループ再
生されるので、波形記憶手段に１種類の波形を記憶して
おくだけで変化に富んだ多種多様な波形を数多く生成で
き、これにより波形記憶手段を効率良く利用することが
できるという効果を奏する。
して出力する波形信号出力装置に関するものである。 ［従来技術とその問題点］ 従来より波形信号をデジタル記録し、この波形信号を
音階周波数に対応する速度で読み出すようにした波形信
号出力装置、例えば電子楽器が種々開発されている。 この種の電子楽器のひとつのタイプとして、波形を多
数周期分記録しておき、それを繰り返し読み出すつまり
ループ再生機能を有するものがある。例えば、そのよう
な技術を開示したものとして、特開昭55−28072号公
報、米国特許第4,442,745号公報、同第4,502,361号公報
などがある。 また、この種の電子楽器のふたつめのタイプとして、
多数周期分の波形を１周期乃至数周期単位の単位波形に
区分して記憶させておき、波形を読み出す際には上記単
位波形毎に指定したループ回数に従って各単位波形を所
定のループ回数ずつ繰り返し読み出すようにしたものが
ある（特開昭56−35192号公報）。 しかし、上記ひとつめのタイプの電子楽器では、指定
できるループ区間は固定的なもの、あるいはメーカーサ
イドで設定されているものであるため、波形メモリが有
効に利用できず、数多くの変化に富んだ音源波形を得る
には別なサンプリング波形が必要になるという不都合が
ある。 また、上記ふたつめのタイプの電子楽器では、多数周
期にわたる波形に対し複数個のループ区間を指定できる
ものの、ループ区間の指定は上記単位波形を最小単位と
して行わねばならないため、指定できるループ区間の位
置は必ずしも任意なものではなかった。 ［発明の目的］ 本発明は上述した事情に鑑みてなされたもので、その
目的とするところは、波形メモリに記憶されたデジタル
波形信号の任意の位置に複数のループ区間を設定できる
ようにすることにより、波形メモリが有効に利用でき
る、数多くの変化に富んだ音源波形を得ることのできる
波形信号出力装置を提供することにある。 ［実施例］ 以下、本発明の実施例につき図面を参照して詳述す
る。 ＜第１実施例の構成＞ 第１図はこの発明の第１実施例である電子楽器の要部
抽出回路で、図中10はランダムアクセスメモリ（RAM）
として構成され、図示しないマイクにて外部音を収音
し、サンプリング処理の施された所定の楽音の波形デー
タを記憶する波形メモリを示し、図示されていない鍵盤
の鍵操作に応答して、波形メモリ10に記憶されている波
形データがループ再生動作を通じて読み出されてクロス
フェード処理され、なめらかな楽音としてサウンドシス
テム20から放音されていく。 この実施例は、時分割処理による８音ポリフォニック
構成の電子楽器を対象にしているので、カレントアドレ
スレジスタ１、ピッチデータレジスタ２、ループスター
トアドレスレジスタ３、オフセットデータレジスタ４、
ループエンドアドレスレジスタ５及びクロスフェードレ
ベルレジスタ17として示されている各レジスタは８段構
成になっている。カレントアドレスレジスタ１は再生ル
ープのカレントアドレスTAを出力し、ピッチデータレジ
スタ２は鍵盤での任意な鍵操作で指定された音高に対応
して波形の読み出し速度を指示するピッチデータを出力
する。ループスタートアドレスレジスタ３、オフセット
データレジスタ４及びループエンドアドレスレジスタ５
には、波形メモリ10に記憶されている波形データをルー
プ再生する際における波形読み出し開始のループスター
トアドレスLS、カレントアドレスレジスタ１でのカレン
トアドレス（第１のアドレス値）に対して位相のずれた
オフセットアドレスTOA（第２のアドレス値）を作り出
すオフセットデータOA及び読み出しアドレスの最終アド
レスつまりループエンドアドレスLEがそれぞれ図示しな
いCPUから入力され、前以って設定されていて、通常、
これらレジスタにおけるデータは、所定のクロックパル
スφにより、それぞれの帰還回路を通してループ状に動
いている。 加算器６はカレントアドレスレジスタ１の出力にピッ
チデータレジスタ２のピッチデータを加算するもので、
カレントアドレスレジスタ１の出力であるカレントアド
レスTAは、加算器６の動作モードに応じて増加する。同
様にして、加減算器８はカレントアドレスレジスタ１の
出力であるカレントアドレスTAにオフセットデータレジ
スタ４のオフセットデータOAを加算又は減算するもの
で、加減算器８の出力であるオフセットアドレスTOAは
加減算器８の動作モードに応じて増加又は減少する。 カレントアドレスレジスタ１の出力であるカレントア
ドレスTA及びオフセットアドレスTOAは、データマルチ
プレクサ９の入力端子9a及び9bにそれぞれ入力され、そ
こでそれぞれのチャンネルタイミングでいずれかが選択
され波形メモリ10に読出アドレスデータとして出力さ
れ、その入力されたアドレス値に対応して読み出された
波形データは、データデマルチプレクサ11において、カ
レントアドレス及びオフセットアドレスに対応する２つ
の波形データ（A1、B1）に振り分けられてミキサ12の入
力端子12a及び12bへと供給される。このミキサ12は、入
力された２つの波形データ（A1、B1）を、別な入力端子
12cに入力されて来るクロスフェードレベルCFLに基づい
てそれぞれ重み付けしてミキシングするクロスフェード
処理を施したなめらかな波形データABをディジタル／ア
ナログ変換器13に出力する。このディジタル／アナログ
変換器13でアナログ値に変換された波形データはサウン
ドシステム20により楽音として放音されていく。 また、データマルチプレクサ９において選択されてア
ドレスデータは比較器14での一方の入力端子14aに入力
されており、他の入力端子14bにはループエンドアドレ
スレジスタ５からのループエンドアドレスLEが入力され
ている。端子14aには時間的に交互に２つのアドレス値
が入力されているので、比較器14は２種類の比較動作を
実行する。つまり、１つはカレントアドレスTAとループ
エンドアドレスLEとの比較であり、他の１つはカレント
アドレスにオフセットデータを加減算したオフセットア
ドレスTOAとループエンドアドレスLEとの比較であり、
比較器14での比較結果データTA≧LE又はTOA≧LE（いず
れも「１」信号）は、データマルチプレクサ９と同期し
たデータデマルチプレクサ15においてそのチャンネルタ
イミングに基づき２つの出力端子15a（TA≧LE）又は15b
（TOA≧LE）に振り分けられる。 上記比較器14での比較結果がTA≧LEになると、データ
デマルチプレクサ15の出力端子15aが“1"となるので、S
/Rフリップフロップ16がリセットされると同時に、デー
タマルチプレクサ７の選択制御信号が反転され、端子7a
を遮断して端子7bが接続され、ループスタートアドレス
レジスタ３のループスタートアドレスLSが加算器６を介
してカレントアドレスレジスタ１に書き込まれる。 また、比較器14での比較結果がTOA≧LEのときは、デ
ータデマルチプレクサ15の出力端子15bが“1"となり、S
/Rフリップフロップ16の出力端子Ｑにおける信号CFLPを
“1"にセットする。加減算器18に対する信号CFLPは、Ｑ
＝１のとき加算、そしてＱ＝０のとき減算指令として作
用する。つまり、クロスフェードレベルレジスタ17の出
力であるクロスフェードレベルCFLは、CFLP＝１におい
て＋１され、CFLP＝０において−１され、このクロスフ
ェードレベルCFLは、前にも述べたように波形メモリ10
から読み出された波形データに対する重み付けのための
信号としてミキサ12の入力端子12cに送出される一方、
加減算制御回路19の入力となっている。 加減算制御回路19は、加減算器18を加算又は減算の稼
動状態に置くための稼動信号AOKを発生する回路で、こ
の稼動信号AOKは、クロスフェードレベルCFLが加減算制
御回路19に予め設定されている最大−最大値の間だけ出
力される。つまり、この稼動信号AOKは、CFLP＝１の加
算状態において、クロスエードレベルCFLが加減算制御
回路19での最大値に達したとき、又はCFLP＝０の減算状
態において、CFLが加減算制御回路19での最小値に達し
たときに出力されなくなり、かかる状態において加減算
器18はその加減算動作を停止する。 更に、S/Rフリップフロップ16の出力である信号CFLP
は加減算器８に対する減算指令信号MINUSになってお
り、加減算器８は、CFLP＝１において減算器、そしてCF
LP＝０において加算器として動作する。 ＜第１実施例の動作＞ 次に第１実施例の動作について述べる。 第２図は、第１図に示されている回路の各部における
信号波形を示し、図で用いられている各種記号は第１図
ものにそれぞれ対応している。 まず、第２図（１）に示されている実線でのカレント
アドレスTAと点線でのオフセットアドレスTOAとの関係
を見るに、その波形の傾斜は、鍵盤で指定された音高に
従ってピッチデータレジスタ２から出力されるピッチデ
ータに基づいており、波形メモリ10に対する波形データ
の読み出しアドレスはカレントアドレスTA及びオフセッ
トアドレスTOA共に、ループスタートアドレスレジスタ
３でのループスタートアドレスLSを下限とし、ループエ
ンドアドレスレジスタ５でのループエンドアドレスLEを
上限として繰り返されている。この実施例では、オフセ
ットデータレジスタ４でのオフセットデータOAを（LE−
LS）/2に設定しているため、TA及びTOAがスタートする
タイミングの間隔（t1、t2……t6の隣に合う間隔）は等
しくなっている。従って、比較器14での比較結果でデー
タデマルチプレクサ15の出力端子15a及び15bが交互に
“1"になって、S/Rフリップフロップ16がセットされる
タイミングはt1、t3、t5……で、リセットされるタイミ
ングはt2、t4、t6……であるので、S/Rフリップフロッ
プ16の出力信号CFLPは第２図（２）に示されている波形
となる。更に、CFLP＝１は加減算器８に対する減算指令
信号MINUS（第２図（３））となっているので、オフセ
ットアドレスTOAはCFLPが“1"になるタイミング、つま
り、t1、t3、t5……においてループスタートアドレスLS
にまで戻されている。同様にして、CFLPが“0"になるタ
イミングt2、t4、t6…は、S/Rフリップフロップ16のリ
セット端子Ｒに“1"が入るタイミングに相当するので、
データマルチプレクサ７での選択信号が反転されて、カ
レントアドレスTAがループスタートアドレスLSにまで引
き戻されている。 また、CFLP＝１は加減算器18に対して加算指令となる
ので、クロスフェードレベルレジスタ17の出力であるク
ロスフェードレベルCFLは、第２図（５）に示されてい
るように、例えば、時刻t1から、加減算器18を循環しな
がら＋１づつ加算されて増大し、最大値MAXに至ったと
き加減算制御回路19は稼動信号AOKを出力停止させ、そ
の加算動作を停止させて、クロスフェードレベルCFLを
その最大値MAXに維持する。出力停止された加減算制御
回路19の稼動信号AOKは、時刻t2において、CFLPが今度
は“0"になるときに再び発生される。ここで、クロスフ
ェードレベルレジスタ17のクロスフェードレベルCFLは
加減算器18を循環しながら−１ずつ減算され、加減算制
御回路19での最小値MINに至ったとき、稼動信号AOKを出
力停止させて、加減算器18の減算動作を停止させ、その
後、CFLPが“1"に変わるまで、クロスフェードレベルレ
ジスタ17のクロスフェードレベルCFLをその最小値MINに
維持する。加減算制御回路19が出力する稼動信号AOKの
波形は第２図（４）に示されており、AOKは各時間間隔
の間、例えばt1とt2との間でオン、オフを１回づつ実行
している。 こうして得られたクロスフェードレベルレジスタ17の
出力、つまり、クロスフェードレベルCFLは、ミキサ12
の入力端子12cに与えられて、端子12a及び12bに入力さ
れて来る第２図（８）に示されているような波形データ
A1及びB1をクロスフェード処理するために使用される。 第２図（８）において、実線で示されている曲線A1は
カレントアドレスTAに対応して波形メモリ10から読み出
された波形データのエンベロープすなわち振幅値を示
し、曲線B1はオフセットアドレスTOAに対応した振幅値
を示す。振幅値B1はクロスフェードレベルCFLと同じ波
形の信号γ（第２図（６））でもって重み付けされ、こ
れに対して、振幅値A1はCFLを反転した波形の信号α
（第２図（７））でもって重みづけされて、第２図
（９）に示されているような２つの波形B2及びA2を得て
おり、この重みづけ処理は、第２図（８）に示されてい
る振幅値B1にγを掛け合せ、そしてA1にαを掛け合せる
ことにより行われる。 第２図（10）に示されている曲線ABはミキサ12の出力
を示し、これは、第２図（９）に示されている２つの重
み付けされた波形A2及びB2をミキシングすることで得ら
れ、図からも見られるように、ループ区間の最終アドレ
スから先頭アドレスに切換わる付近でクリック部分のな
い円滑に移行した楽音波形となっている。つまり、時刻
t1とt2との中間にあって加減算制御回路19からの稼動信
号AOKが“0"になるときに対応するt1-1の時点からt2ま
での間では第２図（９）での波形B2が出力され、これに
対し、次にAOKが“0"になるt2-2からt3までの間では波
形A2が出力され、これらの波形の間、すなわち、時刻t2
からt2-2までのつなぎ部分は波形Ｂの下降する部分と波
形Ａの上昇する部分との合成波として形成され、除々に
上昇する弯曲波形となっている。 上述したように、この実施例では、ループスタートア
ドレスレジスタ３及びループエンドアドレスレジスタ５
に予めCPUが設定したループスタートアドレス及びルー
プエンドアドレスに基づいて、繰り返し波形の読み出し
が行なえた。 ところで、ループスタートアドレスレジスタ３及びル
ープエンドアドレスレジスタ５はCPUによって書き換え
可能であり、本実施例で、複数のループ再生を演奏者が
指定して行うには、波形の読み出しの進行に応じて、CP
Uが適便ループスタートアドレスレジスタ３及びループ
エンドアドレスレジスタ５に演奏者が予め設定したルー
プスタートアドレス及びループエンドアドレスを入力し
てやれば、自動的に複数のループ再生処理が可能とな
る。 ＜第２実施例＞ 第２実施例は第１実施例の機能を更に向上させ、スイ
ッチ手段、表示手段等を設けてて複数のループ区間の設
定及びループ区間の読み出す順序の設定を簡単に設定で
きるようにしたものである。 第３図は、第２実施例として構成した電子楽器の要部
の回路を示し、基本的構成は第１図に示す第１実施例の
ものと同じであるため、同一の或は類似の構成要素は同
一の或はアルファベットを伴なう参照数字でもって示
し、その説明は省略し、第１実施例と異なる構成要件を
説明する。 まずクロスフェードの各種パラメータを入力設定する
ためのスイッチ部22と、スイッチ部22で入力されたパラ
メータを表示する表示部（LCD）23がある。CPU25はスイ
ッチ部22及び複数の鍵からなる鍵盤部24の出力を受けて
所定のデータフォーマットにデコードして対応する内部
レジスタに記憶するとともに、そのデータを必要に応じ
て回路各部に出力する。CPU25から出力するクロスフェ
ードの区間を変更する設定値はクロスフェードタイムレ
ジスタ26を介してクロスフェードタイムカウンタ27に入
力する。また全波形の終了アドレスを比較器14Aに与え
るエンドアドレスレジスタ28が設けられており、比較器
14AからのEND（終了）信号と、データデマルチプレクサ
15からのINT（インタラプト）信号とをCPU25に出力す
る。クロスフェードタイムカウンタ27の出力の加減算器
18Aの＋１端子に接続されクロスフェードレベルCFLの増
加速度を制御する。また、各種レジスタ、すなわち、ピ
ッチデータレジスタ２、ループスタートアドレスレジス
タ３、オフセットデータレジスタ４、ループエンドアド
レスレジスタ５及びエンドアドレスレジスタ28での帰還
回路には選択部2B、3B、4B、5B及び28Bがそれぞれ設け
られていて、CPU25からの切換信号SWSにより、対応する
レジスタにそれ自体のデータを入れるか又はCPU25から
のデータを入れるかが選択されるようになっている。 データデマルチプレクサ15からのINT信号は、カレン
トアドレスレジスタ１のデータTAがループエンドに至っ
たときに出る信号で、ループスタートアドレスレジスタ
３のスタートアドレスがデータマルチプレクサ７を介し
てカレントアドレスレジスタ１に転送されるタイミング
に一致していて、CPU25への割込み信号となっている。
つまり、この第２実施例では、第４図に示すように、ト
ランケートスタートからトランケートエンド迄で指定さ
れた１つの波形での任意な部分を、この例では、ループ
１、ループ２、ループ３、ループ４及びループ５のよう
に抽出して設定できるようにしているため、１つのルー
プから次のループへの移行に際して上述したINT信号が
割込み信号として使用されることになる。 また、比較器14AからのEND信号は、エンドアドレスレ
ジスタ28の内容に対応していて全波形の終了に際して出
され、CPU25はこのEND信号に応答して波形の作成動作を
終了させることになる。 更に、クロスフェードタイムカウンタ27から出力され
る信号＋１は加減算器18に対するインクリメント信号で
ある。つまり、このインクリメント信号は、クロスフェ
ードタイムカウンタ27の計数速度がCPU25よりクロスフ
ェードタイムレジスタ26に与えられる設定値によって変
えられるので、クロスフェードタイムカウンタ27自体か
ら見ると可変の時間間隔で出力するキャリー信号であ
り、加減算器18から見ると演算指令信号となっている。
加減算器18に信号が入るとクロスフェードレベルレジス
タ17の内容を＋１し、信号が入らなければクロスフェー
ドレベルレジスタ17の内容をそのまま循環させることに
なる。 第５図は操作パネル面の主な構成を示し、中央にLCD2
3が配置され、LCD23の右側にはスイッチ部22での数値設
定用のテンキー22aが配置され、そして左側には、LCD23
上に表示されるファンクション指定用の矢印23a（第６
図を参照）及びカーソル23b（第７図を参照）を移動さ
せるための上下左右に対応した４つのカーソルキー22b
と、表示を１つ前のモードに戻すためのエスケープキー
22cと、表示されたモードの種類及び入力した数値を確
定するためのエンターキー22dとが設けられている。 次に、スイッチ部22及びLCD23を用いて第４図に示す
マルチループを設定して行く手順を、主として、第５図
〜第９図を参照して説明する。 第６図はメインメニューの表示内容を示し、所定の操
作を経て楽音生成（CREATE VOICE）モードが表示された
ものとする。そこで、演奏者は、カーソルキー22b操作
して矢印23aをトランケート（TRUNCATE）に合わせてた
後、エンターキー22dを押して楽音生成モードの種類を
確定する。 すると、LCD23は、第７図に示すように、トランケー
トメニュー（TRUNCATE）の表示になるので、カーソルキ
ー22bを操作してカーソル23bをスタート（START）の部
分に合わせた後、テンキー22aを操作して、必要とする
波形（第４図）の発音開始を示すトランケートスタート
アドレスを入力してエンターキー22dを押し、同様な操
作で発音の終了を示すトランケートエンドアドレス（EN
D）を設定して、波形の使用範囲を決める。その後、エ
スケープキー22cをオン操作すると、LCD23は第６図の表
示に戻るので、矢印23aをループ（LOOP）に合せてエン
ターキー22dを押す。 ここで、LCD223は第８（ａ）に示すループメニュー１
（LOOP1）の表示に切り替わる。そこで、前と同様にし
て、カーソルキー22bで位置を指定し、テンキー22aで数
値を入力し、エンターキー22dで確定して、ループ１の
各種パラメータを設定するが、スタート（START）及び
エンド（END）はループ１のスタートアドレス及びエン
ドアドレスであり、ループタイム（LOOP TIME）はその
繰り返し時間であり、クロスタイム（CROSS TIME）は２
つの波形をクロスさせる時間であり、ネクスト（NEXT）
は次のループ（この場合ではループ２）への移行に際
し、途中の区間をなぞって行くのか、つまり、トレース
（RTACE）して行くのか又は飛び越えて行くのか、つま
り、スキップ（SKIP）して行くのかを示し、このNEXTの
指定は下カーソルキー「▽」22bによって行わて、エン
ターキー22dによって確定される。ここで、右カーソル
キー「」を押すと、LCD23での表示は、第８図（ｂ）
に示すように、ループメニュー２（LOOP2）の表示に切
り替わる。 LOOP2以下LOOP8までのメニュー内容はLOOP1のものと
同じなので、同様な操作で設定できる。しかしながら、
LOOPを幾つ用いているかは任意で、例えば、第４図に示
すようにループ５までならば、LOOP5までを使用すれば
良い。また、LOOP2からLOOP1へなどと表示を戻すには、
左カーソルキー「」を押せば良い。 こうして設定された各ループについての設定値は、第
９図に示すように、それぞれに対応するレジスタに順番
にセットされていく。また、使用しないLOOPがある場
合、それらに対応したスタートアドレスレジスタ及びエ
ンドアドレスレジスタには初期値としてトランケートモ
ードで設定したエンドアドレスが、ループタイムレジス
タ及びクロスタイムレジスタには初期値として“0"が、
そしてネクストレジスタには初期値としてTRACEがそれ
ぞれセットされている。 ＜第２実施例の動作＞ 次に、第２実施例の動作について述べる。 第10図はマルチループの動作を説明するためのフロー
チャートを示している図であって、このフローチャート
は鍵盤部24でのキーオン中で、しかもデータデマルチプ
レクサ15からのINT信号に応答してスタートする。CPU25
は、ステップS1において、ループｉ（第ｉ番目のルー
プ）のループタイムエンドが来てから、初めてのループ
エンドにあたるのかどうかを判断し、YESであれば、ス
テップS2に進み、そこで、そのループでのNEXTの内容が
スキップかどうかを判断する。 ステップS2の判断結果でYESであれば、CPU25は、ステ
ップS3において次のループのスタートアドレスをループ
スタートアドレスレジスタ３の選択部3Bに入れ、引続い
て、選択部3Bに切換信号SWSを与えてから（ステップS
4）、次のINT信号の出力を待って（ステップS5）、次の
ループのエンドアドレスをループエンドアドレスレジス
タ５の選択部5Bに入れ（ステップS6）、その選択部5Bに
切換信号SWSを与え（ステップS7）、ループナンバーレ
ジスタｉの内容を＋１して（ステップS8）、エンドとな
る。第11図は、ステップS3〜S7でのスキップ処理のタイ
ミングを図式的に示している図で、区間Ａ（ループに対
応）でのループタイムエンドがその区間の中間点P1にお
いて生じたものとすると、CPU25は区間Ａでのループエ
ンドを過ぎてそのスタートアドレスに戻った時P2でルー
プスタートアドレスレジスタ３のループスタートアドレ
スを区間Ｃのループスタートアドレスに切換え（ステッ
プS3、S4）、区間Ａのループエンドアドレスを過ぎて
（ステップS5）、区間Ｂをスキップし、区間Ｃに入った
時点P3において、ループエンドアドレスレジスタ５のル
ープエンドアドレスを区間Ｃのループエンドアドレスに
切換える。次に、ループナンバーレジスタｉに対する＋
１は（ステップS8）、第９図に示されている各レジスタ
の数字を１つ大きくして、次のレジスタ内容を指定した
ことになる。 さて、第10図に戻って、もしもステップS2の判断でNO
であれば、トレースが指定されていることになるので、
CPU25は、ステップS9において、次のループのエンドア
ドレスをループエンドアドレスレジスタ５の選択部5Bに
入れた後、その選択部5Bに切換信号SWSを与え（ステッ
プS10）、引続き、ループスタートアドレスレジスタ３
の選択部3Bに次のループのスタートアドレスを入れ（ス
テップS11）、その選択部3Bに切換信号SWSを与え（ステ
ップS12）、ループナンバーレジスタｉを＋１して（ス
テップS13）、エンドとなる。第12図はステップS9〜S12
でのトレース処理のタイミミングを図式的に示している
図で、区間Ａでのループタイムエンドがその区間の中間
点P4で生じたものとすると、CPU25は区間Ａでのループ
エンドからそのスタートアドレスに戻った時点P5でルー
プエンドアドレスレジスタ５のループエンドアドレスを
区間Ｃのループエンドアドレスに切換え（ステップS9、
S10）、引続いて、ループスタートアドレスレジスタ３
のループスタートアドレスを区間Ｃのループスタートア
ドレスに切換えている（ステップS11、S12）。 このようにして、ループ間でのスキップ及びトレース
処理が行われる。 第13図は、加減算制御部19Aの動作の流れを示すフロ
ーチャートであって、このフローチャートはループタイ
ムエンドになったときにスタートし、CPU25は、ステッ
プW1において、INT信号が２つ生じたかどうかを判断
し、YESになってから、ステップW2に進み、そこで、加
減算器18Aに対する出力AOKを“0"にセットしてエンドと
なる。つまり、ステップW1及びW2の処理は、１つのルー
プタイムを抜けるときにには、カレントアドレスレジス
タ１の出力TAに対応するいわゆる表の波形の混合比が最
大値にあることが望ましいため、クロスフェードレベル
レジスタ17の出力であるクロスフェードレベルCFLが必
ず徐々に最大値になるようにタイミングを合わせ（ステ
ップW1）、そのタイミングで加減算器18AへのAOK信号を
“0"にしてその演算動作を停止させ、クロスフェードレ
ベルレジスタ17のクロスフェードレベルをその最大値に
維持させて（ステップW2）、クリックの発生を防止して
いる。 第14図は、クロスフェードレベルレジスタ17の出力で
あるクロスフェードレベルCFLの例で、特に、クロスフ
ェードタイムをループ１区間のタイムの1/2とした場合
の例、つまり、第８図でのCROSS TIMEを調整して、加減
算制御部19Aに前以って設定されている最大値に至った
後、すぐに減算されるように設定されている場合の例を
示し、クロスフェードとしては最も効果的な設定となっ
ている。第13図のフローの説明で言及したカレントアド
レスレジスタ１の表波形に対応するクロスフェードレベ
ルは実線で示され、ループタイムエンドが生じてそのク
ロスフェードレベルが徐々に上昇して最大値に維持され
るには、２つの最大値、つまり、データデマルチプレク
サ15からINT信号が出力される２つの時点P6及びP7を経
ているのが見られる。 このようにして、例えば、ループタイムエンドが１ル
ープの後半で発生して、そのクロスフェードレベルが急
激に最大値（100％）にまで上昇されることに起因した
クリックの発生の可能性を回避している。 以上、この第２の実施例では、連続したループ区間の
間の波形データをそのまま読み出すか、あるいは読み出
さずにおくかを指定可能としたため数多くの変化に富ん
だ音源波形が得られる。 ［発明の効果］ この発明は以上詳細に説明したように、本発明によれ
ば、１つの波形上に複数のループ区間を設定し、指定さ
れた順序でこれら各ループ区間から波形信号がループ再
生されるので、波形記憶手段に１種類の波形を記憶して
おくだけで変化に富んだ多種多様な波形を数多く生成で
き、これにより波形記憶手段を効率良く利用することが
できるという効果を奏する。
【図面の簡単な説明】
第１図はこの発明を適用して構成した電子楽器の第１実
施例の要部回路を示している図、第２図は第１図の回路
動作を示す波形図、第３図は第２実施例の要部回路を示
している図、第４図はマルチループの設定状態を示す
図、第５図はパネル面上におけるスイッチ部及び表示部
（LCD）の配置図、第６図はメインメニューの表示例を
示している図、第７図はトランケートメニューの表示例
を示している図、第８図はループメニューの表示例を示
している図、第９図は主要なレジスタを抽出して示して
いる図、第10図はマルチループ動作のフローチャートを
示している図、第11図はスキップ動作を説明するための
図、第12図はトレース動作を説明するための図、第13図
は加減算制御部の動作のフローチャートを示している
図、第14図はクロスフェードレベルを示している図であ
る。 １……カレントアドレスレジスタ、２……ピッチデータ
レジスタ、３……ループスタートアドレスレジスタ、４
……オフセットデータレジスタ、５……ループエンドア
ドレスレジスタ、６……加算器、７、９……データマル
チプレクサ、11、15……データデマルチプレクサ、８、
18……加減算器、10……波形メモリ、12……ミキサ、14
……比較器、16……S/Rフリップフロップ、17……クロ
スフェードレベルレジスタ、19……加減算制御回路、22
……スイッチ部、23……LCD、25……CPU、26……クロス
フェードタイムレジスタ、27……クロスフェードタイム
カウンタ。
施例の要部回路を示している図、第２図は第１図の回路
動作を示す波形図、第３図は第２実施例の要部回路を示
している図、第４図はマルチループの設定状態を示す
図、第５図はパネル面上におけるスイッチ部及び表示部
（LCD）の配置図、第６図はメインメニューの表示例を
示している図、第７図はトランケートメニューの表示例
を示している図、第８図はループメニューの表示例を示
している図、第９図は主要なレジスタを抽出して示して
いる図、第10図はマルチループ動作のフローチャートを
示している図、第11図はスキップ動作を説明するための
図、第12図はトレース動作を説明するための図、第13図
は加減算制御部の動作のフローチャートを示している
図、第14図はクロスフェードレベルを示している図であ
る。 １……カレントアドレスレジスタ、２……ピッチデータ
レジスタ、３……ループスタートアドレスレジスタ、４
……オフセットデータレジスタ、５……ループエンドア
ドレスレジスタ、６……加算器、７、９……データマル
チプレクサ、11、15……データデマルチプレクサ、８、
18……加減算器、10……波形メモリ、12……ミキサ、14
……比較器、16……S/Rフリップフロップ、17……クロ
スフェードレベルレジスタ、19……加減算制御回路、22
……スイッチ部、23……LCD、25……CPU、26……クロス
フェードタイムレジスタ、27……クロスフェードタイム
カウンタ。
フロントページの続き
(56)参考文献 特開 昭56−35192（ＪＰ，Ａ)
特開 昭52−121313（ＪＰ，Ａ)
米国特許4442745（ＵＳ，Ａ)
キーボードマガジン 1983年９月号
Ｐ．156−７
Claims (1)
- (57)【特許請求の範囲】 １．波形信号を記憶する波形記憶手段と、 この波形記憶手段に記憶された波形信号の少なくとも一
部をアドレス循環に応じて繰り返し読み出すループ区間
を、複数任意に設定すると共に、当該設定された各ルー
プ区間を順次指定してゆく際の指定の順序を設定する設
定手段と、 この設定手段にて設定された複数のループ区間および各
ループ区間を指定する順序を記憶する設定記憶手段と、 この設定記憶手段に記憶された各ループ区間を指定する
順序で、前記複数のループ区間の夫々を順次指定し、指
定されたループ区間内の波形信号を前記波形記憶手段か
ら繰り返し読み出す読出手段と を具備することを特徴とする波形信号出力装置。 ２．前記読出手段は、前記設定手段によって設定された
複数のループ区間のいずれにも属さない波形信号を、前
記波形記憶手段から選択的に読み出して出力する出力手
段を有することを特徴とする請求項１記載の波形信号出
力装置。 ３．前記出力手段は、前記複数のループ区間のいずれに
も属さない波形信号を、読み出すか否かを決定する決定
手段を有することを特徴とする請求項２記載の波形信号
出力装置。 ４．前記設定手段は、任意に指定した複数のループ区間
の夫々に対し、ループ時間を設定するループ時間設定手
段を有し、 前記読出手段は、前記設定手段によって設定された各ル
ープ区間の波形信号を、前記ループ時間設定手段によっ
て設定されたループ時間だけ前記波形記憶手段から繰り
返し読み出すことを特徴とする請求項１記載の波形信号
出力装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167071A JP2809275B2 (ja) | 1986-11-10 | 1987-07-06 | 波形信号出力装置 |
| US07/492,245 US5086685A (en) | 1986-11-10 | 1990-03-09 | Musical tone generating apparatus for electronic musical instrument |
| US07/773,369 US5123322A (en) | 1986-11-10 | 1991-10-07 | Musical tone generating apparatus for electronic musical instrument |
| US07/856,177 US5262582A (en) | 1986-11-10 | 1992-03-23 | Musical tone generating apparatus for electronic musical instrument |
| US08/075,170 US5371315A (en) | 1986-11-10 | 1993-06-10 | Waveform signal generating apparatus and method for waveform editing system |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17230486 | 1986-11-10 | ||
| JP61-172304 | 1986-11-10 | ||
| JP62167071A JP2809275B2 (ja) | 1986-11-10 | 1987-07-06 | 波形信号出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6426899A JPS6426899A (en) | 1989-01-30 |
| JP2809275B2 true JP2809275B2 (ja) | 1998-10-08 |
Family
ID=26491227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62167071A Expired - Lifetime JP2809275B2 (ja) | 1986-11-10 | 1987-07-06 | 波形信号出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809275B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3175179B2 (ja) * | 1991-03-19 | 2001-06-11 | カシオ計算機株式会社 | デジタルピッチシフター |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442745A (en) | 1980-04-28 | 1984-04-17 | Norlin Industries, Inc. | Long duration aperiodic musical waveform generator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52121313A (en) * | 1976-04-06 | 1977-10-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS5635192A (en) * | 1979-08-31 | 1981-04-07 | Nippon Musical Instruments Mfg | Electronic musical instrument |
-
1987
- 1987-07-06 JP JP62167071A patent/JP2809275B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442745A (en) | 1980-04-28 | 1984-04-17 | Norlin Industries, Inc. | Long duration aperiodic musical waveform generator |
Non-Patent Citations (1)
| Title |
|---|
| キーボードマガジン １９８３年９月号 Ｐ．１５６−７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6426899A (en) | 1989-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371315A (en) | Waveform signal generating apparatus and method for waveform editing system | |
| US5086685A (en) | Musical tone generating apparatus for electronic musical instrument | |
| JP2002311956A (ja) | 再生制御装置、方法及びプログラム | |
| JPH0922287A (ja) | 楽音波形生成方法 | |
| JP2809275B2 (ja) | 波形信号出力装置 | |
| JP2797142B2 (ja) | 電子楽器用処理装置 | |
| US5324882A (en) | Tone generating apparatus producing smoothly linked waveforms | |
| JP2556041B2 (ja) | 波形信号出力装置 | |
| JPH11288285A (ja) | 楽音発生方法及び装置 | |
| JP3019755B2 (ja) | 楽音発生方法および楽音発生装置 | |
| JPS62184495A (ja) | タツチレスポンス付電子楽器 | |
| JPH07325581A (ja) | 楽音発生装置 | |
| JP3721789B2 (ja) | ミキシング装置 | |
| JP2611464B2 (ja) | 電子楽器の音色設定装置 | |
| JP3164096B2 (ja) | 楽音発生方法及び装置 | |
| JP3586904B2 (ja) | 演奏情報処理装置 | |
| JP3173704B2 (ja) | 自動演奏装置 | |
| JP2947525B2 (ja) | エンベロープ発生器 | |
| JP2611694B2 (ja) | 自動演奏装置 | |
| JP2582789B2 (ja) | 電子楽器の波形合成装置 | |
| JP2992295B2 (ja) | 楽音制御用波形信号発生装置 | |
| JP4254649B2 (ja) | 電子音楽装置 | |
| JP2991436B2 (ja) | 楽音信号発生装置 | |
| JP3578103B2 (ja) | 音源用集積回路 | |
| JP4246869B2 (ja) | オーディオ波形信号再生制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |