JPH0375697A - エンベロープ波形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はエンベロープ波形発生装置に関し、特ニエン
ベローブ波形メモリ方式のエンベロ・−プ波形発生装置
に適用して好適なものである。

〔発明の概要〕

この発明は、エンベロープ波形メモリ方式のエンベロー
プ波形発生装置において、エンベロープ波形データをタ
ッチ情報に基づいて読み出すようにしたことにより、−
段と自然感が大きい楽音信号を発生することができる。

〔従来の技術〕

従来、エンベロープ波形発生装置として、エンベロープ
波形のサンプリング波形値をエンベロープ波形データと
して予めエンベロープ波形メモリに記憶しておき、これ
をキーオン操作及びキーオフ操作に応じて読み出すよう
にしたいわゆる波形メモリ方式のエンベロープ波形発生
装置が提案されている。

〔発明が解決しようとする問題点） ところが従来のこの種のエンベロープ波形発生装置にお
いては、エンベロープ波形読出条件として音色選択信号
を用いたものしかなく、実用上発生できる楽音信号の自
然感が未だ不十分である。

因に実際上自然楽器においては、例えばビブラート演奏
などのような奏法で演奏をする場合には発生された楽音
のエンベロープがビブラート演奏の強さに応じて微妙に
変化するような現象が生じており、これに類似するよう
なエンベロープを従来のエンベロープ波形発生装置にお
いては形成することができない問題がある。

この発明は以上の点を考慮してなされたもので、簡易な
構成によって一段と自然感が大きい楽音信号を発生し得
るようにしたエンベロープ波形発生装置を提案しようと
するものである。

〔問題点を解決するための手段〕

かかる問題点を解決するためこの発明においては、エン
ベロープ波形メモリ２１に予め記憶したエンベロープ波
形データＤＡＡｋ、ＤＬＡｋ、ＤＲＡｋを読み出してエ
ンベロープ波形信号Ｓ７を形成するようになされたエン
ベロープ波形発生装置５において、タッチ情報ＴＤを発
生するタッチ情報発生手段６と、タッチ情報ＴＤに基づ
いてエンベロープ波形メモリ２１に記憶されているエン
ベロープ波形データを読み出すエンベロープ波形データ
読出手段２２とを具える。

〔作用〕

エンベロープ波形メモリ２１からエンベロープ波形デー
タＤＡＡｋ、ＤＬＡｋ、ＤＲＡｋを読み出す際の読出条
件として、タッチ情報ＴＤを用いるようにしたことによ
り、楽音信号ｓ４にタッチ演奏操作に基づいて微妙に変
化するエンベロープを付与することができることにより
、−段と自然感が大きい楽音信号を発生させることがで
きる。

〔実施例〕

以下図面について、この発明の一実施例を詳述する。

〔１〕電子楽器の全体構成 第１図において、１は全体として電子楽器を示し、第２
図の時点りにおいて鍵盤２のキーが押鍵操作されたとき
、これを押鍵検出回路３が検出して論理「ｌ」レベルに
立ち上がるキーオン信号ＫＯＮ　（第２図（Ｄ））を楽
音波形発生回路４及びエンベロープ波形発生回路５に送
出すると共に、押鍵されたキーのキーコードを表すキー
コード信号ＫＣＤを楽音波形発生回路４に送出する。

また鍵盤２において押鍵操作されたキーに対してイニシ
ャルタッチ操作がされると、これをタッチ検出回路６が
検出して対応するタッチデータＴＤを楽音波形発生回路
４及びエンベロープ波形発生回路５に供給する。

楽音波形発生回路４はキーコードデータＫＣＤに相当す
る音高を有する楽音をタッチデータＴＤに基づいてピッ
チを変更したと同様の楽音波形信号Ｓ１を乗算回路７に
送出し、乗算回路７においてエンベロープ係数信号Ｓ２
と乗算してその乗算出力を楽音信号データＳ３としてデ
ィジタル／アナログ変換回路８に出力し、かくして得ら
れる楽音信号Ｓ４をサウンドシステム９に供給するコト
によりサウンドシステム９から楽音信号Ｓ４に基づく楽
音を発生するようになされている。

またエンベロープ波形発生回路５は、第３図に示すよう
に、エンベロープ波形データを記憶するエンベロープ波
形メモリ２１を有し、このエンベロープ波形メモリ２１
に予め格納されているエンベロープ波形データを、押鍵
検出回路３及びタッチ検出回路６から与えられるタッチ
データＴＤ、キーオン信号ＫＯＮと、音色選択回路ｌＯ
において音色選択操作子１０Ａの操作に応じて得られる
音色選択信号ＴＣと、サスティンセレクト信号発生回路
１１から得られるサスティンセレクト信号ＳＵＳとに基
づいて内部において形成したアドレス信号によって順次
読み出すことによりエンベロープ波形信号Ｓ５を発生し
、これを対数／リニア変換回路１２を介してエンベロー
プ係数信号Ｓ２として乗算回路７に供給し、かくして乗
算回路７において楽音波形信号Ｓ１に対してエンベロー
プ係数信号Ｓ２を乗算することによりエンベロープ波形
が付与された楽音信号データＳ３を得るようになされて
いる。

この実施例の場合エンベロープ波形発生回路５はアタッ
ク波形部に続くサスティン波形部の波形として、第２図
（Ａ）及び（Ｆ）に示すように、２種類の波形を発生で
きるようになされ、演奏者がサスティン波形選択操作子
１３によって、論理「１」　（又は「０」）レベルのサ
スティンセレクト信号ＳＵＳを発生させたとき、エンベ
ロープ波形発生回路５は第２図（Ａ）のループサスティ
ン波形（又は第２図（Ｆ）の固定サスティン波形）をも
つエンベロープ波形信号Ｓ５を発生する。

ここで第２図（Ａ）に示すループサスティン波形ヲもつ
第１のエンベロープ波形の場合エンベロープ波形発生回
路５は、時点も、においてキーオン操作がされたとき所
定のアタック時間Ｔ、ｉｃの間にアタック波形Ｗ１を形
成し、その後時点ｔ□においてアタック波形Ｗ１が発生
し終わると続いて所定のループ期間ＴＬＯＦごとに繰り
返しループ波形Ｗ２を形威し、１つのループ波形Ｗ２が
形威し終わった時点ｔ、において再度繰り返しループ波
形Ｗ２を読み出す。かくしてエンベロープ波形発生回路
５は以後演奏者がキーオン操作を続けている間同じルー
プ波形Ｗ２を繰り返し読み出す。

やがて時点ｔ、においてキーオフ操作がされると、時点
ｔｈから開始されているループ波形Ｗ２の読出動作が、
ループ波形読出時間が当該キーオフ時点ｔ、において打
ち切られることにより終了し、今まで読み出したループ
波形Ｗ２Ｘに続いてリリース波形Ｗ３の読出動作に入る
。その結果エンベロープ波形発生回路５はリリース波形
読出時間ＴＩＩＬｓの間１回だけリリース波形Ｗ３を読
み出してその終了時点ｔ、においてすべてのエンベロー
プ波形読出動作を終了する。

これに対して第２図（Ｆ）に示す固定サスティン波形を
もつ第２のエンベロープ波形の場合エンベロープ波形発
生回路５は、アタック波形Ｗｌを読み出し終わったとき
、以後続くループ波形読出時間ＴＬｏＰ及びＴＬｏ□の
間一定波形値を有する固定波形Ｗ４及びＷ４Ｘを形威し
、その後キーオフ時点ｔｆｆにおいてリリース波形Ｗ３
を形成するように動作する。

（２）エンベロープ波形発生回路 エンベロープ波形発生回路５は第３図に示すように、ア
ドレス形成回路２２においてエンベロープ波形メモリ２
１に対するアドレス信号Ｓｌｌを形成する。アドレス形
成回路２２はアドレス指定回路２３及びアドレスカウン
タ２４を有し、アドレス指定回路２３から１＆［ｌのエ
ンベロープ波形データを記憶しているメモリエリアの先
頭アドレスを表すメモリアドレスデータＭＡＤを得ると
共に、アドレスカウンタ２４からクロック信号φに基づ
いて１番地ずつインクリメントするアドレス歩進データ
ＡＤＤを得て加算回路２５において加算し、当該加算結
果をアドレス信号Ｓ６としてエンベロープ波形メモリ２
１に供給する。

アドレス指定回路２３は第４図に示すように、音色選択
信号ＴＣ及びタッチデータＴＤを条件として選択動作を
する先頭アドレス選択レジスタ３１と、メモリサイズ選
択レジスタ３２と、読出クロックデータ選択レジスタ３
３とを有する。

先頭アドレス選択レジスタ３１は第７図に示すように、
音色選択信号ＴＣによって選択できる音色数分の先頭ア
ドレスメモリエリアＦＲｊ　（ｊ＝１．２・・・・・・
Ｊ）を有し、音色選択信号ＴＣが３番目の音色を指定し
たとき、当該ｊ番目の先頭゛？ドレスメモリエリアＦＲ
ｊに格納されている先頭アドレスデータを読み出し得る
ようになされている。

各先頭アドレスメモリエリアＦＲｊはタッチデータＴＤ
によって選択指定し得るタッチデータの種類分の先頭ア
ドレスデータＦＲｊｈ　（ｈ＝１．２・・・・・・Ｈ）
を記憶しており、各先頭アドレスデータＦＲＪｈはそれ
ぞれ１波形分のアタックアドレスデータＡＡ、ループア
ドレスデータＬＡ及びリリースアドレスデータＲＡで構
成されている。

かくして先頭アドレス選択レジスタ３１は音色選択信号
ＴＣ及びタッチデータＴＤによってＪ×Ｈ個分の先頭ア
ドレスデータＦＲｊｈ　（ｊ−１〜ＪＳｈ寓１−Ｈ）を
格納し、当該ＪＸＨ個の先頭アドレスデータを構成する
アタックアドレスデータＡＡ、ループアドレスデータＬ
Ａ、リリースアドレスデータＲＡによってエンベロープ
波形メモリ２Ｉ（第５図）のエンベロープ波形データメ
モリエリアＥＮＶｋ　（ｋ−１−Ｋ）に格納されている
アタックエンベロープデータＤＡＡｋ、ループエンベロ
ープデータＤＬＡｋ及びリリースエンベロープデータＤ
ＲＡｋの先頭アドレスＡＡ＊ｏ１ＬＡｋ、及びＲＡ　ｋ
ｏを指定できるようになされている。

この実施例の場合エンベロープ波形メモリ２１は、第５
図に示すように、複数に個のエンベロープ波形データメ
モリエリアＥＮＶｋ　（ｋ−Ｌ　２・・・・・・Ｋ）に
順次アタックエンベロープデータＤＡＡｋ、ループエン
ベロープデータＤＬＡｋ及びリリースエンベロープデー
タＤＲＡｋを格納しており、アタックエンベロープデー
タＤＡＡｋ１ループエンベロープデータＤＬＡｋ及びリ
リースエンベロープデータＤＲＡｋの先頭アドレスＡ　
Ａ　ｂ　＊、ＬＡｍｏ及びＲＡ　ｈ。をそれぞれ指定す
るような先頭アドレスデータＭＡＤが与えられた後、ア
ドレス歩進データＡＤＤに基づいてアドレス信号Ｓ６が
１番地ずつインクリメントすることによりそれぞれアタ
ックエンベロープデータＤＡＡｋ、ループエンベロープ
データＤＬＡｋ及びリリースエンベロープデータＤＲＡ
ｋの各波形値を読み出すことができるようになされてい
る。

このようにして読み出されたアタックエンベロープデー
タＤＡＡｋは第２図について上述した１波形分のアタッ
ク波形Ｗ１のサンプリング波形値ヲ表し、またループエ
ンベロープデータＤＬＡｋは１波形分のループ波形Ｗ２
のサンプリング波形値を表し、さらにリリースエンベロ
ープデータＤＲＡｋは１波形分のリリース波形Ｗ３のサ
ンプリング波形値を表している。

アタックエンベロープデータＤＡＡｋは第６図に示すよ
うに、エンベロープ波形の最大レベルを基準減衰量、す
なわち０　（ｄＢ）とし、当該基準レベルＯ（ｄＢ）を
基準にして各サンプリング波高値を対数によって表して
先頭アドレス範囲、。から順次歩進アドレス範囲０、Ａ
Ａｋｌ・・・・・・に格納するようになされている。

またループエンベロープデータＤＬＡｋは同様にしてル
ープ波形Ｗ２を基準レベルＯ（ｄＢ）を基準として対数
として表したサンプリング波形値を先頭アドレスＬ　Ａ
、、から順次歩道アドレス範囲□、ＬＡＩｌ、・・・・
・・に格納するようになされている。

さらにリリースエンベロープデータＤＲＡｋは、基準レ
ベルＯ（ｄＢ）を基準としてリリース波形Ｗ３のサンプ
リング波高値を基準レベルＯ（ｄＢ）から所定の波高値
レベル（この場合アタック波形Ｗ１の最大波高値とほぼ
等しい波高値の範囲）までのサンプリング波高値を対数
によって表したデータでなり、各サンプリングデータが
先頭アドレス範囲０から順次歩進アドレス範囲□、ＲＡ
Ｈ・・・・・・に格納されている。

メモリサイズ選択レジスタ３２は、先頭アドレス選択レ
ジスタ３１と同様にして音色選択信号ＴＣによって選択
し得るメモリサイズメモリエリアＭＺｊ　（Ｊ−１，２
・・・・・・Ｊ）を有すると共に、各メモリサイズメモ
リエリアＭＺｊにタッチデータＴＤによって選択指定し
得るメモリサイズデータＭＺＪｈ（ｈ−１，２・・・・
・・Ｈ）を格納する。

各メモリサイズデータＭＺｊｈはそれぞれアタック波形
Ｗ１、ループ波形Ｗ２及びリリース波形Ｗ３を構成する
波形値データのうち現在使用しようとする波形値データ
として読み出そうとするアドレス範囲を表すアタックサ
イズデータＡＳ、ループサイズデータＬＳ及びリリース
サイズデータＲ３でなる。

かくして音色選択信号ＴＣ及びタッチデータＴＤによっ
て先頭アドレス選択レジスタ３１の先頭アドレスデータ
ＦＲＪｈをＦＲｊｈ　（Ｊ−１〜Ｊ）及びＦＲｊｈ（ｈ
−１〜Ｈ）のように選択指定することにより、エンベロ
ープ波形メモリ２１の対応するエンベロープ波形データ
メモリエリアＥＮＶｋが選択指定されてそのアタックエ
ンベローフ”　チー　タＤ　Ａ　Ａ　ｋ　、ループエン
ベロープデータＤＬＡｋ及びリリースエンベロープデー
タＤＲＡｋの先頭アドレスＡ　Ａ　ｋｏ、ＬＡ、。及び
ＲＡ＊ｏが選択指定されたとき、当該アタックエンベロ
ープデータＤＡＡｋ、ループエンベロープデータＤＬＡ
ｋ及びリリースエンベロープデータＤＲＡｋに対して予
め割り当てられたアタックサイズデータＡＳ。

ループサイズデータＬＳ及びリリースサイズデータＲ３
をメモリサイズ選択レジスタ３２から・送出する状態に
なる。

読出クロックデータ選択レジスタ３３は第９図に示すよ
うに、先頭アドレス選択レジスタ３１（第７図）と同様
にして音色選択信号ＴＣによって選択指定される読出ク
ロックデータメモリエリアＣＬｊ（Ｊ−１，２・・・・
・・Ｊ）を有し、各読出クロックデータメモリエリアＣ
ＬｊにはタッチデータＴＤによって選択指定し得る読出
クロックデータＣＬｊ　ｈ　（ｈ＝１．２・・・・・・
Ｈ）が格納されている。

かくして音色選択信号ＴＣ及びタッチデータＴＤがアド
レス指定回路２３（第４図）に与えられたとき、当該音
色選択信号ＴＣ及びタッチデータＴＤの組み合わせ方に
対応して、先頭アドレス選択レジスタ３１から先頭アド
レスデータＦＲｊｈを構成するアタックアドレスデータ
ＡＡ、ループアドレスデータＬＡ及びリリースアドレス
データＲＡをセレクタ３４に供給し、またメモリサイズ
選択レジスタ３２から選択指定されたメモリサイズデー
タＭＺｊｈを構成するアタックサイズデータＡＳ、ルー
プサイズデータＬＳ及びリリースサイズデータＲ３をセ
レクタ３５に供給し、さらに読出クロックデータ選択レ
ジスタ３３から選択指定された読出クロックデータＣＬ
ｊｈをリードクロックデータＲＣＤとして送出する。

セレクタ３４及び３５はデータ選択信号形成回路３６に
おいて形成されるデータ選択信号ＡＤによって選択制御
される。データ選択信号ＡＤは２〔ビット〕のデータｖ
０及び■、でなり、セレクタ３４及び３５はデータ選択
信号ＡＤの変化に応じて第１０図に示すような選択動作
を実行する。

すなわちデータ選択信号ＡＤのビットデータｖｌ及びＶ
、が論理「０」及び「０」のときセレクタ３４及び３５
の選択モードはアタックモードになり、それぞれ先頭ア
ドレス選択レジスタ３１及びメモリサイズ選択レジスタ
３２から入力端子１０に受けたアタックアドレスデータ
ＡＡ及びアタックサイズデータＡＳを出力端子ＯＵＴか
らメモリアドレスデータＭＡＤ及びメモリサイズデータ
ＭＳＤとして送出する。

またデータ選択信号ＡＤのビットデータｖＩ及び■。が
論理「０」及びｒｌ、のときセレクタ３４及び３５の選
択モードはループモードになり、このとき先頭アドレス
選択レジスタ３１及びメモリサイズ選択レジスタ３２か
ら入力端子１１に与えられているループアドレスデータ
ＬＡ及びループサイズデータＬＳを選択して出力端子Ｏ
ＵＴからそれぞれメモリアドレスデータＭＡＤ及びメモ
リサイズデータＭＳＤとして送出する。

さらにデータ選択信号ＡＤのビットデータ■。

及び■。が論理「１」及び「Ｏ」になったときセレクタ
３４及び３５の選択モードはリリースモードになり、先
頭アドレス選択レジスタ３１及びメモリサイズ選択レジ
スタ３２から入力端子■２に与えられているリリースア
ドレスデータＲＡ及びリリースサイズデータＲ３を選択
して出力端子ＯＵＴからそれぞれメモリアドレスデータ
ＭＡＤ及びメモリサイズデータＭＳＤとして送出する。

データ選択信号形成回路３６は現在発生しているエンベ
ロープ波形部に対応する選択モードのデータ選択信号Ａ
Ｄを形成する。すなわちデータ選択信号形成回路３６は
キーオン信号ＫＯＮをインバータ３７によって反転して
データ選択信号ＡＤのビット出力ｖ１として送出すると
共に、キーオン信号ＫＯＮをアンド回路３８に与え、そ
のアンド出力をデータ選択信号ＡＤのビット出力ｖ０と
して送出する。

アンド回路３８には第２図（Ｂ）に示すようにキーオン
信号ＫＯＮが立ち上がったタイミングで立ち上がるキー
オンパルス信号ＫＯＮＰにヨッテリセットされるフリッ
プフロップ回路３９のＱ出力が与えられる。

フリップフロップ回路３９はＤ入力として論理「１」信
号を受けると共に、クロック入力端にアドレスカウンタ
２４　（第３図）から得られるメモリサイズ超過検出信
号ＭＯＶを受けるようになされている。

かかる構成のデータ選択信号形成回路３６において、第
２図の時点りのタイミングで鍵盤２のキーが押鍵操作さ
れることによりキーオン信号ＫＯＮが論理「１」レベル
に立ち上がったとき（第２図（Ｄ））、これがインバー
タ３７を介してビットデータ■１を論理ｒＱＪレベルに
維持する。

このときフリップフロップ回路３９はキーオンパルス信
号ＫＯＮＰによってリセットされてそのＱ出力が論理ｒ
ＱＪレベルに立ち下がることによりビット出力■。が論
理「０」レベルになる。

かくしてキーオン時データ選択信号ＡＤのビット出力ｖ
１及び■。はそれぞれ「０」及びｒ□。

になり、これにより第１０図のアタックモードが選択さ
れたことになる。かくしてアタック波形Ｗ１を読み出す
モードにアドレスカウンタ２４を設定する。このアタッ
クモードにおいてやがて第２図の時点Ｌｔのタイミング
でメモリサイズ超過検出信号ＭＯＶが論理「１」レベル
に立ち上がると、フリップフロップ回路３９はＤ入力端
に与えられている「１」入力によってセット動作し、そ
のＱ出力を論理「ｌ」レベルに立ち上げる。このときア
ンド回路３８はそのアンド出力を論理「１」レベルに立
ち上げ、その結果データ選択信号ＡＤのビット出力Ｖ、
及び■。はそれぞれ論理「０」及び「１」になる。かく
してループ波形Ｗ２を読み出すモードにアドレスカウン
タ２４を設定する。

このループ選択モードにおいてやがて第２図の時点ｔｌ
のタイミングでｇ１１盤２がキーオフ操作されると、そ
の時点においてキーオン信号ＫＯＮが論理「１」レベル
から論理「０」レベルに立ち下がる（第２図（Ｄ）〉。

従ってデータ選択信号ＡＤのビットデータｖｌ及びＶ、
は論理「１」及び「０」になり、この結果第１０図に示
すように、セレクタ３４及び３５がリリース選択モード
に切り換わり、これによりリリース波形Ｗ３を読み出す
モードにアドレスカウンタ２４を設定する。

この実施例の場合アドレス指定回路２３（第４図）は、
キーオン信号ＫＯＮを遅延回路４０及びインバータ４１
を順次通じて２人力アンド回路４２に第１の入力信号と
して供給すると共に、キーオン信号ＫＯＮを直接アンド
回路４２に第２の入力信号として供給し、これによりキ
ーオン信号に○Ｎが論理「１」レベルに立ち上がったタ
イミングで論理「１」レベルに立ち上がるキーオンパル
ス信号ＫＯＮＰ　（第２図（Ｂ））を発生するようにな
されている。

またこれに加えてアドレス指定回路２３は、インバータ
４１の出力を２人力ノア回路４３に第１の入力信号とし
て供給すると共に、キーオン信号ＫＯＮを直接ノア回路
４３に第２の入力信号として供給し、これによりキーオ
ン信号ＫＯＮが論理「０」レベルに立ち下がったタイミ
ングで論理「１」レベルに立ち上がるキーオフパルス信
号ＫＯＦＰ（第２図（Ｃ））を発生するようになされて
いる。

アドレスカウンタ２４は第１１図に示すように、カウン
タ回路構成のアドレス歩進パルス形成回路５１を有し、
歩進用クロックパルスφをカウンタにおいてカウントし
てそのオーバフローノくルスをアドレス歩進パルスＩＮ
ＣＰとして加算回路５２に供給する。

アドレス歩進パルス形成回路５１のオーノくフローカウ
ント数は、アドレス指定回路２３（第４図）から与えら
れるリードクロックデータＲＣＤによって決められ、か
くしてアドレス歩進ノくルスＩＮＣＰのパルス周期がリ
ードクロックデータＲＣＤに対応するように制御される
。

加算回路５２の加算出力Ｓ２１はセレクタ５３の歩道モ
ード入力端Ｉｌｌを介してレジスタ５４に取り込まれる
。

レジスタ５４は現在の歩進アドレスデータを記憶するも
ので、その記憶出力を歩進アドレスデータＡＤＤとして
送出すると共に、当該歩進アドレスデータＡＤＤをセレ
クタ５３の保持モード人力４１１０を介してレジスタ５
４にフィードバックするようになされ、かくして保持モ
ード時レジスタ５４の歩進アドレスデータＡＤＤが当該
フイードパツクループを介してダイナ旦ツタに記憶され
る。

これに加えてレジスタ５４の歩進アドレスデータＡＤＤ
は加算回路５２のＡ入力端に与えられ、これにより加算
回路５２の加算出力３２１として現在の歩進アドレスデ
ータＡＤＤにアドレス歩進パルスＩＮＣＰを加算するこ
とにより１番地ずつ歩進する加算出力３２１を得てこれ
をセレクタ５３の歩進モード入力端Ｉｌｌを介してレジ
スタ５４に取り込むようになされている。

加算回路５２の加算出力Ｓ２１は減算回路５５の加算入
力端Ａに与えられ、減算入力端Ｂにアドレス指定回路２
３（第４図）から供給されるメモリサイズデータＭＳＤ
を減算し、その減算出力Ｓ２２をセレクタ５３のリター
ンモード入力端■１２を介してレジスタ５４に取り込む
ようになされている。

かくして減算回路５５は、加算回路５２の加算出力３２
１と、アドレス指定回路２３（第４図）によって指定さ
れるメモリサイズと比較してその差を表す減算出力Ｓ２
２を得てこれをセレクタ５３を介してレジスタ５４に取
り込むことができるようになされていると共に、加算出
力３２１がメモリサイズデータＭＳＤより大きくなった
ときこれを検出するＡ≧Ｂ出力をメモリサイズ超過検出
信号ＭＯＶとしてアドレス指定回路２３（第４図）に与
えて動作モードを切り換えるべきタイミングになったこ
とを知らせるようになされている。

ここでアドレス指定回路２３は、メモリサイズ超過検出
信号ＭＯＶをデータ選択信号形成回路３６のフリップフ
ロップ回路３９に与えてこれを反転動作させると共に、
　選択信号形成回路６１に与えて、その出力端に２ビツ
トのデータ■、及びＶ、。でなる選択信号ＳＥＬを発生
させ、これをセレクタ５３に選択駆動信号として与える
。

選択信号形成回路６１（第４図）はサスティンセレクト
信号ＳＵＳを２入力アンド回路６２に直接に受けると共
に、メモリサイズ超過検出信号ＭＯ■をオア回路６３を
通じて受け、これによりサスティン波形として第２図（
Ａ）について上述したループ波形Ｗ２を形成させるサス
ティン波形選択モード時、メモリサイズ超過検出信号Ｍ
ＯＶが論理「０」の状態にあるとき（すなわちアタック
波形Ｗ１、ループ波形Ｗ２及びリリース波形Ｗ３の波形
データを読み出しつつある場合）、論理「Ｏ」レベルの
アンド回路６２のアンド出力Ｓ３１を順次アンド回路６
４及び出力オア回路６５を通じて選択信号ＳＥＬのビッ
ト出力Ｖ、として送出する。

これと共にオア回路６３を介して得られるメモリサイズ
超過検出信号ＭＯＶをインバータ６６において反転して
論理ｒｌＪレベルの反転出力Ｓ３２を出力オア回路６７
を通じて選択信号ＳＥＬのビット出力ｖ１゜として送出
する。

かくして選択信号ＳＥＬのビット出力■、及び■、が論
理「０」及び「１」になることによりセレクタ５３（第
１１図）の選択モードを、第１２図に示すように、歩進
選択モードにさせる。このときセレクタ５３は歩進モー
ド入力端１１１のデータ、従って加算回路５２の加算出
力Ｓ２１をレジスタ５４に取り込むことにより、レジス
タ５４の内容を順次歩進したデータに置き換えることが
できる動作状態になる。

この動作状態にあるとき加算回路５２はアドレス歩進パ
ルスＩＮＣＰが到来するごとにこれをレジスタ５４の記
憶内容に加算して加算出力Ｓ２１としてセレクタ５３を
介してレジスタ５４に取り込むように動作し、その結果
レジスタ５４の記憶内容でなる歩進アドレスデータＡＤ
Ｄがアドレス歩進パルスＩＮＣＰによって１番地ずつ歩
進して行くような歩進動作モードが得られる。

ところがこの状態において加算回路５２の加算出力３２
１がメモリサイズデータＭＳＤより大きくなって、メモ
リサイズ超過検出信号ＭＯＶが論理「１」レベルに立ち
上がると、アンド回路６２のアンド出力Ｓ３１が論理「
１」レベルに立ち上がることにより選択信号ＳＥＬのビ
ット出力Ｖ１１ｂｌＨ１’　Ｉ　Ｊレベルに立ち上がる
と共に、インバータ６６のインバータ出力３３２が論理
「０」レベルに立ち下がり、これが順次アンド回路６４
、出力オア回路６７を介して選択信号ＳＥＬのビット出
力Ｖｌ（ｌとして送出される。

かくして選択信号ＳＥＬのビット出力Ｖ１１及びＶ、。

がそれぞれ論理「１」及び「ｏ」に切り換わるが、この
ときセレクタ５３（第１１図）の選択モードは、第１２
図に示すように、リターンモードに切り換わって入力端
子１１２に減算回路５５から与えられている減算出力３
２２をレジスタ５４に取り込ませ、かくして現在の歩道
アドレスデータＡＤＤとメモリサイズデータＭＳＤとの
差を表すアドレスデータをレジスタ５４に保持させる。

このとき加算直路５２はレジスタ５４の出力、すなわち
歩道アドレスデータＡＤＤを一方の加算入力端に受ける
ことにより、当該差のアドレスを基準にして新たな歩進
動作を開始する。

かくして第２図（Ａ）について上述したようにアタック
波形Ｗ１が時点ｔ３において終了した時、その後ループ
波形Ｗ２が時点ｔ−＊、Ｌａ、ｊｓ、１、において終了
するごとに現在の歩進アドレスデータＡＤＤを表す加算
出力Ｓ２ＬがメモリサイズデータＭＳＤを超過した時レ
ジスタ５４の歩進アドレスデータＡＤＤを減算出力Ｓ２
２の値にリターンした後、繰り返しループ波形Ｗ２を読
み出す動作モードになる。

これに加えて選択信号形成回路６１はキーオンパルス信
号ＫＯＮＰ及びキーオフパルス信号ＫＯＦＰをオア回路
６８を通じて出力オア回路６５及び６７に入力され、こ
れによりキーオンパルス信号ＫＯＮＰ　（第２図（Ｂ）
）及びキーオフパルス信号ＫＯＦＰ　（第２図（Ｃ））
が与えられたとき、選択信号ＳＥＬのビット出力■、及
びＶ２Ｏとして論理「１」レベルの出力を送出する。

このときセレクタ５３（第１１図）の選択モードは、第
１３図に示すように、リセットモードになり、リセッチ
入力端１１３に与えられているオールｒ□、データがセ
レクタ５３を介してレジスタ５４に取り込まれる。この
結果レジスタ５４から送出される歩道アドレスデータＡ
ＤＤはオール「０」のリセット状態に制御される。

ここで歩道アドレスデータＡＤＤがキーオンパルス信号
ＫＯＮＰ又はキーオフパルス信号ＫＯＦＰによってオー
ル「Ｏ」にリセットされたことは、歩進アドレスデータ
ＡＤＤ　（第３図）がエンベロープ波形メモリ２１のア
タックエンベロープデータＤＡＡｋ又はリリースエンベ
ロープデータＤＲＡｋの先頭アドレスＡＡＩ１．又はＲ
Ａ、。をアクセスする状態に設定されたことを意味しく
第７図）、かくして続いてアタック波形Ｗ１又はリリー
ス波形Ｗ３を読み出し得る状態に＠御されたことを意味
する。

さらに選択信号形成回路６１（第４図）はレベルオフ検
出信号ＬＯＦをアンド回路６９に与えると共に、キーオ
ン信号ＫＯＮをインバータ６０において反転してアンド
回路５６に入力し、そのアンド出力３３４をオア回路６
３に与えると同時にインバータ７０において論理レベル
を反転させてアンド回路６４に与えるように構成されて
いる。

ここで第２図（Ａ）について上述したように、エンベロ
ープ波形発生回路５（第３図）においてエンベロープ波
形メモリ２１からリリース波形Ｗ３を読み出している状
態において、　当該波形値データが振輻ｒＱＪレベル（
−■（ｄＢ）　）を時点ｔｔｓにおいて横切ったときこ
れをオフレベル検出回路７１によって検出して論理ｒｌ
、レベルに立ち上がるレベルオフ検出信号ＬＯＦ　（第
２図（Ｅ））を発生する。

かくして第２図の時点ｔ、においてキーオン信号ＫＯＮ
　（第２図（Ｄ））が論理「０」レベルに立ち下がった
後の時点ｊ？ｌｌにおいてレベルオフ検出信号ＬＯＦが
論理「１」レベルに立ち上がることによりアンド回路６
９から論理「１」レベルのアンド出力３３４を発生し、
これをオア回路６３に供給する。このとき論理「１」レ
ベルになるオア回路６３の出力Ｓ３５はインバータ６６
において論理ｒＱＪレベルのインバータ出力３３２に変
換された後出力オア回路６７からビット出力ｖ１゜とし
て送出される。

これと同時に、論理「１」レベルのアンド出力Ｓ３４が
インバータ７０によって反転されてアンド回路６４に与
えられ、これにより論理「０」しベルに引き下げられた
アンド出力Ｓ３６が出力オア回路６５を介してビット出
力Ｖ、として送出される。

その結果選択信号ＳＥＬのビット出力Ｖ、及び■１゜を
共に論理Ｉ’　Ｑ　Ｊレベルに立ち下げることにより、
セレクタ５３の選択モードを保持モード（第１２図）に
設定でき、これにより、レジスタ５４の記憶データをセ
レクタ５３を通じて保持することにより時点ｔ？Ｉにお
けるアドレスと同じアドレスをもつ歩進アドレスデータ
ＡＤＤを加算回路２５（第３図）に送出し続ける。従っ
てエンベロープ波形メモリ２１はリリース波形データＤ
ＲＡｋ（第６図）のうち、エンベロープ波形信号Ｓ７の
値がＯレベルになった時の歩道アドレスによって読み出
された波形データをその後引き続き読み出して行く。

このようにしてアドレス指定回路２３（第４図）が音色
選択信号ＴＣ及びタッチデータＴＤに基づいてメモリア
ドレスデータＭＡＤを出力すると共に、アドレスカウン
タ２４（第１Ｊ図）がアドレス歩進データＡＤＤを出力
し、第３図に示すように、これを加算回路２５が加算し
てアドレス信号Ｓ６としてエンベロープ波形メモリ２１
に与えることにより、エンベロープ波形メモリ２１　（
第５図）のエンベロープ波形データメモリエリアＥＮＶ
ｋ　（ｋ−１〜Ｋ）のアタックエンベロープデータＤＡ
Ａｋ、ループエンベロープデータＤＬＡｋ及びリリース
エンベロープデータＤＲＡｋを読み出してエンベロープ
波形読出信号Ｓ７として加算回路７２の一方の加算入力
として与えると共に、セレクタ７３０入力端１２１に与
える。

セレクタ７３は、キーオフパルス（ｉ号ＫＯＦＦ（第２
図（Ｃ））が発生したとき、１つのループ波形Ｗ２の途
中のループ波形Ｗ２Ｘを滑らかにリリース波形Ｗ３に接
続するための波形値データを接続情報記憶用のレジスタ
７４に取り込んで、接続信号Ｓ８として出力するもので
、キーオンパルス信号ＫＯＮＰ　Ｃ第２図（Ｂ））及び
キーオフパルス信号ＫＯＦＰ（第２図（Ｃ））をビット
データとする選択制御信号ＣＯＮによって第１３図に示
すような選択動作をする。

すなわちキーオンパルス信号ＫＯＮＰが論理「１ｊレベ
ルに立ち上がったとき（このときキーオフパルス信号Ｋ
ＯＦＰは論理「０」レベルになっている）、セレクタ７
３はリセットモードになってリセット入力端１２２から
オール「０」データをレジスタ７４に取り込む、このと
きレジスタ７４は有意接続情報をもたない状態にリセッ
トされる。

これに対してキーオフパルス信号ＫＯＦＰが論理ｒｌＪ
レベルに立ち上がるタイミングにおいてはキーオンパル
ス信号ＫＯＮＰが論理ｒＱＪに立ち下がっているのでセ
レクタ７３は第１３図に示すように取込モードに制御さ
れ、取込入力端Ｉ２１にエンベロープ波形メモリ２１か
ら与えられているエンベロープ波形読出信号Ｓ７をレジ
スタ７４に取り込む、このキーオフパルス信号ＫＯＦＰ
が論理「１」レベルに立ち上がるタイミング（第２図の
時点１１）においてエンベロープ波形読出信号Ｓ７は１
波形分のループ波形Ｗ２の一部Ｗ２Ｘを発生した途中の
タイミングにあり、当該時点ｔ、における波形値データ
がエンベロープ波形読出信号Ｓ７として出力されている
。従ってレジスタ７４にはこの波形値データが取り込ま
れて接続信号として出力されることになる。

これに対してキーオンパルス信号ＫＯＮＰ及びキーオフ
パルス信号ＫＯＦＰが発生していないタイミングにおい
ては、制御信号ＣＯＮのビットデータが共に論理「０」
レベルにあることにより、セレクタ７３は第１３図に示
すように保持モードに制御されて保持人力＠１２０のデ
ータをレジスタ７４に取り込むような制御状態になり、
かくしてレジスタ７４の出力端に得られる接続信号ｓ１
８がセレクタ７３を通じてダイナミックに記憶され、こ
れが加算回路７２においてエンベロープ波形読出信号Ｓ
７と加算される。

加算回路７２はエンベロープ波形読出信号Ｓ７及び接続
信号Ｓ８を加算し、その加算出力Ｓ９を補間器７５を通
じてエンベロープ波形信号Ｓ５として対数／リニア変換
回路１２（第１図）に送出する。

〔３〕工ンベロープ波形形成動作 以上の構成において、演奏者が第１図の音色選択回路１
０の音色選択操作子１０Ａを選択操作することにより音
色選択信号ＴＣを発生させた状態において、鍵盤２のキ
ーを演奏操作すると、当該押鍵操作されたキーについて
押鍵検出回路３からキーコードデータＫＣＤ、キーオン
信号ＫＯＮが発生すると共に、タッチ検出回路６から当
該押鍵操作されたキーに対するタッチ操作に対応するタ
ッチデータＴＤが発生する。

このとき楽音波形発生回路４は音色選択信号ＴＣに対応
する音色を有しかつ押鍵操作されたキーのキーコードに
対応する音高の楽音を、タッチデータＴＤによって制御
しながら楽音波形信号３１を発生して乗算回路７に供給
する。

この状態においてエンベロープ波形発生回路５は、キー
オン信号ＫＯＮが論理「１」レベルに立ち上がったタイ
ミング、すなわち第１４図（Ｃ）の時点ｔ、においてキ
ーオンパルス信号ＫＯＮＰが論理「１」に立ち上がると
、アドレス指定回路２３（第３図、第４図）においてセ
レクタ３４及び３５がアタックモード状態に制御される
（第１０図）。

この結果音色選択信号ＴＣと、タッチデータＴＤとを条
件として先頭アドレス選択レジスタ３１（第７図）に格
納されている先頭アドレスデータＦＲｊｈのうちアタッ
クアドレスデータＡＡがメモリアドレスデータＭＡＤと
して加算回路２５（第３図）に送出される。

これと共に音色選択信号ＴＣとタッチデータＴＤとに基
づいてメモリサイズ選択レジスタ３２（第８図）に予め
格納されているメモリサ・ｆズデータＭＺＪｈのうちア
タックサイズデータＡｓがメモリサイズデータＭＳＤと
してアドレスカウンタ２４（第３図）に送出される。

さらに音色選択信号ＴＣとタッチデータＴＤとによって
読出クロックデータ選択レジスタ３３に予め格納されて
いる読出クロックデータＣＬｊｈ（第９図）がリードク
ロックデータＲＣＤとしてアドレスカウンタ２４（第３
図）に送出される。

このときアドレスカウンタ２４（第１１図）は、リード
クロックデータＲＣＤに対応する周期のアドレス歩進パ
ルスＩＮＣＰをアドレス歩進ハルス形成回路５１におい
て発生して加算回路５２に供給することにより、リード
クロックデータＲＣＤに対応する歩進速度で歩進する加
算出力３２１を加算回路５２から発生させる。

このときアドレス指定回路２３（第４図）の選択信号形
成回路６１は第１２図に示すようにキーオンパルス信号
ＫＯＮＰがＫＯＮＰ−ｒＩＪになったことに基づいてリ
セット選択モードに制御するような選択信号ＳＥＬを送
出することにより、アドレスカウンタ２４のセレクタ５
３はプリセット入力端１１３からオールｒＱＪデータを
レジスタ５４に書き込むような動作をする。

従って加算回路５２はオール「Ｏ」のデータを有するレ
ジスタ５４のカウント内容を歩進アドレスデータＡＤＤ
として加算回路２５（第３図）に供給することにより、
エンベロープ波形メモリ２１に対するアドレス信号Ｓ６
として、アドレス指定回路２３から供給されるメモリア
ドレスデータＭＡＤとアドレス歩道データＡＤＤとの加
算結果でなるアドレスを指定する。

その結果エンベロープ波形メモリ２１（第５図）は、先
頭アドレス選択レジスタ３１　（第７図）から読み出さ
れた先頭アドレスデータＦＲｊｈによって指定されたア
タックエンベロープデータＤＡＡｋの先頭アドレスＡＡ
、。をアドレス信号Ｓ６によってアクセスされ、当該先
頭アドレスＡ　Ａ　＊　＊に格納されているアタックエ
ンベロープデータＤＡＡｋがエンベロープ波形読出信号
Ｓ７（第３図）として加算回路７２及びセレクタ７３に
供給される。

ところがこのときセレクタ７３は制御信号Ｃ０Ｎ（第１
３図）のビットデータとしてＫＯＮＰ＝ｒｌ」、ＫＯＦ
Ｐ＝　ｒｏ」が与えられていることによりリセット選択
モードに制御され、これによりレジスタ７４に対して接
続データとしてオール「０」データが書き込まれる。

この結果加算回路７２はエンベロープ波形メモリ２１か
ら送出されるエンベロープ波形読出信号Ｓ７を加算出力
Ｓ９として送出することによりこれに対応するエンベロ
ープ波形信号Ｓ５が対数／リニア変換回路１２（第１図
）を介してエンベロープ係数信号Ｓ２として乗算回路７
に供給される状態になる。

この状態においてやがてキーオンパルス信＋ｇＫＯＮＰ
　（第１４図（Ｃ）が論理「０」レベルに立ち下がると
、選択信号形成回路６１（第４図）において選択信号Ｓ
ＥＬのビット出力がＶ＋＋＝’ＯＪ　、Ｖ＋ｏ−’ＩＪ
になることにより、アドレスカウンタ２４（第１１図）
のセレクタ５３の選択モードが第１２図に示すように歩
道モードになり、これにより加算回路５２の加算出力Ｓ
２１がセレクタ５３の歩進入力端１１１からレジスタ５
４に書き込まれる。かくして加算回路５２はアドレス歩
進パルスＩＮＣＰが発生するごとに当該レジスタ５４の
歩進アドレスデータＡＤＤに１番地ずつ加算してセレク
タ５３を介してレジスタ５４に保持するような動作状態
に制御される。

この結果歩進アドレスデータＡＤＤはアドレス歩進パル
スＩＮＣＰによってエンベロープ波形メモリ２１（第５
図〕のアタックエンベロープデータＤＡＡｋのアドレス
を先頭アドレスＡ　Ａ　ｌｌｏから１番地ずつインクリ
メントしてアクセスして行くような動作状態になる。

ところがキーオンパルス信号ＫＯＮＰ　（第１４図（Ｃ
））が論理「０」レベルに立ち下がった状態になると、
セレクタ７３（第３図）の制御信号ＣＯＮのビットデー
タはＫＯＮＰ＝　ｒＱ、　、ＫＯＦＰ−ｒＯＪになるの
で、セレクタ７３の選択モードは第１３図に示すように
保持モードになり、レジスタ２９の記憶データ（すなわ
ちオール「０」のデータ）が保持入力端子Ｉ２０を介し
てレジスタ７４にフィードバックされることによりその
まま保持される。

かくして加算回路７２は接続信号Ｓ８としてオールｒ□
、のデータを受ける状態を維持するので結局エンベロー
プ波形メモリ２１からエンベロープ波形読出信号Ｓ７と
して読み出されてくるアタックエンベロープデータＤＡ
Ａｋを加算出力Ｓ９、従ってエンベロープ波形信号Ｓ５
として送出する。

かくして乗算回路７（第１図）の楽音信号データＳ３と
して、楽音波形発生回路４から得られる楽音波形信号Ｓ
１にエンベロープ波形メモリ２１（第５図）から順次読
みだされて来るアタックエンヘロープデータＤＡＡｋに
対応するエンベロープ係数信号Ｓ２を乗算してなる楽音
信号データＳ３を得ることができ、これが楽音信号Ｓ４
としてサウンドシステム９に与えられることによりアタ
ック波形Ｗｌ　（第２図（Ａ））をエンベロープ波形と
して付与された楽音がサウンドシステム９から発生され
ることになる。

このようにしてアタック波形Ｗ１を形成している状態に
おいて、アドレスカウンタ２４（第１１図）の減算回路
５５にはメモリサイズデータＭＳＤとしてメモリサイズ
選択レジスタ３２（第８図）のメモリサイズデータＭＺ
ｊｈのうちアタックサイズデータＡＳが供給されている
状態にあり、減算回路５５はレジスタ５４に順次歩進さ
れて行くアドレスデータがメモリサイズデータＭＳＤを
超えるか否かを検出する動作を実行し、現在の歩進アド
レスデータを表す加算出力３２１がメモリサイズデータ
ＭＳＤを超えない限り当該減算回路５５から得られるメ
モリサイズ超過検出信号ＭＯＶとして論理「０」レベル
の信号を送出する。

この結果選択信号形成回路６１　（第４図）はセレクタ
５３に対する選択信号ＳＥＬ　（第１２図）として歩道
モードを維持するようなどットデータＶ＋＋−’ＯＪ　
、Ｖ＋ｏ＝　’ＩＪを出力し続けることにより、当該歩
進モードを維持する。

これと共にアドレス指定回路２３（第４図）のフリップ
フロップ回路３９が反転動作をしないことによりリセッ
ト状態を維持し、その結果アドレス指定回路２３はアタ
ックエンベロープデータＤＡＡｋの先頭アドレスＡＡ＊
ｏをメモリアドレスデータＭＡＤとして送出する状態を
維持する。

この状態においてやがて第１４図の時点ｔ１□において
アドレスカウンタ２４（第１１図）の加算回路５２の加
算出力Ｓ２１がメモリサイズデータＭＳＤより大きくな
ると、メモリサイズ超過検出信号ＭＯＶが論理「１」レ
ベルに立ち上がる（第１４図（Ｅ））。

このとき選択信号形成回路６１（第４図）から出力され
る選択信号ＳＥＬのビット出力がＶ　ｌ　１　＝’ＩＪ
、Ｖｌ。−ｒ□、に切り換わることにより、セレクタ５
３（第１１図）の選択モードを第１２図に示すようにリ
ターンモードに切り換える。

このときセレクタ５３は減算回路５５から送出される減
算出力５２２（このとき減算出力３２２は加算出力３２
１がメモリサイズデータＭＳＤを超過したときの当該超
過量を表す）をリターン入力端１１２からレジスタ５４
に取り込むことにより、歩道アドレスデータＡＤＤを当
咳差のデータに引き戻してこれを加算回路５２に与える
。

これと同時にメモリサイズ超過検出信号ＭＯＶが論理ｒ
ｌ」レベルに立ち上がったことにより（第１４図（Ｅ）
）、アドレス指定回路２３（第４図）のフリップフロッ
プ回路３９がセット動作することにより、データ選択信
号ＡＤのビットデータが■１＝　ｒＱ、、Ｖｏ　−’Ｉ
Ｊに切り換わる。

このときセレクタ３４及び３５の選択モードは第１０図
に示すようにループモードに制御され、かくしてアドレ
ス指定回路２３は先頭アドレス選択レジスタ３１に格納
されている先頭アドレスデータＦＲｊｈ（第７図）のう
ちループアドレスデータＬＡをメモリアドレスデータＭ
ＡＤとして送出する状態に切り換わる。またセレクタ３
５はメモリサイズ選択レジスタ３２に格納されているメ
モリサイズデータＭＺｊｈ（第８図）のうちループサイ
ズデータＬＳをメモリサイズデータＭＳＤとして送出す
る状態になる。

これに加えて読出クロックデータ選択レジスタ３３に格
納されている読出クロックデータＣＬｊｈ（第９図）が
そのままリードクロックデータＲＣＤとして送出される
状態を維持する。

この結果加算回路２５（第３図）を介してエンベロープ
波形メモリ２１に供給されるアドレス信号Ｓ６としてエ
ンベロープ波形メモリ２１のループエンベロープデータ
ＤＬＡｋ　（第５図）の先頭アドレスＬＡｏを指定する
メモリアドレスデータＭＡＤが供給される状態になる。

これと共にアドレス信号Ｓ６としてアドレスカウンタ２
４（第１１図）のレジスタ５４に書き込まれた差データ
に相当するアドレス歩道データＡＤＤが供給され、かく
してエンベロープ波形メモリ２１はループエンベロープ
データＤＬＡｋのうち先頭アドレスＬＡよ。から差アド
レスデータの分だけ歩進したアドレスに記憶されている
データから順次歩進するアドレスに記憶されているルー
プエンベロープデータＤＬＡｋを読み出してエンベロー
プ波形読出信号Ｓ７として加算回路７２及びセレクタ７
３に供給する状態になる。

やがて差アドレスデータがレジスタ５４に書き込まれた
ことにより加算回路５２の加算出力Ｓ２１が引き下げら
れて減算回路５５のメモリサイズ超過検出信号ＭＯＶが
論理「０」レベルに戻ると、選択信号形成回路６１（第
４図）から送出される選択信号ＳＥＬのビットデータが
ｖ、、＝ｒｏＪ、Ｖｌｏ−’ＩＪに戻ることにより、セ
レクタ５３の選択モードが第１２図に示すように再度歩
進モードに切り換わり、これによりアドレス歩進パルス
１ＮｃＰによって歩進される加算出力３２１をセレクタ
５３を介してレジスタ・５４に書き込むような動作モー
ドに戻ることにより、エンベロープ波形メモリ２１（第
３図）のアドレス信号Ｓ６としてループエンベロープデ
ータＤ　Ｌ　Ａｋを読み出すような動作モードになり、
当該ループエンー、ロープデータＤＬＡｋでなるエンベ
ロープ波形読出信号Ｓ７が加算回路７２を介して加算出
力Ｓ９、従ってエンベロープ波形信号Ｓ５として出力さ
れる状態になる。

その結果乗算回路７（第１図）は楽音波形信号Ｓ１に対
してエンベロープ波形メモリ２１に格納されているルー
プエンベロープデータＤＬＡｋに対応するエンベロープ
係数信号Ｓ２によってエンベロープを付与された楽音信
号データＳ３を形成することによりサウンドシステム９
からループ波形Ｗ２（第２図（Ａ））をエンベロープ波
形として付与された楽音を発生させる状態になる。

この状態においてレジスタ５４から送出される歩進アド
レスデータＡＤＤに基づいて得られる加算出力３２１が
ループサイズデータＬＳでなるメモリサイズデータＭＳ
Ｄより大きくなってメモリサイズ超過検出信号ＭＯＶが
第１４図（Ｅ）の時点ｔ１３において論理ｒｌ、レベル
に立ち上がると、これに応じて選択信号形成回路６１（
第４図）から送出される選択信号ＳＥＬのビット出力が
Ｖ。

−’ＩＪ　、Ｖｌ＠＝　’ＯＪに切り換わり、これによ
りアドレスカウンタ２４のセレクタ５３（第１１図）の
選択モードが第１３図に示すようにリターンモードに切
り換わって減算回路５５の減算出力Ｓ２２をレジスタ５
４に書き込むような動作モードに制御される。

このとき減算出力Ｓ２２は、加算出力Ｓ２１の内容、従
って歩道アドレスデータＡＤＤと、ループサイズデータ
ＬＳとの差データを表しており、当該差データを新たな
歩進アドレスデータＡＤＤとしてレジスタ５４に記憶す
るアドレス値を引き下げる。

ところが時点ｔ１３においてメモリサイズ超過検出デー
タＭＯＶが論理「１」レベルに立ち上がったときアドレ
ス指定回路２３（第４図）のフリップフロップ回路３９
は、すでに時点ｔｉｔにおいて反転動作をしていること
により再度反転動作をすることはなく、従ってアドレス
指定回路２３：ま引き続き先頭アドレス選択レジスタ３
１　（第７図）のループアドレスデータＬＡをメモリア
ドレスデータＭＡＤとして送出し、またメモリサイズ選
択レジスタ３２（第８図）のループサイズデータＬＳを
メモリサイズデータＭＳＤとして送出し、さらに読出ク
ロックデータ選択レジスタ３３（第９図）の読出クロッ
クデータＣＬｊｈをリードクロックデータＲＣＤとして
送出する状態を維持する。

従ってエンベロープ波形メモリ２１（第３図）のアドレ
ス信号Ｓ６として、第１４図の時点ｔｉｔにおいて読み
出したメモリアドレスデータＭＡＤと同じ内容のメモリ
アドレスデータＭＡＤに対して減算出力３２２としてレ
ジスタ５４（第１１図）に書き込まれた差データにまで
引き下げられた歩進アドレスデータＡＤＤを加算回路２
５において加算したアドレスデータが得られ、　かくし
てエンベロープ波形メモリ２１からメモリアドレスデー
タＭＡＤによって指定された先頭アドレスデータ、に基
づいて再度ループエンベロープデータＤＬＡｋを読み出
してこれをエンベロープ波形読出信号Ｓ７（第３図）と
して加算回路７２に送出する状態になる。

この結果エンベロープ波形発生回路５（第１図）は第１
４図の時点ｔ’ｓ〜ｔ１４間において第２回目のループ
波形Ｗ２を読み出すような動作を実行する。

以下同様にしてアドレスカウンタ２４（第１１図）は減
算回路５５においてメモリサイズ超過検出信号ＭＯＶが
論理ｒ１．レベルに立ち上がるごとにレジスタ５４の記
憶内容を現在の歩進アドレスデータＡＤＤとメモリサイ
ズデータＭＳＤとの差のデータに引き戻す動作を繰り返
す、これにより、エンベロープ波形発生回路５はループ
エンベロープデータＤＬＡｋを繰り返し読み出す動作を
実行することにより、サスティン波形部としてループ波
形Ｗ２を繰り返し形成するようなエンベロープ波形（第
２図（Ａ））を発生して行く。

このようなサスティン波形部のエンベロープ波形発生動
作時に、第１４図の時点ｔ’ｓにおいてキーオフ操作が
されてキーオフパルス信号ＫＯＦＦ（第１４図（Ｄ））
が論理「１」レベルに立ち上がると、選択信号形成回路
６１（第４図）がこれに直ちに応動して選択信号ＳＥＬ
のビット出力をＶＩＪ−’　Ｉ　Ｊ　、Ｖ　ｔｅ＝　ｒ
　Ｉ　Ｊに切り換える。このときセレクタ５３の選択モ
ードは第１２図に示すようにリセットモードに切り換え
られ、オール「０」データをレジスタ５４に書き込み、
これにより歩進アドレスデータＡＤＤを強制的にオール
「０」にクリアする。

これと同時にアドレス指定回路２３（第４図）のデータ
選択信号形成回路３６において、キーオン信号ＫＯＮが
論理「０」レベルに立ち下がったことに基づいてデータ
選択信号ＡＤのビット出力がＶ＋　＝　’　Ｉ　Ｊ　、
Ｖｏ　−’ＯＪに切り換わり、これに応じてセレクタ３
４及び３５の選択モードが、第１０図に示すように、リ
リースモードに切り換えられる。

このときセレクタ３４は先頭アドレス選択レジスタ３１
から送出される先頭アドレスデータＦＲｊｈ（第７図）
のうちリリースサイズデータＲ３をメモリアドレスデー
タＭＡＤとして加算回路２５（第３図）に送出する状態
になり、これによりアドレス信号Ｓ６を、エンベロープ
波形メモリ２１のエンベロープ波形データメモリエリア
ＥＮＶｋ（第５図）のうち、リリースエンベロープデー
タＤＲＡｋの先頭アドレスＲＡ、をメモリアドレスデー
タＭＡＤに基づいて指定する状態に切り換えられる。

これに加えてセレクタ３５（第４図）は、メモリサイズ
選択レジスタ３２から読み出されているメモリサイズデ
ータＭＺｊｈ（第８図）のうち、リリースサイズデータ
Ｒ３をメモリサイズデータＭＳＤとしてアドレスカウン
タ２４（第１１図）の減算回路５５に送出する状態に切
り換わる。

このとき読出クロックデータ選択レジスタ３３はリード
クロックデータＲＣＤとして読出クロックデータＣＬｊ
ｈ（第９図）を引き続き出力する状態を維持する。

かかる動作と同時に、第１４図の時点Ｌ＋５においてキ
ーオフパルス信号ＫＯＦＰが論理「１」Ｌ・ベルに立ち
上がると、エンベロープ波形発生回路５（第３図）のセ
レクタ７３に与えられている制御信号ＣＯＮのビットデ
ータがＫＯＦＰ＝ｒｌＪ、ＫＯＮＰ−ｒＱ、になること
により、セレクタ７３の選択モードが第１３図に示すよ
うに取込モードに切り換わる。

このときセレクタ７３はそれまでエンベロープ波形メモ
リ２１から読み出されていたエンベロープ波形読出信号
Ｓ７をレジスタ７４に取り込む動作をする。

ところでこのときセレクタ７３を通じてレジスタ７４に
取り込まれるエンベロープ波形読出信号Ｓ１３の値は、
時点ｔ、以前においてループ波形Ｗ２を形成するために
エンベロープ波形メモリ２１から読み出されていたルー
プエンベロープデータＤＬＡｋ　（第５図）のうち時点
ｔ４直前のデータであり、これによりループ波形Ｗ２が
キーオフ操作によって打ち切られてなる接続波形Ｗ２Ｘ
（第２図（Ａ））の時点ｔ’ｓにおけるエンベロープ波
形値がそのままレジスタ７４に書き込まれたことになる
。

このレジスタ７４のデータは、その後キーオフパルス信
号ＫＯＦＰが論理「０」レベルに立ち下がったとき、セ
レクタ７３（第３図）に与えられている制御信号ＣＯＨ
のビットデータがＫＯＦＰ＝　ｒＯ＋　、ＫＯＮＰ−ｒ
ｏ」に切り換わってセレクタ７３の選択モードが第１３
図に示すように保持モードに切り換わることにより、セ
レクタ７３を通じてレジスタ７４にダイナミックに保持
される。

このようにしてレジスタ７４に保持されたデータは接続
信号Ｓ８として加算回路７２を通じて加算出力Ｓ９とし
て送出され、これに応じてエンベロープ波形信号Ｓ５は
続いてエンベロープ波形メモリ２１からエンベロープ波
形読出信号Ｓ７として読み出されて来るリリースエンベ
ロープデータを当該レジスタ７４の保持データの値から
立ち下げて行くような変化を呈する。

すなわち第１４図の時点ｔ１５においてキーオフパルス
信号ＫＯＦＰが論理ｒ１．レベルに立ち上がった後やが
て論理「０」レベルに立ち下がると、選択信号形成回路
６１（第４図）から送出される選択信号ＳＥＬのビット
出力がメモリサイズ超過検出信号ＭＯＶに基づいてＶ＋
＋＝　’ＯＪ　、Ｖ＋。−「１」に切り換わり、これに
よりセレクタ５３（第１１図）の選択モードが第１２図
に示すように歩進モードに切り換わる。

従ってレジスタ５４の歩進アドレスデータＡＤＤはオー
ル「０」の状態からアドレス歩進パルスＩＮＣＰが発生
するごとに１番地ずつインクリメントして行き、当該ア
ドレス歩進データＡＤＤによってエンベロープ波形デー
タメモリ２１のリリ−スエンベローブデータＤＲＡｋ　
（第５図）をその先頭アドレスＲＡ　＊　６から順次１
番地ずつ読み出して行く。

かくしてキーオフパルスＫＯＦＰが論ｆｌ　’ＯＪに立
ち下がった時点からリリース波形Ｗ３　（第２図（Ａ）
）を呈するような加算出力Ｓ９、従ってエンベロープ波
形信号Ｓ５が得られる状態になる。

この状態において加算出力Ｓ９のデータの変化はオフレ
ベル検出回路７１において監視され、加算出力Ｓ９の値
が消音レベル（すなわち第２図（Ａ）について上述した
ー■（ｄＢ）のレベル）になると、オフレベル検出回路
７１が論理「１」レベルに立ち上がるオフレベル検出信
号ＯＦＬをアドレス指定回路２３の選択信号形成回路６
１（第４図）のアンド回路６９に与えることにより、選
択信号ＳＥＬのビット出力をＶ、、−「ｏ　」、Ｖ＋。

−ｒ□、に切り換える。

このときアドレスカウンタ２４（第１１図）のセレクタ
５３の選択モードは第１２図に示すように保持モードに
なることによりレジスタ５４にオフレベル検出信号ＬＯ
Ｆが発生した時点における歩進アドレスデータＡＤＤを
保持する。

従ってエンベロープ波形メモリ２１から読み出されるエ
ンベロープ波形読出信号Ｓ７は加算出力Ｓ９（従ってエ
ンベロープ波形信号Ｓ５）の波形値がＯ［ｄＢ）になる
ような値のまま固定保持される。

このようにして第２図（Ａ）の時点り、について上述し
たように、エンベロープ波形発生回路５から送出される
エンベロープ波形信号Ｓ５は、キーオフ操作の時点がい
つであっても、常に最後のループ波形Ｗ２Ｘの終端の波
形値からリリース波形Ｗ３を開始させることができ、こ
れにより、リリース波形を滑らかにループ波形に接続す
ることができる。

かくするにつき、リリース波形Ｗ３のエンベロープ波形
データとして１波形分のデータを用意すれば良く、従っ
てエンベロープ波形メモリとしてメモリ容量を小型化し
得る。

以上の動作は第２図（Ａ）について上述したようにサス
ティン波形部分の波形としてループ波形Ｗ２を繰り返し
発生させるようにした場合について述べたが、第２図（
Ｆ）について上述したように、一定レベルのサスティン
波形Ｗ４によってエンベロープ波形部分を形成する場合
には、サスティン波形選択操作子１３を操作することに
より、サスティンセレクト信号発生回路１１のサスティ
ンセレクト信号ＳＵＳを論理「Ｏ」レベルに切り換える
。

この場合、鍵盤２のキーが押鍵操作されたとき第１４図
の時点ｔ、〜ｔ＋ｚについて上述したと同様にしてアタ
ック波形Ｗｌ（第２図（Ｆ））を発生するようにアドレ
ス指定回路２３及びアドレスカウンタ２４が動作するの
に対して、時点を目においてアドレスカウンタ２４（第
１１図）の減算回路５５において論理「ｌ」レベルのメ
モリサイズ超過検出信号ＭＯＶが最初に得られることに
より、アドレス指定回路２３（第４図）のデータ選択信
号形成回路３６においてフリップフロップ回路３９がセ
ット動作することによりセレクタ３４及び３５がループ
モードに切り換わった状態において、選択信号形成回路
６１から送出される選択信号ＳＥＬのビット出力がサス
ティンセレクト信号ＳＵＳが５ＵＳ−ｒＯＪになってい
ることにより、Ｖ＋＋−’ＯＪ　、Ｖ１ｏ＝　’Ｏ」ニ
なり、コノ動作についてループ波形Ｗ２を形成する場合
と異なる制御態様でアドレスカウンタ２４のセレクタ５
３を動作させることになる。

すなわちこのときセレクタ５３の選択モー１−’　；ｊ
：第１２図に示すように保持モードに切り換えられ、レ
ジスタ５４のデータ（すなわちリターンモード時書き込
まれた差分データ）がセレクタ５３を介してダイナミッ
クに記憶され、これにより歩進アドレスデータＡＤＤが
当該差分データのまま一定値に保持される。

そこでエンベロープ波形メモリ２１（第３図）のアドレ
ス信号３２１はループエンベロープデータＤＬＡｋ　（
第５図）のうち先頭アドレスＬＡｍ。

から当該差分データに対応するアドレス分だけ歩進した
アドレスに記憶されているデータがエンベローブ波形読
出信号Ｓ７として読み出される。

かくしてエンベロープ波形信号Ｓ５はキーオフ操作がさ
れるまで波形レベルを固定する値に保持する。

この状態においてやがて第１４図の時点ｔ’ｓにおいて
キーオフ操作がされることによりキーオフパルス信号Ｋ
ＯＦＰが発生すると、選択信号形成回路６１から送出さ
れる選択信号ＳＥＬのビット出力がＶｓｓ−’　Ｉ　Ｊ
　、Ｖｉ。＝「１」になることにより、セレクタ５３（
第１１図）の選択モードが第１２図に示すようにリセッ
トモードに切り換えられ、これにより第２図（Ａ）につ
いて上述したと同様にしてレジスタ５４の歩道アドレス
データＡＤＤがオールｒ□、にクリアされる。

これと共にセレクタ７３（第３図）に与えられる制御信
号ＣＯＨのビット出力がＫＯＦＰ−ｒｌＪ　、ＫＯＮＰ
−ｒＯ，になることにより、キーオフパルス信号ＫＯＦ
Ｐが発生した時点におけるエンベロープ波形読出信号Ｓ
１３がレジスタ７４に保持される。その結果レジスタ７
４から得られる接続信号Ｓ８に対してエンベロープ波形
読出信号Ｓ７のデータを加算回路７２において加算する
ことにより、エンベロープ波形信号Ｓ５の波形値をエン
ベロープ波形メモリ２１　（第５図）のリリースエンベ
ロープデータＤＲＡｋによって減衰させて行くことにな
る。

かくしてサスティンセレクト信号ＳＵＳが論理「Ｏ」レ
ベルの切換動作状態にあるときには、第２Ｅ　（Ｆ）に
示すようにアタック波形Ｗ１が終了した後当該終了した
波高値をそのまま維持することにより一定波形Ｗ４によ
りサスティン波形部を形成すると共に、キーオフのタイ
ミングで当該サスティン波形部の波形値レベルからリリ
ース波形Ｗ３を立ち下がらせるようなエンベロープ波形
を実現し得る。

以上の実施例の構成によれば、サスティン波形部の波形
、すなわちループ波形Ｗ２又は一定波形値波形Ｗ４につ
いて、そのキーオフ時の波形値に連続的に接続しながら
立ち下がるようなリリース波形Ｗ３を形成することがで
き、かくするにつき、リリース波形Ｗ３としてそのキー
オフ時点における波形値レベルがいかなる値であっても
１波形分のエンベロープデータを用意するだけで済む、
従ってエンベロープ波形メモリ２１の構成を複雑にする
ことなく滑らかなエンベロープ波形を発生することがで
きる。

因に第１５図に示すように、ループ波形Ｗ２Ｘの任意の
時点ｔ０□、ｔ、ｏｖ＊　、Ｌｏｔｓ・・・・・・でキ
ーオフ操作がされたとき、リリース波形Ｗ３を形成する
リリースエンベロープデータＤＲＡｋは時点ＬＯＦＩ　
、ｔｏｒｚ　％　ｔｏｙｓ・・・・・・におけるループ
波形Ｗ２ＸのループエンベロープデータＤＬＡｋ、。

ＤＬＡｋ、　、ＤＬＡｋ３・・・・・・から立ち下がる
ように形成され、これによりリリース波形Ｗ３を滑らか
にループ波形Ｗ２Ｘの終端波形に接続することができる
。

また以上の構成によれば、エンベロープ波形メモリ２１
に格納したエンベロープ波形データを読み出すにつき、
音色選択信号ＴＣに加えてタッチデータＴＤを条件とし
て選択できるようにしたことにより、演奏者のタッチ操
作量に対応して微妙にエンベロープ変化するような楽音
を容易に実現し得る。

〔４〕他の実施例 （１）上述の実施例においては、エンベロープ波形メモ
リ２１に記憶するエンベロープ波形データとしてサンプ
リング波形値をそのまま記憶した場合について述べたが
、当該サンプリング波形値の差分データ、圧縮データの
データ形式で記憶させるようにしても上述の場合と同様
の効果を得ることができる。

（２）上述の実施例においては、エンベロープ波形メモ
リ２１（第５図）の各エンベロープ波形データメモリエ
リアＥＮＶｋ　（ｋ＝１〜Ｋ）ごとにアタックエンベロ
ープデータＤＡＡｋ、ループエンベロープデータＤＬＡ
ｋ及びリリースエンベロープデータＤＲＡｋを格納する
ことにより、各エンベロープ波形データメモリエリアＥ
ＮＶｋにそれぞれ１波形分のアタックエンベロープ波形
、ループエンベロープ波形及びリリースエンベロープ波
形をその順序で並ぶようなアドレスを付して格納するよ
うにした場合について述べたが、アタック、ループ、リ
リースエンベロープデータの格納順序はこれに限らず必
要に応じて変更し得る。

また各エンベロープ波形データメモリエリアＥＮＶｋに
ついて、アタックエンベロープデータＤＡＡｋ、ループ
エンベロープデータＤＬＡｋ及びリリースエンベロープ
データＤＲＡｋのうちのいずれか１つ又は２つを記憶せ
ずに、他のエンベロープ波形データメモリエリアに記憶
されているものを読み出して使用するようにしても良い
（ｖＡ似したエンベロープ波形をもつ場合には）。

さらに各エンベロープ波形データメモリエリアＥＮＶｋ
に１波形分のアタックエンベロープデータＤＡＡｋ、ル
ープエンベロープデータＤＬＡｋ。

リリースエンベロープデータＤＲＡｋを記憶することに
代えて、１つの波形の一部を記憶することにより、必要
に応じて他のエンベロープ波形データメモリエリアに記
憶されているエンベロープデータ部分と組み合わせて１
つのアタックエンベロープ波形、ループエンベロープ波
形、リリースエンベロープ波形を形成するようにしても
良い。

（３）上述の実施例においては、先頭アドレス選択レジ
スタ３１、メモリサイズ選択レジスタ３２及び読出クロ
ックデータ選択レジスタ３３のデータを選択指定する条
件として、音色選択信号ＴＣに加えてイニシャルタッチ
データＴＤを用いるようにした場合について述べたが、
これに加えてアフタタッチデータによって選択できるよ
うなデータを予め格納しておき、イニシャルタッチ操作
後アフタタッチ操作をしたときには当該操作時にリアル
タイム的にエンベロープ波形を切り換えるようにしても
良い。

（４）上述の実施例においては、エンベロープ波形とし
てアタック波形部に続いてサスティン波形部及びリリー
ス波形部を有するエンベロープ波形を形成するようにし
た場合について述べたが、サスティン波形部をもたずに
アタック波形部を直ちにリリース波形部に接続するよう
な場合等、要は先行するエンベロープ波形部の終端にお
ける波形値と同じ波形値をもつリリース波形を接続する
場合に広くこの発明を適用し得る。

（５）また上述の実施例の場合は持続音系のエンベロー
プ波形を形成する場合にこの発明を適用した実施例を述
べたが、減衰音系のエンベロープを実現する際に、複数
段のデイケイ波形部を有する場合に当該複数のデイケイ
波形部を順次接続して行く場合においても、上述の場合
と同様にしてこの発明を適用し得る。

〔発明の効果〕

エンベロープ波形メモリからエンベローフ波形データを
読み出すにつき、タッチ情報に基づいてエンベロープ波
形を選択できることにより、−段と自然感が大きい楽音
信号を簡易な構成によって発生させることができる。

【図面の簡単な説明】

第１図はこの発明によるエンベロープ波形発生装置を適
用した電子楽器の全体構成を示すブロック図、第２図は
そのエンベロープ波形発生回路５において発生しようと
するエンベロープ波形の説明に供する信号波形図、第３
図は第１図のエンベロープ波形発生回路５の詳細構成を
示すブロック図、第４図は第３図のアドレス指定回路２
３の詳細構成を示すブロック図、第５図は第３図のエン
ベロープ波形メモリ２１の詳細構成を示す路線図、第６
図は第５図のエンベロープ波形メモリ２するこ格納する
エンベロープ波形データを示す信号波形図、第７図、第
８図及び第９図は第４図の先頭アドレス選択レジスタ３
１、メモリサイズ選択レジスタ３２及び読出クロックデ
ータ選択レジスタ３３の詳細構成を示す路線図、第１Ｏ
図は第４図のセレクタ３４及び３５の動作を示す真理値
表、第１１図は第３図のアドレスカウンタ２４の詳細構
成を示すブロック図、第１２図は第１１図のセレクタ５
３の動作の説明に供する真理値表、第１３図は第３図の
セレクタ７３の動作の説明に供する真理値表、第１４図
は第１図のエンベロープ波形発生回路５のアドレス歩進
動作の説明に供する信号波形図、第１５図はリリース波
形の接続効果の説明に供する信号波形図である。 ｌ・・・・・・電子楽器、２・・・・・・鍵盤、３・・
・・・・押鍵検出回路、４・・・・・・楽音波形発生回
路、５・・・・・・エンベロープ波形発生回路、６・・
・・・・タッチ検出回路、７・・・・・・乗算回路、９
・・・・・・サウンドシステム、２１・・・・・・エン
ベロープ波形メモリ、２２・・・・・・アドレス形成回
路、２３・・・・・・アドレス指定回路、２４・・・・
・・アドレスカウンタ、３１・・・・・・先頭アドレス
選択レジスタ、３２・・・・・・メモリサイズ選択レジ
スタ、３３・・・・・・読出クロックデータ選択レジス
タ、７１・・・・・・オフレベル検出回路、７２・・・
・・・加算回路、７３・・・・・・セレクタ、７４・・
・・・・レジスタ、７５・・・・・・補間器。

Claims (1)

1. 【特許請求の範囲】 エンベロープ波形メモリに予め記憶したエンベロープ波
   形データを読み出してエンベロープ波形信号を形成する
   ようになされたエンベロープ波形発生装置において、 タッチ情報を発生するタッチ情報発生手段と、上記タッ
   チ情報に基づいて上記エンベロープ波形メモリに記憶さ
   れている上記エンベロープ波形データを読み出すエンベ
   ロープ波形データ読出手段と を具えることを特徴とするエンベロープ波形発生装置。