JPH0359465A - 波形取り込み装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、波形取り込み装置、特にデジタルオシロスコ
ープ等において信号を繰り返し取り込むための波形取り
込み装置に関する。

従来の技術 デジタルオシロスコープにおいては、例えば特開昭５９
−３４１６４号公報に記載されているように、入力信号
を前置増幅器において所望の値に増幅した後、サンプル
ホールド回路に与え、クロック発生器に発生させたサン
プリングクロックによってサンプルホールドする。そし
てこのホールド値を高速アナログメモリに記憶する。

一方、前置増幅器から分岐した信号は、トリガ認識回路
に加えられでトリガ信号を出力する。トリガ信号は、プ
リセッタブルカウンタに与えられ、クロック信号ととも
に前記高速アナログメモリを制御する。そしてこのアナ
ログメモリに蓄積されたデータを表示や演算のための波
形メモリに転送する際に、前記トリガ信号の前縁と次の
サンプリングクロックの前縁とを使用してこれら前縁間
の時間差を測定して得た値を基に、トリガ時刻とサンプ
リング時刻が正しい位置関係を保つように並べ替える。

これによりジッタの少ない表示が得られるほか、このよ
うな動作をサンプリングに際し繰り返し行わせることに
より、ナイキスト周波数を越える入力周波数に対しても
等価サンプリングの手法により波形を正しく捉えること
ができる。

第７図には上記従来例に用いられる時間差測定回路の一
例が示されている。第７図において、１３０は第１のフ
リップフロップ、１−３１は第２のフリップフロップ、
１３２はアンドゲート、１３４は定電流源、１３５は第
１のスイッチ、１３６は第２のスイッチ、１３７はコン
デンサ、１３８はボルテージフォロワー　１３９はＡ／
Ｄ　（アナログ／デジタル）変換器、１４０はＭＰＵ　
（マイクロプロセッサユニット）、１４１は制御部であ
る。

この従来例の動作を第８図のタイムチャートを参照しな
がら説明する。第１のフリップフロップ１３０のＣＫ端
子にはトリガ信号を与え、第２のフリップフロップ１３
１のＣＫ端子にはクロック信号を与える。そして制御部
１４１から与えられたクリア信号の解除により第２のス
イッチ１３６がオフし、コンデンサ１３７を充電可能状
態とした後、トリガ信号によりトリガ認識信号を第１フ
リツプフロツプ１３０のＱ端子からアンドゲート１３２
へ入力する。このときのタイミングは第８図の（１５０
）から（１５３）に示されている。

次にアンドゲート１３２の出力により第１のスイッチ１
３５をオンし、定電流源１３４の電流により第１のスイ
ッチ１３５を介してコンデンサ１３７を充電する。この
際、定電流源１３４の定電流値を１１コンデンサ１３７
の容量値をＣ１第１のスイッチ１３５の導通時間をＴ１
コンデンサ１３７の両端に現れる電圧をＶとすると、ｖ
−Ｔ・１／Ｃ（但し、コンデンサ１３７の初期電荷は０
とする。）で与えられる。これはＣ１Ｉが一定ならば■
はＴに比例した値となることを示している。そして上記
トリガ認識信号を第２のフリ、ツブフロップ１３１のＤ
端子に与えてデータ入力の受付可能状態とする。したが
って、トリガ認識後、最初のクロック信号の前縁により
第２のフリ・ツブフロップ１３１の百出力が反転し、第
１のスイッチ１３５がオフする。すなわちトリガ信号に
よって第１のフリップフロップ１３０のＱ出力が反転後
、クロック信号によって第２のフリップフロップ１３１
の百出力が反転するまでが、コンデンサ１３７を充電す
る時間Ｔ１すなわちジッタを除去するために補正すべき
時間となる。したがって、コンデンサ１３７の充電電圧
Ｖをボルテージフォロワー１３８を介してＡ／Ｄ変換器
１３９へ与え、第１のスイッチ１３５がオフした後、こ
の値をデジタル変換した出力を得、この出力をＭＰＵ１
４０により適宜演算処理を施してジッタ量を出力する。

この様子を第８図の（１５４）から（１５７）に示す。

発明が解決しようとする課題 しかしながら、上記従来の時間差測定回路では、構成す
る素子のばらつきや温度変化による応答時間の変化等に
よりジッタ測定量が変動したり、正確に動作させるため
には調整を必要とするという問題があった。また、第７
図に示すような回路においては、第２のフリップフロッ
プ１３１のＤ入力（トリガ認識出力）とＣＫ大入力クロ
ック信号）とがほぼ同時に印加されて、このフリップフ
ロップ１３１の出力が不安定な状態（メタステーブル状
態）になる場合があり、このような場合にはジッタ量が
正確に得られないという問題があった。

本発明はこのような従来の問題を解決するものであり、
ジッタ量の誤測定を防止できるとともに正確なジッタ量
が得られる優れた波形取り込み装置を提供することにあ
る。

課題を解決するための手段 本発明は上記目的を達成するために、波形取り込み装置
に、トリガ信号の前縁とその次の次に発生したクロック
信号の前縁間の時間およびクロッり信号１周期分の時間
およびクロック信号２周期分の時間から前記トリガ信号
前縁とその直前のクロック信号前縁間に相当する時間を
求める時間差測定回路を備えたものである。

作用 したがって本発明によれば、時間差測定回路によりトリ
ガ信号の前縁とその後に発生するクロック信号の次の次
の前縁との時間差を測定することによりフリップフロッ
プの不安定な状態に起因するジッタ量の誤測定を防止す
ることができ、また、最大ジッタ量と最小ジッタ量とを
トリガジッタ量を測定する度毎に測定し、これら三つの
ジッタ量を用いて適切な演算を行うことによって、温度
等の影響による測定値の変動を相殺して正確なジッタ量
を得、もってジッタ量の少ない波形取り込み装置を実現
することができる。

実施例 第１図は、本発明の一実施例の構成を示す概略ブロック
図である。第１図において、１は周期的アナログ入力信
号を所望のレベルに増幅する前置増幅器、２はサンプル
ホールドであり、前置増幅器１の出力信号をクロック信
号に同期してサンプルホールドするものである。３はＡ
／Ｄ変換器、４はＡ／Ｄ変換器３の出力データをアドレ
ス信号によって高速で一次的に記憶し、低速で出力する
第１メモリである高速メモリ、５は高速メモリ４の出力
信号およびその他の装置内の信号を記憶する第２メモリ
である主メモリ、６はＣＲＴデイスプレィ等の表示装置
である。７はトリガ判定回路であり、前置増幅器１で増
幅された信号の一部を入力し、操作者によって設定され
た基準レベルを越えているか否かを判定するものである
。８はトリガ信号によりカウント開始、終了を行うアド
レスカウンタ、９はクロック信号を分周してアドレスカ
ウンタ８に出力するクロック分周器である。

ＩＯはトリガ信号とクロック信号との時間差を測定する
時間差測定回路であり、１１は装置内にサンプリングク
ロック信号を出力するクロック発生器である。１２はＭ
ＰＵ　（マイクロプロセッサユニット）、１３はＲＡＭ
　（ランダムアクセスメモリ）、１４はＲＯＭ　（リー
ドオンリーメモリ）、１５はｌ１０（入出力制御装置）
であり、それぞれパスライン１６によってデータ信号の
授受を行うものである。

次に上記実施例の動作について説明する。第１図におい
て、クロック発生器１１は、水晶振動子等により周期の
安定したクロック信号を得、これをサンプルホールド２
、Ａ／Ｄ変換器３、クロック分周器９および時間差判定
回路１０に印加する。また、クロック分周器９により任
意の所定周期に分周されたクロック信号は、アドレスカ
ウンタ８に印加され、所定のアドレスを発生して高速メ
モリ４に与えられる。入力信号は前置増幅器１を経てサ
ンプルホールド２に印加され、クロック発生器１１から
発生したクロック信号によりサンプリングされ、直ちに
Ａ／Ｄ変換器３によりデジタルデータに変換されて高速
メモリ４に蓄えられる。入力信号はまた、前置増幅器１
からトリガ判定回路７に印加され、従来からのオシロス
コープのトリガ回路と同様に、任意に設定された基準レ
ベルのトリガ電圧と比較されてトリガ信号を発生する。

このトリガ信号はアドレスカウンタ８に印加され、アド
レスカウンタ８は所定の設定に基づき、高速メモリ４に
必要とされるアドレスを次々と発生し、Ａ／Ｄ変換器３
からのデータを高速メモリ４に取り込ませる。アドレス
カウンタ８は同時に高速メモリ４に取り込まれるべきデ
ータ数をカウントし、所定の数に達したならば高速メモ
リ４にデータの取り込みを停止させて入力信号の波形デ
ータを維持させ、次いで取り込み終了信号を発生してバ
ス１６を介してＭＰＵ１２へ取り込み終了の割り込み信
号を送る。なお、アドレスカウンタ８は従来からのブリ
トリガおよびポストトリガ動作をさせることができる。

パス１６には、上記のほかにＭＰＵ１２が一連の演算動
作を行うための命令（プログラム）を書き込んであるＲ
ＯＭ１４、演算数値や情報の蓄積を行なうＲＡＭ１３、
波形データの蓄積や演算データを記憶するための主メモ
リ５、波形データや各種情報を表示するための表示装置
６、操作パネルや外部機器との接続のためのｌ１０１５
等か接続されている。表示装置６は、従来からのＣＲＴ
を利用したベクトル走査式やラスク走査式の表示装置、
またはドツトマトリクスを利用した液晶表示器やプラズ
マ表示器等のいずれでもよい。ｌ１０１５は、装置を操
作するためのキーボードや回転式エンコーダを使用した
パネルや外部機器とのインタフェース等を含み、装置の
設定をＭＰＵ１２に伝える。ＭＰＵ１２は、ＲＯＭ１４
に格納されたプログラムにより各回路ブロックを制御す
る。なお、第１図には詳細な制御線が省略しである。

トリガ判定回路７からのトリガ信号は時間差判定回路１
０にクロック信号とともに印加され、トリガ信号の前縁
とクロック信号の前縁との時間差が測定される。アドレ
スカウンタ８からの波形取り込み終了の割り込み信号を
受けたＭＰＵ１２は、時間差判定回路１０の測定結果を
基に高速メモリ４に取り込まれた波形データがトリガ信
号を基準にして正しい時間関係を保ちながら主メモリ５
に並べ替えられて格納されるように、アドレス信号また
はアドレス制御信号を各取り込みサイクル毎に発生して
高速メモリ４からの波形データを主メモリ５に転送し、
格納する。主メモリ５に格納されたデータは表示装置６
によって表示される。

次に、時間差判定回路１０の詳細について第２図を参照
して説明する。第２図において、２１．２２は抵抗、２
３．２７．２８．２９．３０はコンデンサ２４の充放電
を制御するトランジスタ、２５はコンデンサ２４に充電
された電荷を転送するＦＥＴ（電界効果トランジスタ）
、２６はコンデンサ２４の充電流の乱れを改善するショ
ットキー接合形のダイオード、３１．３２．３３は定電
流源、４０．４１はバッファ、４２は異なる時間差出力
を得るためのデータセレクタ、４３．４４．４５はＮＯ
Ｒゲート、４６はＡＮＤゲート、４７．４８．４９．５
０は縦続接続されたフリップフロップ、５１は制御回路
、５２は増幅器、５３はＡ／Ｄ変換器、５４．５５．５
６はレジスタ、５７はＭＰＵ（マイクロプロセッサユニ
ット）システムである。

次に、この時間差判定回路１０の動作を説明する。フリ
ップフロップ４７〜５０は初期状態においてクリアされ
ている。また、フリップフロップ４７のＳ端子はＬレベ
ルになっている。このとき、フリップフロップ４７〜５
０のＱ出力はＬレベルであり、またフリップフロップ４
７の反転出力頁はＨレベルなので、トランジスタ２８は
オン、トランジスタ２３もオンとなって、コンデンサ２
４の両端は短絡され、コンデンサ２４の電荷は放電して
いる。またこのときのＮＯＲゲート４３〜４５の出力は
いずれもＬレベルであり、データセレクタ４２の設定如
何にかかわらず、トランジスタ２９はオフ、トランジス
タ３０はオンになっている。

トリガジッタ測定時にはデータセレクタ４２はＮＯＲゲ
ート４３に接続されるように設定され、まずＡＮＤＮＯ
ゲートがイネーブルとなった後クリアが解除され、トリ
ガ信号が印加されるとフリップフロップ４７のＱ出力が
Ｈレベル、回出力がＬレベルになり、トランジスタ２８
．２３がオフとなってコンデンサ２４が充電可能となる
。すると、ＮＯＲゲート４３の出力がＨレベルになるの
で、トランジスタ２９がオン、トランジスタ３０がオフ
となり、定電流源３２で設定された電流がコンデンサ２
４に流れ、充電を開始する。この時刻を、第３図に示す
ように【０とする。また、フリップフロップ４７のＱ出
力がＨレベルとなると、フリップフロップ４８のＣＫ端
子に印加されたトリガ信号の発生時刻の後の最初のクロ
ック信号前縁によってフリップフロップ４８のＱ出力が
Ｈレベルとなる。さらに、これがフリップフロップ４９
に伝達され、次のクロック信号前縁によってフリップフ
ロップ４９がセットされ、フリップフロップ４９のＱ出
力がＨレベルとなる。すると今度は、ＮＯＲゲート４３
の出力がＬレベルとなり、トランジスタ２９．３０の状
態は再び反転し、コンデンサ２４には電流が流れなくな
り、コンデンサ２４はそれまでの電荷を保持する。この
時刻をｉｔとすると、ｔｌから（０を引いた時間ｔｏに
比例した電圧Ｖｌがコンデンサ２４の両端に保持される
ことになる。このとき、ダイオード２６はトランジスタ
２９のスイッチングに起因するコンデンサ２４の充電流
の過度の乱れを改善する。

さて、コンデンサ２４の充電停止は、制御回路５１に伝
えられ、コンデンサ２４の保持電圧■はＦＥＴ２５から
増幅器５２へ送られ、増幅器５２で増幅された後、Ａ／
Ｄ変換器５３によって直ちにデジタルデータ（この例で
は８ｂｉｔ）に変換されて、レジスタ５４に記憶される
。この一連のタイムチャートを第３図の（８１）から（
９４）に示す。

次に、Ｖｌの測定が終了すると、直ちに校正のための動
作に移る。すなわち、ＡＮＤゲート４６をディスエーブ
ルにしてトリガ入力を禁止し、データセレクタ４２をＮ
ＯＲゲート４５側に切り替え、フリップフロップ４７〜
５０を全てクリアする。次に、フリップフロップ４７の
Ｓ入力をＨレベルにしてＱ出力をＨレベルにする。する
と、クロック信号によりフリップフロップ４８および４
９が順番に励起され、ＮＯＲゲート４５の出力には、第
４図に示すようにクロック信号の１周期分に相当する時
間幅ｉ２０の正パルスが発生し、この時間幅ｊ２０に相
当する電圧Ｖ２がコンデンサ２４に保持される。この電
圧■２は、トランジスタ２９が反転した後、ＦＥＴ２５
から増幅器５２を通ってＡ／Ｄ変換器５３でＡ／Ｄ変換
され、クロック１周期分の時間データとしてレジスタ５
５に記憶される。

さらに今度は、データセレクタ４２をＮＯＲゲート４４
側に切り替え、フリップフロップ４７〜５０を全てクリ
アし、同様の動作を行わせる。

すると、フリップフロップ４８〜５０によって、第４図
に示すようにクロック２周期分に相当する時間幅ｊ３ｏ
のパルスがＮＯＲゲート４４の出力に得られる。そして
、この出力パルス幅ｔ３０に相当する電圧ｖｊをコンデ
ンサ２４に得、これをＡ／Ｄ変換してクロック２周期分
の時間データとじてレジスタ５６に記憶する。以上の一
連のタイムチャートが第４図の（１０１）から（１１６
）までに示されている。

ここで、ｖ２はクロック１周期分の時間に相当する電圧
、Ｖ３はクロック２周期分の時間に相当する電圧、Ｖｌ
はトリガ信号の前縁と次の次のクロック信号の前縁との
間の時間に相当する電圧で■２とｖ３の間め値となる。

しかしながら、これらの電圧値は、回路を槽底する素子
のばらつきや温度変化、経年変化、調整ずれ等により値
が初期的およびまたは経時的に変化し、オフセット量や
充電時間に比例した誤差電圧を含んでいる。

従来例で説明したように、充電電圧ＶはＶ＝Ｔ・Ｉｌｏ
として表されるが、ここでＩｌｏをＫと置き、Ｋの誤差
量をα、オフセット量をβとすれば、誤差を含む充電電
圧Ｖ°はＶ’＝Ｔ・　（Ｋ十α）十βと表される。した
がって、Ｖｌ、Ｖ２およびｖ３もそれぞれに誤差を含み
得ることになるが、ＶＩＶ２および■３は、きわめて短
時間の間に連続して測定されるので、前記αおよびβは
一連の測定サイクル中においては一定と見なすことがで
きる。したがって、電圧Ｖｌ、Ｖ２　、Ｖ３をそれぞれ
レジスタ５４．５５．５６から呼び出し、ＭＰＵシステ
ム５７により次の計算をすることによって誤差を打ち消
すことができる。

ＶＪ＝　（Ｖ３−Ｖｌ　）／　（Ｖ３−Ｖ＝　）ここで
ＶＪはクロック周期当たりのトリガ信号前縁とその直前
のクロック信号前縁との間に相当する時間であり、この
値にクロック周期を乗することにより実際の時間差を求
めることができる。

上記実施例によれば、トリガ信号とクロック信号との時
間差を測定する度毎に一連の動作を行うため、精密な調
整や温度補正回路等を付加することなく周囲の温度変化
に対しても安定で正確な時間差を求めることができ、も
ってジッタの少ない波形取り込み装置を実現することが
できる。なお、第２図におけるＭＰＵシステム５７は、
第１図に示すＭＰＵ１２と兼用させても同様な効果を得
ることができる。さらに、レジスタ５４〜５６、制御回
路５１等の機能をＭＰＵシステム５７内において行うこ
ともできる。そのほか、フリップフロップ４８とフリッ
プフロップ４９の間に新たにフリップフロップを追加し
ても同様な効果を得ることができる。

第５図には本発明の別の実施例の要部が示されている。

この実施例においては、第２図に示す実施例のＡ／Ｄ変
換器５３、レジスタ５４．５５．５６、ＭＰＵシステム
５７の部分にＤ／Ａ変換器６１および６２を付加し、そ
れぞれの出力をＡ／Ｄ変換器５３のレファレンス端子に
接続したものである。この実施例においては、前述のク
ロック１周期分の電圧■２　もしくはこれより若干高い
電圧をＤ／Ａ変換器６２からＡ／Ｄ変換器５３のレファ
レンス端子に、クロック２周期分の電圧Ｖ３　もしくは
これより若干低い電圧をＤ／Ａ変換器６１から＋レファ
レンス端子に、ある測定サイクルの１回前のサイクルで
得た電圧を基にして与えることにより、常にＡ／Ｄ変換
器５３の分解能を最大限に利用することができる。なお
、この実施例では＋および一しフエレンス端子を使用し
たが、第６図に示すように、Ａ／Ｄ変換器５３のタイプ
によってはＤ／Ａ変換器６１．６２の出力をゲインとオ
フセットに変換して与えても同様な効果を得ることがで
きる。これらの値はＭＰＵシステム５７によって容易に
変換して与えることができる。

発明の効果 本発明は上記実施例から明らかなように、トリガ信号発
生時刻から２番目に発生するクロック信号の前縁を利用
してトリガ信号とクロック信号との時間差を求めるとと
もに、測定の度毎にクロック１周期分の時間差とクロッ
ク２周期分の時間差とを求め、これらの時間差からトリ
ガ信号とクロック信号間の正確な時間差を演算により求
めるので、ジッタの少ない信号を取り込むことのできる
。また、ジッタ測定の度毎に校正動作をしているので、
無調整で正確なジッタ量の測定ができ、もってジッタの
少ない安定な波形表示および波形測定の可能なデジタル
オシロスコープ等を実現することができる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す波形取り込み装置の概
略ブロック図、第２図は同装置における時間差測定回路
の回路図、第３図および第４図は同回路におけるタイミ
ングチャート、第５図は本発明の他の実施例に置ける時
間差測定回路の要部回路図、第６図は第５図と同様な要
部回路図、第７図は従来の波形取り込み装置における時
間差測定回路の概略ブロック図、第８図は第７図に示す
回路におけるタイミングチャートである。 １・・・前置増幅器、２・・・サンプルホールド、３・
・・Ａ／Ｄ変換器、４・・・高速メモリ、５・・・メモ
リ、６・・・表示装置、７・・・トリガ判定回路、８・
・・アドレスカウンタ、９・・・クロック分局器、１０
・・・時間差判定回路、１１・・・クロック発生器、１
２・・・ＭＰＵ。 １３・・・ＲＡＭ、１４・・・ＲＯＭ、１５・・・Ｉｌ
ｏ、２１．２２・・・抵抗、２３．２７．２８．２９．
３０・・・トランジスタ、２４・・・コンデンサ、２５
・・・ＦＥＴ１２６・・・ショットキーダイオード、３
１．３２．３３・・・定電流源、４０．４１・・・／＜
ツファ、４２・・・データセレクタ、４３．４４．４５
・・・ＮＯＲゲート、４６・・・ＡＮＤゲート、４７．
４８．４９．５０・・・フリップフロップ、５１・・・
制御回路、５２・・・増幅器、５３・・・Ａ／Ｄ変換器
、５４．５５．５６・・・レジスタ、５７・・・ＭＰＵ
システム。

Claims (1)

【特許請求の範囲】
1. 所定周期のクロック信号を発生するクロック発生器と、
   周期的アナログ入力信号を前記クロック信号によってデ
   ジタル変換するアナログ／デジタル変換器と、デジタル
   変換された前記入力信号を格納する第１メモリと、前記
   第１メモリから転送された所定数の入力信号データを格
   納する第２メモリと、前記入力信号を基準レベルと比較
   してトリガ信号を発生するトリガ判定回路と、トリガ信
   号の前縁とその次の次に発生したクロック信号の前縁間
   の時間およびクロック信号１周期分の時間およびクロッ
   ク信号２周期分の時間から前記トリガ信号前縁とその直
   前のクロック信号前縁間に相当する時間を求める時間差
   測定回路と、前記求められた時間を基に前記第１メモリ
   に取り込まれた入力信号を前記トリガ信号を基準として
   順次第２メモリに複数サイクル毎に取り込む手段とを備
   えた波形取り込み装置。