JPS63210783A - ピ−クホ−ルド器 - Google Patents

ピ−クホ−ルド器

Info

Publication number
JPS63210783A
JPS63210783A JP4464087A JP4464087A JPS63210783A JP S63210783 A JPS63210783 A JP S63210783A JP 4464087 A JP4464087 A JP 4464087A JP 4464087 A JP4464087 A JP 4464087A JP S63210783 A JPS63210783 A JP S63210783A
Authority
JP
Japan
Prior art keywords
signal
delay time
pulse signal
circuit
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4464087A
Other languages
English (en)
Other versions
JPH06100621B2 (ja
Inventor
Yasushi Takahashi
恭 高橋
Toshiaki Tachika
田近 利明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62044640A priority Critical patent/JPH06100621B2/ja
Publication of JPS63210783A publication Critical patent/JPS63210783A/ja
Publication of JPH06100621B2 publication Critical patent/JPH06100621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、時分割多元接続(TDMA : Time口
1vision Multiple Access)方
式を用いた衛星通信分野の地上局装置に使用されるパル
ス信号の波高値を検出するピークホールド器に関し、特
に、波形が変化するパルス信号の波高値を検出するのに
有用なピークホールド器に関する。
(従来の技術) 従来、時分割多元接続方式を用いた衛星通信の地上局装
置においては、電圧、電流、電力等のパルス信号の波高
値(ピーク値)を検出するピークホールド器が多く使用
されている。従来のピークホールド器においては、ピー
ク値をサンプリングするためのサンプリングパルス信号
を入力パルス信号のピーク値が存在する位置に与えるた
めに、入力パルス信号の波形に合わせて入力パルス信号
の立上り(又は立下り)からピーク値の位置までの間の
時間に相当する所定の固定遅延時間を予め設定してサン
プリングパルス信号を発生させる手段が用いられている
。この手段により入力パルス信号のピーク値をサンプル
ホールドすることができ波高値の検出ができる。以下、
図面を参照して従来のピークホールド器の動作を説明す
る。
第5図は従来のピークホールド器の構成図であり、1は
比較回路、2は固定遅延時間信号発生回路、3はサンプ
リングパルス信号発生回路、4はサンプルホールド回路
である。
所定の固定した立上り時間と固定したパルス幅を有する
入力パルス信号がピークホールド器に入力されており、
入力パルス信号は比較回路1とサンプルホールド回路4
に入力される。
比較回路1において、入力パルス信号は比較回路1の中
に設定されている所定の基準値とレベル比較され、入力
パルス信号のレベルが所定の基準値よりも低い部分にお
いては低レベル、高い部分においては高レベルとなるパ
ルス検出信号が比較回路1から出力され固定遅延時間信
号発生回路−2へ入力される。固定遅延時間信号発生回
路2は、比較回路1出力のパルス検出信号の立上りから
サンプルホールド回路4に入力されている入力パルス信
号のピーク値の位置績での間の時間に相当し、予め固定
値として設定されたパルス幅を有するパルス信号である
固定遅延時間信号を出力する。
固定遅延時間信号発生回路2出力の固定遅延時間信号は
サンプリングパルス信号発生回路3に入力され、サンプ
リングパルス信号発生回路3において固定遅延時間信号
発生回路2出力の固定遅延時間信号の立下りに同期した
サンプリングパルス信号が発生されてサンプルホールド
回路4に入力される。すなわち、サンプルホールド回路
4に入力されている入力パルス信号の立上りからピーク
値の位置までの間の時間に相当する所定の固定遅延時間
に予め設定されたサンプリングパルス信号がサンプルホ
ールド回路4へ入力される。
サンプルホールド回路4においては、サンプリングパル
ス信号によって入力パルス信号のピーク値がサンプリン
グされ、その標本値が保持されたサンプルホールド信号
が出力される0以上の動作により入力パルス信号の波高
値が検出される。
(発明が解決しようとする問題点) しかしながら、上述した従来のピークホールド器におい
ては、所定の固定遅延時間に予め設定されたサンプリン
グパルス信号により入力パルス信号がサンプリングされ
るため、常に所定の固定した立上り時間および固定した
パルス幅を有する入力パルス信号に対しては問題ないが
、立上り時間、立下り時間あるいはパルス幅が変わる入
力パルス信号に対しては、入力パルス信号のピーク値を
サンプリング出来ない場合が発生し、入力パルス信号の
波高値検出が出来ない場合があるという問題点がある。
本発明の目的は、上記従来技術の問題点を解決するため
、入力パルス信号の立上り又は立下りからサンプリング
パルス信号までの遅延時間を可変とし、サンプルホール
ド値に基づき可変遅延時間を制御する手段を有すること
により、立上り時間、立下り時間あるいはパルス幅が変
化する入力パルス信号に対してもピーク値をサンプリン
グすることができ、入力パルス信号の波高値検出が可能
なピークホールド器を提供しようとするものである。
(問題点を解決するための手段) 本発明は、上記の目的を達成するために、次の手段構成
を有する。すなわち、本発明のピークホールド器は、所
定の波高値を有する入力パルス信号と所定の基準値とを
レベル比較して前記入力パルス信号の立上り又は立下り
を定めるパルス検出信号を出力する比較手段と; 前記
比較手段出力の前記パルス検出信号によって定められる
前記入力パルス信号の立上り又は立下りからの遅延時間
を定め、かつまた、遅延時間が可変となる可変遅延時間
信号を発生する可変遅延時間信号発生手段と; 前記可
変遅延時間信号発生手段出力の前記可変遅延時間信号に
より前記遅延時間に基づく所定の位置にサンプリングパ
ルス信号を発生するサンプリングパルス信号発生手段と
; 前記サンプリングパルス信号発生手段出力の前記サ
ンプリングパルス信号により前記入力パルス信号の波高
値をサンプリングし、その標本値を保持したサンプルホ
ールド信号を出力するサンプルホールド手段と; 前記
サンプルホールド手段出力の前記サンプルホールド信号
に基づき、前記可変遅延時間信号発生手段で発生する前
記可変遅延時間信号によって定められる前記遅延時間を
制御する遅延時間制御手段と; を具備することを特徴
とするピークホールド器である。
(作 用) 所定の波高値を有する入力パルス信号は比較手段により
所定の基準値とレベル比較され、入力パルス信号のレベ
ルが基準値より高くなったことあるいは低くなったこと
の判定により入力パルス信号が検出され、入力パルス信
号の立上り又は立下りを定めるパルス検出信号が比較手
段より出力される。比較手段出力のパルス検出信号は可
変遅延時間信号発生手段に入力され、可変遅延時間信号
発生手段においては、パルス検出信号によって定められ
る入力パルス信号の立上り又は立下りからの遅延時間を
定める信号であり、かつまた、その遅延時間が可変とな
る信号である可変遅延時間信号が発生される。可変遅延
時間信号発生手段出力の可変遅延時間信号はサンプリン
グパルス信号発生手段に入力され、サンプリングパルス
信号発生手段により、可変遅延時間信号によって定めら
れる遅延時間に基づく所定の位置にサンプリングパルス
信号が発生される。サンプリングパルス信号発生手段出
力のサンプリングパルス信号はサンプルホールド手段に
入力され、また、サンプルホールド手段には入力パルス
信号も入力される。
サンプルホールド手段において、入力パルス信号の波高
値がサンプリングパルス信号によってサンプリングされ
、その標本値を保持したサンプルホールド信号がサンプ
ルホールド手段より出力される。サンプルホールド手段
出力のサンプルホールド信号は遅延時間制御手段に入力
され、遅延時間制御手段においては、サンプルホールド
信号のレベルが検出され、この検出されたレベルの変化
に基づきサンプリングパルス信号が入力パルス信号の波
高値をサンプリングするように可変遅延時間信号によっ
て定められる遅延時間を制御する遅延時間制御信号が出
力される。遅延時間制御手段出力の遅延時間制御信号は
可変遅延時間信号発生手段へ入力され、遅延時間が制御
される。
以上の作用により、立上り時間又は立下り時間、あるい
はパルス幅が変化する入力パルス信号の波高値を検出す
ることができる。
(実 施 例) 以下、本発明のピークホールド器の実施例を図面を参照
して説明する。第1図は実施例のピークホールド器の構
成図を示しており、5は可変遅延時間信号発生回路、6
は遅延時間制御回路、11は入力パルス信号、12はパ
ルス検出信号、13は可変遅延時間信号、14はサンプ
リングパルス信号、15はサンプルホールド信号、16
は遅延時間制御信号である。その他の番号が付与された
構成要素は、第5図の従来のピークホールド器の構成図
において同一番号が付与された構成要素と同様のもので
ある。第2図は実施例のピークホールド器の動作タイミ
ング図(その1)、第3図は実施例のピークホールド器
の動作タイミング図(その2)であり、図中の番号が付
与された各信号は第1図の同一番号付与の信号と同じ信
号である。第1図、第2図および第3図を参照して説明
する。ピークホールド器に入力された立上り時間τ、パ
ルス幅Tおよび波高値Xを有する入力パルス信号11は
比較回路1に入力され、比較回路1の中に設定されてい
る所定の基準値とレベル比較される。レベル比較の結果
入力パルス信号11が検出され、入力パルス信号11の
立上りを定めるパルス検出信号12が比較回路1から出
力される。
この実施例の場合においては、パルス検出信号12の立
上りが入力パルス信号11の立上りを定めている。比較
回路1出力のパルス検出信号12は可変遅延時間信号発
生回路5に入力される。
可変遅延時間信号発生回路5においては、バルス検出信
号12の立上りに同期したパルス幅Taのパルス信号で
ある可変遅延時間信号13が発生される。このパルス幅
Tdが可変遅延時間信号13の定める遅延時間を与えて
いる。パルス幅Taは可変であり、T ac t 1)
、 T a(t 2)およびTd(t、)は、時刻1.
.12およびt3に入力された入力パルス信号11に対
応した可変遅延時間信号13のパルス幅Tdすなわち遅
延時間を示している。可変遅延時間信号13はサンプリ
ングパルス信号発生回路3に入力され、サンプリングパ
ルス信号発生回路3により可変遅延時間信号13の立下
りに同期したサンプリングパルス信号14が発生され、
サンプリングパルス信号14がサンプルホールド回路4
に入力される。サンプルホールド回路4には入力パルス
信号11が入力されており、入力パルス信号11はサン
プリングパルス信号14によってサンプリングされる。
このサンプリングによって得られた標本値が保持された
サンプルホールド信号15がサンプルホールド回路4か
ら出力される。サンプルホールド回路4出力のサンプル
ホールド信号15がピークホールド器の出力となるとと
もに、遅延時間制御回路6へ入力される。遅延時間制御
回路6においては、サンプルホールド信号15の時間変
化を検出し、サンプルホールド信号15が最大となるよ
うに遅延時間制御信号16を可変遅延時間信号発生回路
5へ出力し、可変遅延時間信号13のパルス幅Td(す
なわち遅延時間)を制御する。すなわち、サンプリング
パルス信号14が入力パルス信号11の波高値Xをサン
プリングするように遅延時間制御信号16により可変遅
延時間信号13のパルス幅Tdを制御する。第2図の場
合、時刻t1に対応する遅延時間Ta(tl)は入力パ
ルス信号11の立上り時間τより短くサンプリングパル
ス信号14は入力パルス信号11の波高値Xをサンプリ
ングしていない。
このとき遅延時間制御回路6は遅延時間Tdを長くする
ように遅延時間制御信号16により可変遅延時間信号発
生回路6を制御する。その結果、時刻t3に対応する遅
延時間Td(t3)は入力パルス信号11の立上り時間
τより長くなり、サンプリングパルス信号14が入力パ
ルス信号11の波高値Xをサンプリングするようになり
、サンプルホールド回路4出力のサンプルホールド信号
15は入力パルス信号11の波高値Xを示す。
第3図の場合、時刻t1に対応する遅延時間Td(t+
)は入力パルス信号11.のパルス幅Tより長い、この
とき、遅延時間制御回路6は遅延時間Tdを短くするよ
うに遅延時間制御信号16により可変遅延時間信号発生
回路5を制御する。その結果、時刻t3に対応する遅延
時間Ta(ta)は入力パルス信号11のパルス幅Tよ
り短くなり、サンプルホールド回路4出力のサンプルホ
ールド信号は入力パルス信号11の波高値Xを示す。
次に遅延時間制御回路6の動作について説明する。遅延
時間制御回路6は、例えばマイクロコンピュータを使用
した回路で実現でき、上述した遅延時間制御を行う場合
の基本的な動作フローを第4図の実施例の遅延時間制御
回路の動作フローチャートに示す0図中の番号■〜■は
動作フローの各ステップ番号を示している。ステップ■
で各パラメータの初期設定を行い、ステップ■である時
刻上〇におけるサンプルホールド回路4出力のサンプル
ホールド信号15のレベルX(tn)の読み込みを行う
、X(t、)は、遅延時間Td(tn)のサンプリング
パルス信号14がサンプルホールド回路4に与えられて
、入力パルス信号11をサンプリングして得られた値で
ある。ステップ■でレベルX(t、)が前回の読み込ん
だレベルX(t、、−x)に対して変化したかどうかを
調べる。X(t、、−+)は遅延時間Ta(tn−x)
のサンプリングパルス信号14によって入力パルス信号
11をサンプリングして得られた値である。レベルX(
t、)が変化しなかった場合には遅延時間Td(jn>
を変化させないようにしてステップ■へ移る。
レベルX(t、)が変化した場合、ステップ■でレベル
X(t、)がX(tQ−1)に比較して増加したか否か
を調ベステップ■およびステップ■′で遅延時間Td(
tfi)がTa(t−+)に比較して増加したか否かを
調べる。レベルX(t−、)が増加しかつ遅延時間Td
(tfi)が増加した場合、あるいはレベルX(t、)
が減少しかつ遅延時間Td(tfl)が減少した場合(
又は、変化しない場合)には、ステップ■で遅延時間T
a(tfl)が可変範囲内であることを確認した上でス
テップ■にて遅延時間Td(t、、)を増加させて、次
の時刻t n+1におけるサンプリングパルス信号14
の遅延時間Td(t−+t)を決める。
また、レベルX(t、)が増加しかつ遅延時間Td(t
n)が減少した場合(又は、変化しない場合)、あるい
はレベルX(tfi)が減少しかつ遅延時間Ta(t−
)が増加した場合には、ステップ■′で遅延時間Td(
t−)が可変範囲内であることを確認した上でステップ
■′で遅延時間Td(tfi)を減少させてTd(t、
や、)を決める。最後に、ステップ■で遅延時間制御信
号16の発生を行い可変遅延時間信号発生回路5へ遅延
時間制御信号16を送出する。可変遅延時間信号発生回
路5で次の時刻tIl+1におけるサンプリングパルス
信号14の遅延時間T d(t n+1>が設定される
。このようにしてサンプリングパルス信号14の遅延時
間が制御される。
(発明の効果) 以上説明したように、本発明のピークホールド器におい
ては、入力パルス信号の立上り又は立下りからサンプリ
ングパルス信号までの遅延時間を可変とする手段とサン
プルホールド信号のレベルに対応して可変遅延時間の増
減制御を行う手段とを有することにより、入力パルス信
号の波形に自動的に適応してピーク値をサンプリングす
ることができる。従って、本発明によれば、立上り時間
、立下り時間あるいはパルス幅が変化する入力パルス信
号に対しても波高値が検出できるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のピークホールド器の構成図、
第2図は実施例のピークホールド器の動作タイミング図
(その1)、第3図は実施例のピークホールド器の動作
タイミング図(その2)、第4図は実施例の遅延時間制
御回路の動作フローチャート、第5図は従来のピークホ
ールド器の構成図である。 1・・・・・・比較回路、 2・・・・・・固定遅延時
間信号発生回路、 3・・・・・・サンプリングパルス
信号発生回路、 4・・・・・・サンプルホールド回路
、 5・・・・・・可変遅延時間信号発生回路、 6・
・・・・・遅延時間制御回路、 11・・・・・・入力
パルス信号、 12・・・・・・パルス検出信号、 1
3・・・・・・可変遅延時間信号、14・・・・・・サ
ンプリングパルス信号、 15・・・・・・サンプルホ
ールド信号、 16・・・・・・遅延時間制御信号。 代理人 弁理士  八 幡  義 博 /l: 入力へ′ルスiト勘 /2 :へ°ルスオ受武福干 ノ;ヲ: 玉「嘔【−駁drgRイでシEジヒ/6 :
 Iシュ峙ルバHイシPイ3云5ヒ、$、発q大引ヒ)
タゴtヒ゛−〃、リレドλシを膚2式腰]半  /  
g −を先イ列シピータオ、−ルド4各/l宸ガ作りイミレ
グ図(そ01)−々−ウ悼A 喫3転例のヒ一り水−ノしド、4弧、/)ナオ作りイミ
ンク゛図(その2)実預鵞イダリどっゼ邑2に!オ藺剃
オtγ回メをl乃喫りイYフロー号?−トv=4  図 ゲ5糺グピーク、ね−ルドJ(1つン爵メ賓回′$ 5
 図

Claims (1)

    【特許請求の範囲】
  1. 所定の波高値を有する入力パルス信号と所定の基準値と
    をレベル比較して前記入力パルス信号の立上り又は立下
    りを定めるパルス検出信号を出力する比較手段と;前記
    比較手段出力の前記パルス検出信号によって定められる
    前記入力パルス信号の立上り又は立下りからの遅延時間
    を定め、かつまた、遅延時間が可変となる可変遅延時間
    信号を発生する可変遅延時間信号発生手段と;前記可変
    遅延時間信号発生手段出力の前記可変遅延時間信号によ
    り前記遅延時間に基づく所定の位置にサンプリングパル
    ス信号を発生するサンプリングパルス信号発生手段と;
    前記サンプリングパルス信号発生手段出力の前記サンプ
    リングパルス信号により前記入力パルス信号の波高値を
    サンプリングし、その標本値を保持したサンプルホール
    ド信号を出力するサンプルホールド手段と;前記サンプ
    ルホールド手段出力の前記サンプルホールド信号に基づ
    き、前記可変遅延時間信号発生手段で発生する前記可変
    遅延時間信号によって定められる前記遅延時間を制御す
    る遅延時間制御手段とを具備することを特徴とするピー
    クホールド器。
JP62044640A 1987-02-27 1987-02-27 ピ−クホ−ルド器 Expired - Lifetime JPH06100621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62044640A JPH06100621B2 (ja) 1987-02-27 1987-02-27 ピ−クホ−ルド器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62044640A JPH06100621B2 (ja) 1987-02-27 1987-02-27 ピ−クホ−ルド器

Publications (2)

Publication Number Publication Date
JPS63210783A true JPS63210783A (ja) 1988-09-01
JPH06100621B2 JPH06100621B2 (ja) 1994-12-12

Family

ID=12697030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62044640A Expired - Lifetime JPH06100621B2 (ja) 1987-02-27 1987-02-27 ピ−クホ−ルド器

Country Status (1)

Country Link
JP (1) JPH06100621B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826061A (ja) * 1971-08-06 1973-04-05
JPS4943224A (ja) * 1972-08-31 1974-04-23
JPS5934164A (ja) * 1982-07-29 1984-02-24 テクトロニツクス・インコ−ポレイテツド 波形取込装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239758A (en) 1962-09-10 1966-03-08 Paul A Hudson System for measuring peak pulse power using sampling and comparison techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826061A (ja) * 1971-08-06 1973-04-05
JPS4943224A (ja) * 1972-08-31 1974-04-23
JPS5934164A (ja) * 1982-07-29 1984-02-24 テクトロニツクス・インコ−ポレイテツド 波形取込装置

Also Published As

Publication number Publication date
JPH06100621B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
US7671650B2 (en) Timing vernier using a delay locked loop
US4710704A (en) IC test equipment
US4962380A (en) Method and apparatus for calibrating an interleaved digitizer
US7642830B2 (en) Method and delay circuit with accurately controlled duty cycle
US7389190B2 (en) Testing apparatus for testing a device under test and comparator circuit and calibration apparatus for the testing apparatus
JPH09138248A (ja) Rf電力測定装置および方法
CN106656109B (zh) 数字时钟占空比校正
JPS63210783A (ja) ピ−クホ−ルド器
EP0087707A2 (en) Pulse delay circuit
US4421995A (en) Timing discriminator using leading-edge extrapolation
JPH0666665B2 (ja) 傾斜信号校正方法及びデジタル・タイム・ベース回路
US7135880B2 (en) Test apparatus
JP2000151409A (ja) アナログ―ディジタル変換器装置および勾配増幅器の調節装置
JP2020532164A (ja) 信号タイミングの調整
JPH102930A (ja) Icテスタ
TW202113826A (zh) 記憶體控制器以及記憶體資料接收方法
US5258659A (en) Timed delayed digital signal producing circuit
JP3136890B2 (ja) プログラマブル遅延発生装置
JP3323121B2 (ja) 半導体装置の測定方法及び測定装置
US8605825B2 (en) Receiving apparatus, test apparatus, receiving method and test method
GB2211311A (en) Testing electronic circuits
US20040075482A1 (en) Delay unit for periodic signals
JP2527608Y2 (ja) 論理判定回路
US20110062920A1 (en) Power supply, test apparatus, and control method
JPS6248255A (ja) サイリスタ変換器のゲ−トパルス発生方式