JPS62133360A - デ−タ分布測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、波形解析装置に関し、特に、波形の特定のイ
ベントの時間的分布状態を確認することのできるデータ
分布測定装置に関する。

〔従来技術〕

波形解析に慣用されている計測器は、波形を可視表示す
るオシロスコープである。従来のリアルタイムオシロス
コープの波形表示は連続的ではあるか一時的なものであ
る。他方、波形をサンプリングし、そのサンプリングさ
れた波形の大きさをメモリに記憶するデジタルストレー
ジオシロスコープ（ＤＳＯ）は、記憶された大きさ情報
をメモリから読出し、この情報をアナログ信号に変換し
てオシロスコープの垂直偏向増幅器を駆動することによ
り、永続的な表示を行い得る。波形サンプルは、信号の
大きさが選択され九トリガレベルを通過した時点を基準
にして予め定められた時点で取込まれる。水平偏向増幅
器を駆動するための時間情報は、メモリから大きさ情報
を読出すためのクロック信号に基づいて得られる。

従来のＤＳＯでは、反復信号の多周期にわたってサンプ
ルを取込むことにより１周期を正確に表示するに足る充
分な量のデータを累積できるので、そのサンプリング周
波数より高い周波数成分を有する反復信号波形を表示す
ることも可能であった。

また、既知のＤＳＯには、最大値や最小値のような波形
パラメータを算出する手段を有するものもある。

〔発明が解決しようとする間頂点〕

従来の等価時間サンプリング手法によれば、サンプリン
グ周波数よシ高い周波数成分を含む入力信号に関する情
報を得ることができる。しかし、入力信号波形がその各
サイクル毎に変化すれば、得られる情報量は制限される
。入力信号波形の繰返しが同一でなければ、その信号は
ジッタを有することになる。たとえ、入力信号波形の各
サイクルが同一であっても、サンプリングのための時間
的原点を定めるトリガレベルが繰返し毎に変化するなら
ば、その表示波形にはりツタが現われる。

第２図は、トリが点に対する第１及び第２のトランジシ
ョンの発生時点が変化する反復アナログ信号・９ルスに
応答して、ＤＳＯが出力する波形を示す。この図から判
るとおシ、第１及び第２トランジシヨンを表わす波形部
分（斜線部）はそのａ幅が太くなり、波形の測定精度が
低下する。ジッタの存在を検出し、その性質を見極める
ことＫより、そのジッタの原因を判定し、ジッタを補償
することが望まれる。例えば、名目上、トリが点に対し
て反復毎に等しい時点に生じるべき入力信号波形の特定
のイベントが、表示時にある時間幅をもって発生し、且
つその発生分布がベル形またはガウシアン状分布であれ
ば、このことは、そのジッタ源が雑音であることを意味
し、発生分布に２つ以上の明確なピークがある場合には
、それは、ジッタ源がアナログ信号のデジタル値への変
換過程に生じたエラーであること、またはそのジッタが
高調波雑音によって生じた非ガウシアン・ノックである
ことを意味する。

したがって、本発明は、特定のイベントの時間的分布状
態を確認することができるデータ分布測定装置を提供す
ることである。

〔発明の概要〕

本発明の好適実施例では、反復入力信号の各繰返し期間
に少なくとも１回トリが信号に応じてサンプリング信号
を発生すると共に、トリガ信号に対するサンプリング信
号の発生時点を表わすｎピットデジタル信号を発生し、
反復入力信号をこのサンプリング信号に応答してサンプ
リングする。

サンプリング時点の入力信号の大きさが予め定められた
範囲内にあれば、メモリイネーブル（メモリ更新）信号
蚕発生する。メモリは、ｎピットデジタル信号が取シ得
る２個の値に夫々対応する２ｎ個の別個にアドレス指定
可能な記憶位置を有する。

記憶位置が割当てられたｎピットデジタル信号が発生し
、メモリイネーブル信号によってそのデジタル信号がク
オリファイ（有効化）されたら、その記憶位置の内容が
単位量だけ増分される。多数回のサンプリングの後、メ
モリには、サンプル値が予め定められた値の範囲に入る
サンプルの時間的分布データが得られる。この分布デー
タ全解析することにより、例えばジッタの原因を判定す
ることができる。

〔実施例〕

第１図は、本発明の一実施例のブロック図である。入力
端子へ〇には反復アナログ信号が印加される。この信号
の一例として、第２図のようなパルスを考える。このパ
ルスの第１トランジシヨン（前縁部）を拡大して第３Ａ
図に示す。この図の個々のドツトは、サンプル点を表わ
す。信号は前置増幅器（６）で増幅された後、サンプル
ホールド（Ｓ／）（）回路（１４１及びトリガ発生器ａ
枠に入力される。トリが発生器αＳは、従来オシロスコ
ープのトリが回路と同様に、内部トリがレベル制御器に
よって決められたアナログ信号上の１時点でトリガ信号
を発生する。トリガ信号は時間軸制御回路α→に入力さ
れ、この回路αＱはＳ／Ｈ回路α→にストローブパルス
を印加する。ストローブパルスは、トリガ信号の発生毎
に発生されるが、その発生は、マイクロプロセッサ（μ
Ｐ）（２２１で決められた時間だけトリガ信号から遅延
させられる。所望遅延時間を表わす８ビツトのデジタル
信号はμＰ＜２１５により発生され、ｔ４スＱ４を介し
て時間軸制御回路αＱに入力される。この遅延時間量は
、非コヒーレントなサンプリングを行うように入力信号
の期間にわたってランダムに変化してもよく、また、コ
ヒーレントなサンプリングを行うように予め定められた
最小遅延量の整数倍となるように順次変化してもよい。

遅延信号はサンプル点の一方の座標（例えばＸ軸座標）
を表わす。

Ｓ／Ｉ（回路ａ４の出力信号はアナミグデジタル変換器
（ＡＤＣ）　（２０に入力される。　ＡＤＣ（１）も１
時間軸制御回路αＱからストロープノＪ？ルスを受ける
。Ｓ／Ｈ回路α→は、μＰ（２つによって決められたサ
ンプリング時点で前置増幅器（６）からのアナログ信号
をサンプリングし、その出力（サンプリング時点のアナ
ログ入力信号の大きさを表わす）をＡＤＣ（７）に入力
する。

ＡＤＣ（１）は、その入力信号の大きさに対応するデジ
タル出力信号を発生する。サンプル点の他方の座標（例
えばＹ軸座標）を表わすこのデジタル信号は、従来のワ
ードレコグナイデの如きデジタル比較器−に入力される
。デジタル信号は取込メモリにも入力され得る。比較器
（ハ）は外部信号源からデジタル基準信号を受ける。こ
のデジタル基準信号は、　Ｓ／Ｈ回路αゆに入力される
アナログ信号の取り得る値の範囲を表わす。例えば、デ
ジタル基準信号の全ビットが０または１に指定されれば
、この値の範囲はＡＤＣ翰のデジタル出力信号の最下位
ピッ）　（ＬＳＢ）の１つの値に対応する。比較器に）
のＬＳＢが“ドントケア１デジツトであれば、基準レベ
ルウィンｒつはＡＤＣ’　ｆｌの出力信号の２個のＬＳ
Ｂ　（２つの値）に対応する。

ＡＤＣｆｉの出力信号が比較器（ハ）によって定められ
たウィンドウ内に存在すれば、比較器（ハ）はμＰ（イ
）に”ジオリファイ１信号を出力する。

μｐＨがデジタル遅延信号を時間軸制御回路（ト）に送
ルパス（財）はランダムアクセスメモリ（財）にも接続
されている。メモリ（ハ）は２５６個のアドレス指定可
能な記憶位置を有する。第３Ｂ図に示すように、これら
の２５６個のアドレス指定可能な記憶位置は、夫々、波
形サンプルが取込まれる２５６０期間に割当てられる。

ＩＰ（２３はクオリ７アイ信号（メモリイネーブル信号
）を受けると記憶内容増分ルーチンに入る。即ち、μｐ
Ｉ２２は、クオリファイ信号を発生させたデジタル遅延
信号の値に割当てられた記憶位置の内容をメモリ（ハ）
から読出し、その内容を更新（１単位量を加算）した後
、再び同じ記憶位置に更新後の内容を書込む。

第１図の装置を、第２図のような波形を有するパルスの
ジッタを測定するために用いるならば、デジタル基準信
号によって定められたウィンドウは、反復入力信号の底
部及び頂部の間に位置し、μＰ（社）が時間軸制御回路
へ→へ与えるデジタル遅延信号によって表わされる時間
値の範囲は、次の条件を満たすように選択される。即ち
、デジタル遅延信号の時間値範囲は、「第１トランジシ
ョン部分の信号値が基準レベルウィンドウ内に入ってい
る」というステートメントによって定義されるイベント
の予期できる発生をすべて包含する時間ウィンドウを定
めるように選択される。サンプリングが完了したとき、
メモリ（１）の内容は、上記ステートメントによって定
義されたイベントの時間に関する（トリガ点に対する）
分布を表わす。メモ９０秒の内容を数学的に解析して、
平均時刻、標漁偏差を求め、あるいはモード（最頻値）
を求めてもよい。代りに、または、更に、メそり（２Ｆ
！Ｊの内容を用いてＣＲＴ　（表示手段）０′４上に第
３Ｃ図のようなヒストグラムを表示することもできる。

このヒストグラムを表示するＫは、μＰ（社）Ｋよシメ
モリ（至）から累積データを読出すと共に、そのアドレ
ス信号をデジタルアナログ変換器（ＤＡＣ）　０４によ
りアナログ信号に変換し、これと同期してＤＡＣ（至）
によりデータ信号をアナログ信号に変換し、両ＤＡＣＣ
’ｌ（ロ）の出力信号でＣＲＴ　ｐ→の垂直及び水平偏
向回路を駆動する。

メモリ（至）からのデータ読出と、取込メモリからのデ
ータ読出を時分割で行うことによシ、ノ臂ルスの等価時
間波形と共にヒストグラムの包絡線を表示するようにし
てもよい。ヒストグラムのピークは、上記ステートメン
トで定義されたイベントのトリガ点に対する発生の略平
均時刻を表わす。

基準レベルウィンドウで定められるイベントの分布は、
信号ジッタと測定装置のジッタの両方を表わす。測定装
置によるジッタの原因としてはトリがレベルの揺動が考
えられる。測定装置によるブックは、ジッタがない既知
の入力信号を用いてヒストグラムを形成することにより
測定できる。

その後、ジッタの不明な信号については、信号と装置の
総合ジッタから装置ジッタを減算することによってその
信号のジッタを測定することができる。

以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなく種々の変形・変更を行うこと
は可能である。例えば、メモリ（至）の記憶位置の内容
を１単位だけ増分する概念は、全体に１を書込まれたメ
モリの記憶位置から１単位だけ減少させる可能性をも含
むよう意図されている。また、本発明での基準レベルウ
ィンドウは基準信号の１乃至２ビツトによって定められ
るものに限定されない。分解能の低下及び測定時間の増
加が許容されるならばウィンドウの大きさを拡大しても
構わない。波形のピークの発生の時間分布を測定したい
場合には、基準レベルウィンドウをオープンエンド（ウ
ィンドウが入力電圧範囲の上限または下限の一方に開放
されている状態）にすることもできる。メモリ３稀の記
憶位置の数は２５６に限定されるものではない。

〔発明の効果〕

本発明のイベント分布データ収集装置によれば、メモリ
Ｖ８内に収集されたデータから、特定のイベントの時間
的発生分布状態を詳細に調べることにより、波形表示に
現われたジッタの原因を容易に推定することができるよ
うになる。これにより、ＤＳＯで取込んだ波形データの
よシ詳細な解析が可能になるので、実用上の効果は顕著
である。

【図面の簡単な説明】

第１図は、本発明の一実施例のブロック図、第２図は、
本発明の説明に供するジッタを含むパルス波形図、第３
Ａ図は、第２図の波形の一部を示す波形図、第３Ｂ図は
、第３Ａ図の波形の時間区分に対するメモリの記憶位置
の割当を説明するための模式図、第３Ｃ図は第３Ｂ図の
メモリ内容に応じたヒストグラムである。 図中、α時はサンプリング手段の構成要素である時間軸
制御回路、＠はサンプリング手段及び制御手段の構成要
素であるμＰ、（至）は比較手段であるデジタル比較器
、Ｃ団はメモリ手段であるメモリを示すＯ

Claims (1)

1. 【特許請求の範囲】 反復入力信号を受け、該反復入力信号から得たトリガ信
   号に対して異なる時刻にサンプリング信号を発生すると
   共に、上記時刻に対応するデジタル時間信号を発生する
   サンプリング手段と、上記サンプリング信号により上記
   反復入力信号をサンプリングしたサンプル値と予め定め
   られた値の範囲とを比較し、上記サンプル値が上記範囲
   内にあるとき、メモリ更新信号を発生する比較手段と、 上記デジタル時間信号によりアドレス指定されるメモリ
   手段と、 上記メモリ更新信号が発生されたとき、対応する上記デ
   ジタル時間信号によりアドレス指定された上記メモリ手
   段の記憶位置の内容を単位量だけ更新する制御手段とを
   具えたデータ分布測定装置。