JP2681639B2 - アイパターン解析装置 - Google Patents
アイパターン解析装置Info
- Publication number
- JP2681639B2 JP2681639B2 JP62263291A JP26329187A JP2681639B2 JP 2681639 B2 JP2681639 B2 JP 2681639B2 JP 62263291 A JP62263291 A JP 62263291A JP 26329187 A JP26329187 A JP 26329187A JP 2681639 B2 JP2681639 B2 JP 2681639B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- pattern
- memory
- value memory
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はデジタル信号の信号品質を測定するために
用いられるアイパターンを解析するアイパターン解析装
置に関する。 「従来の技術」 従来のアイパターン表示装置は入力信号をそのシンポ
ルクロックをトリガとして掃引し、そのトリガされた複
数のトレースをオシロスコープの管面に重ねて表示する
ものであった。 従来のアイパターン表示装置では入力信号の特定パタ
ーン符号をトリガとして表示することはできなかった。
またアイパターンの任意の点における振幅のとる確率密
度は表示の濃淡で現れるが、定量的に知ることはできな
かった。 「問題点を解決するための手段」 この発明によれば、入力信号を標本点ごとにデジタル
信号に変換するAD変換器と、 基準パターンを格納するパターンレジスタと、 上記デジタル信号と、上記パターンレジスタ内のパタ
ーンとを比較し、両者が一致するとトリガを発生するパ
ターントリガ検出手段と、 トリガが発生するごとに、上記入力信号の所定の範囲
における上記デジタル信号を各標本点ごとに記憶メモリ
に記憶する記憶手段と、 上記所定の範囲における各標本点ごとに、第１最大
値、第２最大値、第１最小値、及び第２最小値をそれぞ
れ記憶する領域が設けられた第１最大値メモリ、第２最
大値メモリ、第１最小値メモリ、及び第２最小値メモリ
と、 上記パターンレジスタ内の基準パターンが、上記パタ
ーントリガが検出手段におけるパターンである時の上記
パターントリガ検出手段よりのトリガごとに、上記記憶
メモリ内の上記デジタル信号と、その標本点と対応する
上記第１最大値メモリ及び上記第１最小値メモリの各記
憶領域内の内容とを比較して、そのデジタル信号が上記
第１最大値メモリの内容よりも大きければ、そのデジタ
ル信号で上記第１最大値メモリのその記憶領域の内容を
更新し、そのデジタル信号が上記第１最小値メモリの内
容よりも小さければ、そのデジタル信号で上記第１最小
値メモリのその記憶領域の内容を更新する手段と、 上記パターンレジスタ内の上記基準パターンを極性反
転したパターンが、上記パターントリガが検出手段にお
けるパターンである時の上記パターントリガ検出手段よ
りのトリガごとに、上記記憶メモリ内の上記所定の範囲
における上記デジタル信号と、その標本点と対応する上
記第２最大値メモリ及び上記第２最小値メモリの各記憶
領域内の内容とを比較して、そのデジタル信号が上記第
２最大値メモリの内容よりも大きければ、そのデジタル
信号で上記第２最大値メモリのその記憶領域の内容を更
新し、そのデジタル信号が上記第２最小値メモリの内容
よりも小さければ、そのデジタル信号で上記第２最小値
メモリのその記憶領域の内容を更新する手段と、 上記第１最大値メモリと上記第１最小値メモリ及び上
記第２最大値メモリと上記第２最小値メモリの各記録内
容をそれぞれ読出して時間軸を合わせて重ねて表示する
表示器とを具備する。 「実施例」 第１図はこの発明の実施例を示す。入力端子11からの
入力信号はAD変換器42により標本点ごとにデジタル信号
に変換される。そのデジタル信号は一定の容量（例えば
1024ビット）を持つメモリ13に順次記憶される（1023番
地以降のデジタル信号は０番地以降に旧信号を書換えて
記憶される）。また、AD変換器12からのデジタル信号は
パターントリガ検出手段14中のトリガ判定回路15に入力
される。トリガ判定回路15では入力されたデジタル信号
が設定されたトリガレベル以上で“1",トリガレベル以
下で“0"が出力される。この“1",“0"とされた信号は
直列並列変換回路16でＮビットごとに並列信号に変換さ
れて比較器17へ供給される。比較器17にはパターンレジ
スタ18からＮビットの基準パターンも入力され、その両
入力が互いに比較される。 比較器17で一致が検出されると、残留サンプルカウン
タ19が起動され、残留サンプルカウンタ19が例えばゼロ
になった時にメモリ13に対するデジタル信号の取込みが
停止される。このようにしてメモリ13の各メモリプレイ
ンには比較器17からパターントリガが発生するごとに、
記憶開始から、そのトリガ発生後、所定番地Ac（残留サ
ンプルカウンタ19の計数分）経過した時までのデジタル
信号が記憶されることになる（例えば400番地にデータ
が記憶された時点でパターントリガが発生し、カウンタ
19が100を計数しゼロとなり500番地で取込みが停止する
と、501番地に最も旧いデータが記憶され、以下502番
地、503番地・・・1023番地、０番地、２番地・・・500
番地にデータが記憶される）。第２図はメモリ13に取り
込んだデジタル信号を波形表示したものである。 メモリ13に取り込まれたデジタル信号は第３図に示す
ようにCPU21により制御されて処理メモリ22内の領域23
に転送される。キーボード24により解析すべき区間が始
点As及び終点Aeとして入力され、それらは処理メモリ22
の領域24,25に記憶されており、書込終了番地は、パタ
ーントリガが発生した番地At＋カウンタ19の計数値A
cで、この番地At＋Acのデータがもっとも新しく、この
番地からメモリプレインの番地数Ｍだけ遡った番地まで
のデータが有効データとなる。一方始点As及び終点Aeは
データが０番地からＭ番地までに順次書き込まれたとし
て指定されているから、ｉ番目（ｉは1,2,・・・）のメ
モリプレインに対するトリガ発生時の書込番地をAtiと
すると、そのｉ番目のメモリプレインに対する読出し始
点番地は（Ati＋Ac＋As）modMとなり、読出し終点番地
は（Ati＋Ac＋Ae）modMとなる。ここで、AmodMはＡをＭ
で割った残りを示し、例えば０番地〜1023番地（Ｍ＝10
24）のメモリにおいてＡ＝1027の場合AmodMにより３番
地となる。CPU21は各メモリプレインのデータを上記読
出し始点番地から読出し終点番地までの各番地の標本点
のデジタル値を領域23から読出し、各標本点ごとにその
デジタル値がそれまでの対応標本点の最大値か、最小値
かを判定する。 つまり処理メモリ22の領域26には各標本点の最大値が
記憶され、領域27には各標本点の最小値が記憶されてい
る。ある標本点についてデジタル値が領域23から読み出
されると、第４図に示すように対応標本点の最大値を領
域26から読み出して、これより前記デジタル値が大きい
かを判定し（S1），大きければ、最大値記憶領域26の対
応標本点の最大値をそのデジタル値に更新し（S2），ま
た同様に領域27から読み出した対応標本点の最小値より
小さいかを判定し（S3），そのデジタル値が最小値より
小さいと判定されると、その対応標本点の最小値をその
デジタル値に更新する（S4）。 このようにしてパターントリガの発生の都度得られた
デジタル信号を対応する各標本点ごとに比較して各標本
点における最大値と最小値とが得られ、その結果は領域
26,27を読み出して表示メモリ28へ転送し、表示メモリ2
8の記憶内容が表示器29に例えば第５図に示すように表
示される。 この例では発生頻度を求める指定が始点と終点とに対
して行われた場合で、この指定はキーボード24を通じて
行われる。発生頻度を求めるにはその指定された標本点
のデジタル値が読み出されるごとに、そのデジタル値を
アドレスとし、メモリを読み出し、そのアドレスの記憶
内容を＋１すればよい。このようにして発生頻度が処理
メモリ22の領域31に得られる。この領域31を読み出して
表示メモリ28へ転送し、例えば第６図に示すように各振
幅における発生頻度が表示される。 第１図においてトリガ判定回路15におけるトリガレベ
ルの極性を逆にし、かつパターンレジスタ18の基準パタ
ーンを反転し、同様に最大値、最小値を求めて先に求め
たものと重ねて表示すると第７図の表示が得られる。 「発明の効果」 以上述べたように、この発明によれば基準パターンを
基準として入力信号を取り込むため、入力信号の特定パ
ターン符号をトリガとしてアイパターンを解析すること
ができる。各標本点ごとの最大値と最小値を得ているた
めアイパターンの波形の変動幅（ジッタ）を測定するこ
とができる。また指定された標本点において変動幅の確
率密度関数が測定される。またクロック・ジッタのピー
ク・ツー・ピーク値を第７図に示したように、本願発明
はアイパターンの２つの最大値包絡線と最小値包絡線が
交わる部分の時間軸巾（Ｐ−Ｐ値）を測定することによ
り正確に測定できるか、従来技術では折線の端点におけ
る誤差が生じる。
用いられるアイパターンを解析するアイパターン解析装
置に関する。 「従来の技術」 従来のアイパターン表示装置は入力信号をそのシンポ
ルクロックをトリガとして掃引し、そのトリガされた複
数のトレースをオシロスコープの管面に重ねて表示する
ものであった。 従来のアイパターン表示装置では入力信号の特定パタ
ーン符号をトリガとして表示することはできなかった。
またアイパターンの任意の点における振幅のとる確率密
度は表示の濃淡で現れるが、定量的に知ることはできな
かった。 「問題点を解決するための手段」 この発明によれば、入力信号を標本点ごとにデジタル
信号に変換するAD変換器と、 基準パターンを格納するパターンレジスタと、 上記デジタル信号と、上記パターンレジスタ内のパタ
ーンとを比較し、両者が一致するとトリガを発生するパ
ターントリガ検出手段と、 トリガが発生するごとに、上記入力信号の所定の範囲
における上記デジタル信号を各標本点ごとに記憶メモリ
に記憶する記憶手段と、 上記所定の範囲における各標本点ごとに、第１最大
値、第２最大値、第１最小値、及び第２最小値をそれぞ
れ記憶する領域が設けられた第１最大値メモリ、第２最
大値メモリ、第１最小値メモリ、及び第２最小値メモリ
と、 上記パターンレジスタ内の基準パターンが、上記パタ
ーントリガが検出手段におけるパターンである時の上記
パターントリガ検出手段よりのトリガごとに、上記記憶
メモリ内の上記デジタル信号と、その標本点と対応する
上記第１最大値メモリ及び上記第１最小値メモリの各記
憶領域内の内容とを比較して、そのデジタル信号が上記
第１最大値メモリの内容よりも大きければ、そのデジタ
ル信号で上記第１最大値メモリのその記憶領域の内容を
更新し、そのデジタル信号が上記第１最小値メモリの内
容よりも小さければ、そのデジタル信号で上記第１最小
値メモリのその記憶領域の内容を更新する手段と、 上記パターンレジスタ内の上記基準パターンを極性反
転したパターンが、上記パターントリガが検出手段にお
けるパターンである時の上記パターントリガ検出手段よ
りのトリガごとに、上記記憶メモリ内の上記所定の範囲
における上記デジタル信号と、その標本点と対応する上
記第２最大値メモリ及び上記第２最小値メモリの各記憶
領域内の内容とを比較して、そのデジタル信号が上記第
２最大値メモリの内容よりも大きければ、そのデジタル
信号で上記第２最大値メモリのその記憶領域の内容を更
新し、そのデジタル信号が上記第２最小値メモリの内容
よりも小さければ、そのデジタル信号で上記第２最小値
メモリのその記憶領域の内容を更新する手段と、 上記第１最大値メモリと上記第１最小値メモリ及び上
記第２最大値メモリと上記第２最小値メモリの各記録内
容をそれぞれ読出して時間軸を合わせて重ねて表示する
表示器とを具備する。 「実施例」 第１図はこの発明の実施例を示す。入力端子11からの
入力信号はAD変換器42により標本点ごとにデジタル信号
に変換される。そのデジタル信号は一定の容量（例えば
1024ビット）を持つメモリ13に順次記憶される（1023番
地以降のデジタル信号は０番地以降に旧信号を書換えて
記憶される）。また、AD変換器12からのデジタル信号は
パターントリガ検出手段14中のトリガ判定回路15に入力
される。トリガ判定回路15では入力されたデジタル信号
が設定されたトリガレベル以上で“1",トリガレベル以
下で“0"が出力される。この“1",“0"とされた信号は
直列並列変換回路16でＮビットごとに並列信号に変換さ
れて比較器17へ供給される。比較器17にはパターンレジ
スタ18からＮビットの基準パターンも入力され、その両
入力が互いに比較される。 比較器17で一致が検出されると、残留サンプルカウン
タ19が起動され、残留サンプルカウンタ19が例えばゼロ
になった時にメモリ13に対するデジタル信号の取込みが
停止される。このようにしてメモリ13の各メモリプレイ
ンには比較器17からパターントリガが発生するごとに、
記憶開始から、そのトリガ発生後、所定番地Ac（残留サ
ンプルカウンタ19の計数分）経過した時までのデジタル
信号が記憶されることになる（例えば400番地にデータ
が記憶された時点でパターントリガが発生し、カウンタ
19が100を計数しゼロとなり500番地で取込みが停止する
と、501番地に最も旧いデータが記憶され、以下502番
地、503番地・・・1023番地、０番地、２番地・・・500
番地にデータが記憶される）。第２図はメモリ13に取り
込んだデジタル信号を波形表示したものである。 メモリ13に取り込まれたデジタル信号は第３図に示す
ようにCPU21により制御されて処理メモリ22内の領域23
に転送される。キーボード24により解析すべき区間が始
点As及び終点Aeとして入力され、それらは処理メモリ22
の領域24,25に記憶されており、書込終了番地は、パタ
ーントリガが発生した番地At＋カウンタ19の計数値A
cで、この番地At＋Acのデータがもっとも新しく、この
番地からメモリプレインの番地数Ｍだけ遡った番地まで
のデータが有効データとなる。一方始点As及び終点Aeは
データが０番地からＭ番地までに順次書き込まれたとし
て指定されているから、ｉ番目（ｉは1,2,・・・）のメ
モリプレインに対するトリガ発生時の書込番地をAtiと
すると、そのｉ番目のメモリプレインに対する読出し始
点番地は（Ati＋Ac＋As）modMとなり、読出し終点番地
は（Ati＋Ac＋Ae）modMとなる。ここで、AmodMはＡをＭ
で割った残りを示し、例えば０番地〜1023番地（Ｍ＝10
24）のメモリにおいてＡ＝1027の場合AmodMにより３番
地となる。CPU21は各メモリプレインのデータを上記読
出し始点番地から読出し終点番地までの各番地の標本点
のデジタル値を領域23から読出し、各標本点ごとにその
デジタル値がそれまでの対応標本点の最大値か、最小値
かを判定する。 つまり処理メモリ22の領域26には各標本点の最大値が
記憶され、領域27には各標本点の最小値が記憶されてい
る。ある標本点についてデジタル値が領域23から読み出
されると、第４図に示すように対応標本点の最大値を領
域26から読み出して、これより前記デジタル値が大きい
かを判定し（S1），大きければ、最大値記憶領域26の対
応標本点の最大値をそのデジタル値に更新し（S2），ま
た同様に領域27から読み出した対応標本点の最小値より
小さいかを判定し（S3），そのデジタル値が最小値より
小さいと判定されると、その対応標本点の最小値をその
デジタル値に更新する（S4）。 このようにしてパターントリガの発生の都度得られた
デジタル信号を対応する各標本点ごとに比較して各標本
点における最大値と最小値とが得られ、その結果は領域
26,27を読み出して表示メモリ28へ転送し、表示メモリ2
8の記憶内容が表示器29に例えば第５図に示すように表
示される。 この例では発生頻度を求める指定が始点と終点とに対
して行われた場合で、この指定はキーボード24を通じて
行われる。発生頻度を求めるにはその指定された標本点
のデジタル値が読み出されるごとに、そのデジタル値を
アドレスとし、メモリを読み出し、そのアドレスの記憶
内容を＋１すればよい。このようにして発生頻度が処理
メモリ22の領域31に得られる。この領域31を読み出して
表示メモリ28へ転送し、例えば第６図に示すように各振
幅における発生頻度が表示される。 第１図においてトリガ判定回路15におけるトリガレベ
ルの極性を逆にし、かつパターンレジスタ18の基準パタ
ーンを反転し、同様に最大値、最小値を求めて先に求め
たものと重ねて表示すると第７図の表示が得られる。 「発明の効果」 以上述べたように、この発明によれば基準パターンを
基準として入力信号を取り込むため、入力信号の特定パ
ターン符号をトリガとしてアイパターンを解析すること
ができる。各標本点ごとの最大値と最小値を得ているた
めアイパターンの波形の変動幅（ジッタ）を測定するこ
とができる。また指定された標本点において変動幅の確
率密度関数が測定される。またクロック・ジッタのピー
ク・ツー・ピーク値を第７図に示したように、本願発明
はアイパターンの２つの最大値包絡線と最小値包絡線が
交わる部分の時間軸巾（Ｐ−Ｐ値）を測定することによ
り正確に測定できるか、従来技術では折線の端点におけ
る誤差が生じる。
【図面の簡単な説明】
第１図はこの発明によるアイパターン解析装置の一部を
示すブロック図、第２図はメモリに取り込まれた波形例
を示す図、第３図はこの発明によるアイパターン解析装
置の他の部分を示すブロック図、第４図は最大値、最小
値を求める処理例を示す流れ図、第５図は各標本点の最
大値、最小値の表示例を示す図、第６図は始点、終点に
おける発生頻度を示す図、第７図は各標本点の最大値、
最小値の他の表示例を示す図である。
示すブロック図、第２図はメモリに取り込まれた波形例
を示す図、第３図はこの発明によるアイパターン解析装
置の他の部分を示すブロック図、第４図は最大値、最小
値を求める処理例を示す流れ図、第５図は各標本点の最
大値、最小値の表示例を示す図、第６図は始点、終点に
おける発生頻度を示す図、第７図は各標本点の最大値、
最小値の他の表示例を示す図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 千代村 裕三
東京都練馬区旭町１丁目32番１号 株式
会社アドバンテスト内
(56)参考文献 特開 昭61−93962（ＪＰ，Ａ)
特公 昭52−8211（ＪＰ，Ｂ２)
Claims (1)
- (57)【特許請求の範囲】 １．入力信号を標本点ごとにデジタル信号に変換するAD
変換器と、 基準パターンを格納するパターンレジスタと、 上記デジタル信号と、上記パターンレジスタ内のパター
ンとを比較し、両者が一致するとトリガを発生するパタ
ーントリガ検出手段と、 トリガが発生するごとに、上記入力信号の所定の範囲に
おける上記デジタル信号を各標本点ごとに記憶メモリに
記憶する記憶手段と、 上記所定の範囲における各標本点ごとに、第１最大値、
第２最大値、第１最小値、及び第２最小値をそれぞれ記
憶する領域が設けられた第１最大値メモリ、第２最大値
メモリ、第１最小値メモリ、及び第２最小値メモリと、 上記パターンレジスタ内の基準パターンが、上記パター
ントリガが検出手段におけるパターンである時の上記パ
ターントリガ検出手段よりトリガごとに、上記記憶メモ
リ内の上記デジタル信号と、その標本点と対応する上記
第１最大値メモリ及び上記第１最小値メモリの各記憶領
域内の内容とを比較して、そのデジタル信号が上記第１
最大値メモリの内容よりも大きければ、そのデジタル信
号で上記第１最大値メモリのその記憶領域の内容を更新
し、そのデジタル信号が上記第１最小値メモリの内容よ
りも小さければ、そのデジタル信号で上記第１最小値メ
モリのその記憶領域の内容を更新する手段と、 上記パターンレジスタ内の上記基準パターンを極性反転
したパターンが、上記パターントリガが検出手段におけ
るパターンである時の上記パターントリガ検出手段より
のトリガごとに、上記記憶メモリ内の上記所定の範囲に
おける上記デジタル信号と、その標本点と対応する上記
第２最大値メモリ及び上記第２最小値メモリの各記憶領
域内の内容とを比較して、そのデジタル信号が上記第２
最大値メモリの内容よりも大きければ、そのデジタル信
号で上記第２最大値メモリのその記憶領域の内容を更新
し、そのデジタル信号が上記第２最小値メモリの内容よ
りも小さければ、そのデジタル信号で上記第２最小値メ
モリのその記憶領域の内容を更新する手段と、 上記第１最大値メモリと上記第１最小値メモリ及び上記
第１最大値メモリと上記第２最小値メモリの各記録内容
をそれぞれ読出して時間軸を合わせて重ねて表示する表
示器とを具備するアイパターン解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263291A JP2681639B2 (ja) | 1987-10-19 | 1987-10-19 | アイパターン解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263291A JP2681639B2 (ja) | 1987-10-19 | 1987-10-19 | アイパターン解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105183A JPH01105183A (ja) | 1989-04-21 |
| JP2681639B2 true JP2681639B2 (ja) | 1997-11-26 |
Family
ID=17387432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62263291A Expired - Fee Related JP2681639B2 (ja) | 1987-10-19 | 1987-10-19 | アイパターン解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681639B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1643258B1 (en) * | 2004-09-24 | 2009-12-16 | Tektronic, Inc. | Pattern identification and bit level measurements on repetitive patterns |
| WO2007027708A1 (en) * | 2005-08-29 | 2007-03-08 | Tektronix, Inc. | Measurement and display for video peak jitter with expected probability |
| JP4684961B2 (ja) * | 2006-07-10 | 2011-05-18 | アンリツ株式会社 | 試験信号検証装置 |
| JP5705395B2 (ja) * | 2006-07-21 | 2015-04-22 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | 信号分析装置 |
| JP5485500B2 (ja) * | 2007-04-20 | 2014-05-07 | テクトロニクス・インコーポレイテッド | デジタル信号分析装置及び方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528211A (en) * | 1975-07-10 | 1977-01-21 | Nippon Soken Inc | Rotary piston engine |
| JPS548046A (en) * | 1977-06-18 | 1979-01-22 | Moon Star Chemical Corp | Production of *chikatabi* |
| JPS57182121A (en) * | 1981-05-01 | 1982-11-09 | Hitoshi Kodaira | Digital waveform recorder |
| JPS6193962A (ja) * | 1984-10-15 | 1986-05-12 | Anritsu Corp | パタ−ントリガ付オシロスコ−プ |
| JPH07114414B2 (ja) * | 1986-01-27 | 1995-12-06 | 株式会社日立製作所 | 受信障害種別識別方法 |
-
1987
- 1987-10-19 JP JP62263291A patent/JP2681639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01105183A (ja) | 1989-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753677B1 (en) | Trigger jitter reduction for an internally triggered real time digital oscilloscope | |
| US4495621A (en) | Glitch detecting and measuring apparatus | |
| JPS5934164A (ja) | 波形取込装置 | |
| US5003248A (en) | Probability density histogram display | |
| JPS62133360A (ja) | デ−タ分布測定装置 | |
| JP2681639B2 (ja) | アイパターン解析装置 | |
| JP2003185683A (ja) | 波形測定器 | |
| EP0123381B1 (en) | Logic waveform display apparatus | |
| US4977514A (en) | Overlaid digital waveforms display | |
| US7219025B2 (en) | Waveform measuring instrument using interpolated data | |
| US20040144235A1 (en) | Data processing method in a tuner and tuner using the method | |
| US4224569A (en) | Display stabilization circuit | |
| EP0007912A1 (en) | LIGHT DETECTION PENCIL PROVIDING INDICATION BY CHANGE OF CONTRAST. | |
| JP4941725B2 (ja) | 波形測定装置 | |
| JPH07128372A (ja) | 信号測定方法 | |
| JP4013445B2 (ja) | 時間計測器 | |
| JP3352376B2 (ja) | 電気光学サンプリングオシロスコープ | |
| SU758027A1 (en) | Device for testing measuring instruments with visual representation of output data | |
| JPS6391570A (ja) | ロジツク信号観測装置 | |
| JP2987953B2 (ja) | 波形観測装置 | |
| JPS5994181A (ja) | パタ−ン認識装置 | |
| JP2980437B2 (ja) | 超音波探傷装置 | |
| JPH0673227B2 (ja) | 磁気デイスク特性測定装置 | |
| JPS63153486A (ja) | 磁気デイスク媒体の欠陥位置測定方法 | |
| JP2002050946A (ja) | 入力パルス列と基準パルス列の相関を求める方法および相関器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |