JP2010237214A - ジッタ測定装置、ジッタ算出器、ジッタ測定方法、プログラム、記録媒体、通信システム、および試験装置 - Google Patents

Abstract

【課題】短い測定期間で精度よくジッタを測定する。
【解決手段】予め定められたパターンが繰り返される被測定信号のタイミングジッタを測定するジッタ測定装置であって、予め定められた測定期間内で被測定信号をコヒーレントサンプリングするサンプリング部と、サンプリング部がサンプリングしたデータ値の順序を入れ換えて、被測定信号の波形を再現する再構成波形を生成する波形再構成部と、再構成波形を複素数の解析信号に変換する解析信号生成部と、解析信号に基づいて、被測定信号のジッタを測定するジッタ測定部とを備えるジッタ測定装置を提供する。
【選択図】図１

Description

本発明は、ジッタ測定装置、ジッタ算出器、ジッタ測定方法、プログラム、記録媒体、通信システム、および試験装置に関する。

従来、デジタルコンパレータを用いたタイミングジッタ測定法として、アンダサンプル・コンパレータ法とフェイルカウンタ法とが知られている。これらの方法では、被測定信号のジッタヒストグラムを求めて、ジッタの二乗平均平方根（以下、ＲＭＳと称する場合がある。）を測定する。

アンダサンプル・コンパレータ法は、タイミング発生器から供給されるナイキスト周波数以下の周波数のストローブタイミングにおいて、被試験信号の電圧と参照電圧とを比較して、被試験信号の論理値を検出する。例えば、試験装置では、被試験信号と同期した試験サイクルの開始時刻から生成されるトリガ信号が、ストローブとして繰り返し用いられる。ここで、ストローブの時間シフト量を、試験サイクル毎に増加させることで、被試験信号に対して位相が徐々に変動するストローブを生成して、被試験信号をサンプリングすることができる。

そして、上記サンプリングにより得られたデータに基づき、各ストローブ位置におけるｈｉｇｈ論理の確率を計算して、遷移エッジタイミングの累積密度関数（ｃｕｍｕｌａｔｉｖｅ ｄｅｎｓｉｔｙ ｆｕｎｃｔｉｏｎ、以下、ＣＤＦと称する場合がある）、および、遷移エッジタイミングの確率密度関数（ｐｒｏｂａｂｉｉｔｙ ｄｅｎｓｉｔｙ ｆｕｎｃｔｉｏｎ、以下、ＰＤＦと称する場合がある）を算出する。これにより、ジッタを測定することができる（例えば、非特許文献１参照）。

フェイルカウンタ法は、ストローブにより指定されるタイミングにおいて、被試験信号の論理値を期待値と比較することで、ジッタを測定する。エッジタイミングのＣＤＦは、誤り計数器（ｆａｉｌ ｃｏｕｎｔｅｒ）を用いて取得することができる（例えば、非特許文献２参照）。
非特許文献１ Ｗ．Ｄａｌａｌ，ａｎｄ Ｄ．Ｒｏｓｅｎｔｈａｌ，"Ｍｅａｓｕｒｉｎｇ Ｊｉｔｔｅｒ ｏｆ Ｈｉｇｈ Ｓｐｅｅｄ Ｄａｔａ Ｃｈａｎｎｅｌｓ Ｕｓｉｎｇ Ｕｎｄｅｒｓａｍｐｌｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ，" ｉｎ Ｐｒｏｃ．ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ．８１４−８１８，Ｗａｓｈｉｎｇｔｏｎ，Ｄ．Ｃ．， Ｏｃｔ．１８−２３，１９９８．
非特許文献２ Ｙ．Ｃａｉ， Ｌ．Ｆａｎｇ， Ｒ．Ｒａｔｅｍｏ， Ｊ．Ｌｉｕ， Ｋ．Ｇｒｏｓｓ， ａｎｄ Ｍ．Ｋｏｚｍａ，"Ａ Ｔｅｓｔ Ｃａｓｅ ｆｏｒ ３ Ｇｂｐｓ Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ），" ｉｎ Ｐｒｏｃ．ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ，Ａｕｓｔｉｎ，ＴＸ，Ｎｏｖ．８−１０，２００５．

しかしながら、上記タイミングジッタ測定法は、ストローブの時間シフト量を少しずつ増加させながら、各ストローブタイミングにおけるｈｉｇｈ論理の確率を計算して、ＣＤＦを算出する。このようなストローブの時間シフト量を少しずつ増加させる方法では、ジッタ解析に用いられるデータ数をサンプリングするのに時間がかかる。そこで、短い測定期間で精度よくジッタを測定することができる、ジッタ測定装置、ジッタ測定方法等が望まれている。

そこで、本発明の１つの側面においては、上記の課題を解決することのできるジッタ測定装置、ジッタ算出器、ジッタ測定方法、プログラム、記録媒体、通信システム、および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の態様においては、予め定められたパターンが繰り返される被測定信号のタイミングジッタを測定するジッタ測定装置であって、予め定められた測定期間内で被測定信号をコヒーレントサンプリングするサンプリング部と、サンプリング部がサンプリングしたデータ値の順序を入れ換えて、被測定信号の波形を再現する再構成波形を生成する波形再構成部と、再構成波形を複素数の解析信号に変換する解析信号生成部と、解析信号に基づいて、被測定信号のジッタを測定するジッタ測定部とを備えるジッタ測定装置を提供する。

ジッタ測定部は、解析信号に基づいて、再構成波形の瞬時位相を算出する瞬時位相算出部と、再構成波形の瞬時位相からリニア瞬時位相成分を除去して、再構成波形の瞬時位相雑音を算出する位相雑音算出部と、再構成波形の瞬時位相雑音をリサンプリングして、再構成波形のタイミングジッタ系列を算出するリサンプリング部とを有してよい。

ジッタ測定装置は、再構成波形において論理値が変化しないビット境界に、予め定められたタイミングのエッジが生成され、且つ、論理値が変化するビット境界では、論理値の変化のタイミングの情報を保持したエッジが生成されるように、再構成波形のパターンをクロックパターンに変換して、解析信号生成部に供給するパターン変換部を更に備えてよい。

被測定信号は、予め定められたビット数毎に前記パターンを繰り返し、ジッタ測定装置は、再構成波形を予め定められたビット数の整数倍毎に分割し、分割したそれぞれの分割波形を加算した加算波形を生成する加算波形生成部を更に備え、解析信号生成部は、加算波形を解析信号に変換し、ジッタ測定部は、解析信号に基づいて、被測定信号の確定ジッタを測定してよい。

ジッタ測定部は、タイミングジッタ系列に基づいて、被測定信号のジッタ値を算出してよい。ジッタ測定部は、被測定信号のジッタのヒストグラムを生成してよい。

波形再構成部は、サンプリング部がサンプリングしたｋ番目のデータ値を、再構成波形の下式で表わされるｉ番目のデータとして再配列してよい。
ｉ＝ｋ・Ｍ ｍｏｄ Ｎ
ただし、Ｍは測定期間内で被測定信号のパターンが繰り返される回数、Ｎは測定期間内においてサンプリング部がサンプリングしたサンプル数を示す。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

ジッタ測定装置１００の構成の一例を概略的に表す。 被測定信号および再構成波形の各波形を用いて、波形再構成部２０における再構成波形の形成方法を概略的に表す図である。 入力波形Ｘ_Ｓ［ｋ］のサンプル値の一例を表す図である。 図３に示された入力波形Ｘ_Ｓ［ｋ］を再構成した再構成波形Ｘ_Ｒ［ｉ］の一例を概略的に表す図である。 解析信号生成部３０およびジッタ測定部４０の構成例を示す図である。 瞬時位相算出部４２及び位相雑音算出部４４の動作の一例を示す図である。 リサンプリング部４６の動作の一例を示す図である。 ジッタ算出器１０の他の構成例を示す図である。 パターン変換部６０の構成例を示す図である。 パターン変換部６０に入力される再構成波形の一例を示す。 パターン変換部６０の動作例を示す図である。 仮想エッジ生成部６８により仮想エッジが挿入された、再構成波形の一例を示す。 ジッタ算出器１０の他の構成例を示す図である。 加算波形生成部７０の動作例を説明する図である。 加算波形生成部７０の他の動作例を説明する図である。 図１３に関連して説明したジッタ測定装置１００の動作例を示すフローチャートである。 解析信号生成部３０の他の構成例を示す図である。 解析信号生成部３０の他の構成例を示す図である。 半導体試験装置１９００の構成の一例を概略的に表すブロック図である。 通信システム２０００の構成の一例を概略的に表すブロック図である。 ジッタ算出器１０として機能するコンピュータ２１００のハードウェア構成の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、ジッタ測定装置１００の構成の一例を概略的に表す。ジッタ測定装置１００は、入力される被測定信号のタイミングジッタを測定する。被測定信号は、予め定められたパターンが繰り返される信号である。被測定信号は、予め定められたビット数毎にパターンが繰り返されるデジタル信号であってよく、Ｈ論理およびＬ論理が交互に繰り返されるクロック信号であってもよい。ジッタ測定装置１００は、サンプリング部１１０、メモリ１２０、および、ジッタ算出器１０を備える。

サンプリング部１１０は、周期Ｔの被測定信号を、予め定められた測定期間内でコヒーレントサンプリングする。ここで被測定信号の周期Ｔとは、測定すべきパターンを繰り返す周期（例えば、繰り返しビット数と、１ビット周期Ｔｂの積）を指す。

例えば、被測定信号が１ビット毎に論理値が反転するクロック信号の場合、被測定信号の繰り返し周期Ｔは、２ビットの期間に相当する。なお、繰り返し周期Ｔは、被測定信号で繰り返されるパターンの周期の整数倍であってもよい。上述したクロック信号の場合、繰り返し周期Ｔは、２ビットに相当する期間の整数倍であってよい。また、被測定信号が"１０１"のような３ビットのパターンを繰り返す場合、繰り返し周期Ｔは、３ビットに相当する期間の整数倍であってよい。

サンプリング部１１０は、被測定信号をコヒーレントサンプリングするべく、上述した被測定信号の繰り返し周期ＴのＭ倍の期間（単位測定期間）内におけるサンプル数Ｎが、上述した繰り返し数Ｍと互いに素となるように、被測定信号をサンプリングする。なお、単位測定期間Ｐ、繰り返し数Ｍ、繰り返し周期Ｔ、サンプル数Ｎ、および、サンプリング周期Ｔｓの関係は、下式であらわされる。つまり、単位測定期間Ｐは、被測定信号の繰り返し周期Ｔの整数倍であり、且つ、サンプリング周期Ｔｓの整数倍である。
Ｐ＝ＭＴ＝ＮＴｓ・・・（１）

なお、被測定信号をサンプリングする測定期間は、単位測定期間Ｐの整数倍であってよい。以下では、1つの単位測定期間Ｐにおけるジッタ測定装置１００のサンプリング動作を説明するが、ジッタ測定装置１００は、単位測定期間Ｐにおける動作を連続して整数回繰り返すことで、単位測定期間Ｐの整数倍の測定期間に渡って、被測定信号をサンプリングしてよい。

サンプリング部１１０は、与えられるサンプリングクロックに応じて、被測定信号をサンプリングしてよい。ジッタ測定装置１００は、式（１）を満たすように、繰り返し数Ｍ、繰り返し周期Ｔ、サンプル数Ｎ、および、サンプリング周期Ｔｓの少なくとも１つを制御してよい。なお、Ｎは単位測定期間Ｐにおけるサンプル数を示す。

サンプリング部１１０は、被測定信号をサンプリングして、メモリ１２０に入力波形Ｘ_Ｓ［ｋ］を入力する。ここで、ｋは、サンプリング部１１０がサンプリングしたサンプル値の順序を示す。本例では、ｋ＝０、１、２、・・・、Ｎ−２、Ｎ−１で与えられる。

サンプリング部１１０としては、例えば、ＡＤ変換器（以下、ＡＤＣと称する）または電圧コンパレータが用いられる。また、サンプリング部１１０は、デジタルコンパレータもしくは波形デジタイザであってもよい。ＡＤＣの分解能は、例えば、１ビットまたは１．６ビットが用いられる。分解能が１ビットのＡＤＣを用いた場合には、入力波形Ｘ_Ｓ［ｋ］のサンプル値は２値の論理値で表されてよく、例えば、０または１のいずれかの論理値で表される。また、分解能が１．６ビットのＡＤＣを用いた場合には、入力波形のサンプル値Ｘ_Ｓ［ｋ］は３値で表されてよい。

メモリ１２０は、サンプリング部１１０のサンプリング結果を格納する。メモリ１２０は、サンプリング部１１０が被測定信号をサンプリングして得られた入力波形Ｘ_Ｓ［ｋ］の各サンプル値を、０からＮ−１までの整数で表されるサンプル順序ｋに対応づけて格納してよい。

ジッタ算出器１０は、予め定められたパターンが繰り返される被測定信号をコヒーレントサンプリングしたサンプリングデータに基づいて、被測定信号のジッタを算出する。本例のジッタ算出器１０は、ジッタ測定装置１００に設けられたサンプリング部１１０が測定した入力波形Ｘ_Ｓ［ｋ］に基づいて、被測定信号のジッタを算出する。他の例では、ジッタ算出器１０は、ジッタ測定装置１００の外部に設けられた装置により予め測定されたデータを受け取り、当該データに基づいて被測定信号のジッタを算出してもよい。

本例のジッタ算出器１０は、波形再構成部２０、解析信号生成部３０、および、ジッタ測定部４０を備える。波形再構成部２０は、メモリ１２０が格納した入力波形Ｘ_Ｓ［ｋ］を読み出して、入力波形Ｘ_Ｓ［ｋ］のデータ値の順序を入れ換えた再構成波形を生成する。具体的には、波形再構成部２０は、下記の式（２）に基づいて再構成波形Ｘ_Ｒ［ｉ］を生成する。
ｉ＝（ｋ・Ｍ） ｍｏｄ Ｎ・・・（２）
ただし、ｉは、再構成波形Ｘ_Ｒ［ｉ］におけるデータ値の順序を示し、０からＮ−１までの各整数に対応する。なお、繰り返し数Ｍが、任意の自然数ｎを用いてＭ＝ｎＮ＋１と表される場合には、ｉ＝ｋとなるので、上述した再配列処理を省略して、サンプリング部１１０がサンプリングした入力波形Ｘ_Ｓ［ｋ］を、再構成波形Ｘ_Ｒ［ｉ］として出力してよい。

なお、ジッタ測定装置１００が、単位測定期間ＰのＡ倍の測定期間で被測定信号をサンプリングする場合、入力波形のデータ値の順序ｋは、ｋ＝０、１、２、・・・Ａ（Ｎ−１）−１、Ａ（Ｎ−１）で与えられる。これに対し、波形再構成部２０は、単位測定期間Ｐごとに式（２）を適用して、単位測定期間Ｐごとに波形を再構成してよい。ここで、波形再構成部２０は、それぞれの単位測定期間Ｐでサンプリングした波形について、その単位測定期間Ｐの最初にサンプリングしたデータ値の順序を０として、式（２）を適用してよい。波形再構成部２０は、単位測定期間Ｐごとに再構成した波形を結合することで、測定期間全体における再構成波形を生成してよい。

このように、式（１）の条件を満たして被測定信号をサンプリングし、且つ、式（２）に基づいてサンプル値の順序を入れ換えることで、サンプリング周期Ｔｓよりも短い等価サンプリング周期Ｔｅで被測定信号をサンプリングして得られる波形を再現した再構成波形Ｘ_Ｒ［ｉ］を得ることができる。なお、等価サンプリング周期Ｔｅは、下式で与えられる。
Ｔｅ＝Ｐ／（ＭＮ）＝Ｔ／Ｎ＝Ｔｓ／Ｍ・・・（３）

解析信号生成部３０は、波形再構成部２０が生成した再構成波形Ｘ_Ｒ［ｉ］を、複素数の解析信号に変換する。解析信号は、再構成波形Ｘ_Ｒ［ｉ］を実数部として、再構成波形Ｘ_Ｒ［ｉ］の位相を９０度シフトさせた波形を虚数部とする信号であってよい。解析信号生成部３０の処理の一例は、図５等を用いて後述する。

ジッタ測定部４０は、解析信号の瞬時位相に基づいて、被測定信号のジッタを測定する。ジッタ測定部４０の処理の一例は、図５等を用いて後述する。このような構成により、比較的に周期の大きいサンプリングクロックを用いて、被測定信号のジッタを精度よく解析することができる。

図２は、被測定信号および再構成波形の各波形を用いて、波形再構成部２０における再構成波形の形成方法を概略的に表す図である。図２では、被測定信号として、ビット周期がＴｂ、データパターンの繰り返し周期Ｌが３ビットのデータ信号を示す。本例の被測定信号は、データパターン"１０１"を繰り返す。同図において、白丸は論理値０のサンプル値を示し、黒丸は論理値１のサンプル値を示す。

本例のサンプリング部１１０は、被測定信号の繰り返し周期に同期して、サンプリング周波数Ｔｓで被測定信号をサンプリングする。等価サンプリング時間間隔ＴｅはＴｂ／３として、サンプリング周期Ｔｓは４Ｔｅとした。このとき、式（３）からＮ＝９、Ｍ＝４となり、ＭとＮとは互いに素な関係にある。

図２において、サンプリングｋは、ｋ番目のサンプリングタイミングを示す。例えばサンプリング０は、サンプリング開始時点、すなわちｋ＝０のタイミングを表す。

本例では、同図に示す通り、サンプリング０のタイミングにおける入力波形Ｘ_Ｓ［０］のサンプル値は論理値１となる。サンプリング１は、サンプリング０からＴｓだけ時間が経過した時点、すなわちｋ＝１のタイミングを表す。サンプリング１のタイミングにおける入力波形Ｘ_Ｓ［１］のサンプル値は論理値０となる。以下、同様にしてｋ＝０〜８のサンプリングタイミングにおいて被測定信号をサンプリングした結果、入力波形Ｘ_Ｓ［ｋ］を得た。

サンプリング部１１０における上記サンプリングで得られた入力波形Ｘ_Ｓ［ｋ］のサンプル値は、サンプリング部１１０がサンプリングした当初の順序ｋに応じて並んでいる。波形再構成部２０において、上記サンプル値の順序を再配列順序ｉに応じて、等価サンプリング周期Ｔｅで再配列することで、周期Ｔの再構成波形Ｘ_Ｒ［ｉ］が得られる。再配列順序ｉは、式（１）により求められる。

例えば、ｋ＝３に対応するｉは、ｉ＝（３・４） ｍｏｄ ９＝３となる。ｋが０から８の場合の各サンプル値についても同様にして再配列することで、再構成波形Ｘ_Ｒ［ｉ］が得られる。

図３は、入力波形Ｘ_Ｓ［ｋ］のサンプル値の一例を表す図である。同図は、被測定信号を分解能が１ビットのＡＤＣを用いてサンプリングした場合におけるサンプリング結果の別の例を示す。同図において、被測定信号としてクロックパターンを用いた。サンプリング周波数Ｔｓは、ＭとＮとが互いに素な関係になるように設定した。

サンプリング周波数Ｔｓは、ナイキスト周波数未満であってよく、ナイキスト周波数以上であってもよい。同図に示す通り、ｋ＝０からｋ＝７９までのタイミングにおいて、８０回サンプリングした。

図４は、図３に示された入力波形Ｘ_Ｓ［ｋ］を再構成した再構成波形Ｘ_Ｒ［ｉ］の一例を概略的に表す図である。再構成波形Ｘ_Ｒ［ｉ］は、ｉ＝０からｉ＝７９までの８０個のサンプル値を有しており、サンプル値とサンプル値との間の時間間隔は、等価サンプリング時間間隔Ｔｅで表される。

図４に示すように、式（２）に応じて入力波形Ｘ_Ｓ［ｋ］を再構成することで、被測定信号のパターンを再現した再構成波形Ｘ_Ｒ［ｉ］を得ることができる。なお、本例の波形再構成部２０は、"０１"のビットパターンの単位周期波形Ｘ_ｐ［ｍ］が４回繰り返された再構成波形Ｘ_Ｒ［ｉ］を得る。

図４に示すように、単位周期波形Ｘ_ｐ［ｍ］が複数回繰り返された再構成波形Ｘ_Ｒ［ｉ］を得る場合、サンプリング部１１０は、単位周期波形Ｘ_ｐ［ｍ］の周期と、再構成波形に含まれる単位周期波形の繰り返し数とを乗算した値を繰り返し周期Ｔとして、式（１）に示す条件を満たすコヒーレントサンプリングを実行してよい。この場合、波形再構成部２０は、入力波形Ｘ_Ｓ［ｋ］の全てのサンプル値を一括して並べ替える。例えば図４の例では、波形再構成部２０は、ｋ＝０、１、・・・、７９を、順次式（２）に代入することで、再構成波形Ｘ_Ｒ［ｉ］の各サンプル値を算出する。

また、サンプリング部１１０は、単位周期波形Ｘ_ｐ［ｍ］の周期を繰り返し周期Ｔとして、単位測定期間Ｐについて式（１）に示す条件を満たすコヒーレントサンプリングを行ってもよい。上述したように、測定期間を単位測定期間Ｐの整数倍にすることで、コヒーレントサンプリングが、単位測定期間Ｐの繰り返し数に応じて繰り返される。このため、波形再構成部２０は、得られた入力波形Ｘ_Ｓ［ｋ］を、単位測定期間Ｐの繰り返し数に応じて分割して、分割系列ごとに波形を再構成してよい。

例えば図４の例では、波形再構成部２０は、入力波形Ｘ_Ｓ［ｋ］のサンプル値を、ｋ＝０〜１９、２０〜３９、・・・、６０〜７９の４系列に分割する。波形再構成部２０は、それぞれの系列内でサンプル値の順序を入れ換えることで、各系列についての再構成波形を得る。これらの再構成波形を結合することで、図４に示した再構成波形Ｘ_Ｒ［ｉ］が得られる。

図５は、解析信号生成部３０およびジッタ測定部４０の構成例を示す図である。本例の解析信号生成部３０は、帯域制限器３２およびヒルベルト変換部３４を有する。帯域制限器３２は、波形再構成部２０が生成した再構成波形の基本周波数近傍の成分を通過させ、他の成分を除去する。帯域制限器３２における通過帯域は、被測定信号の基本周波数を中心とした所定範囲の帯域に設定されてよい。帯域制限器３２は、アナログフィルタおよびデジタルフィルタ等のハードウェアを有してよく、また、再構成波形のデータに対してＦＦＴ演算等を行うソフトウェアを有してもよい。

ヒルベルト変換部３４は、帯域制限器３２が通過させた信号をヒルベルト変換して出力する。ヒルベルト変換部３４は、ヒルベルトフィルタを有してよい。解析信号生成部３０は、帯域制限器３２が通過させた信号を実数部とし、ヒルベルト変換部３４が出力する信号を虚数部とした複素信号を、再構成波形の解析信号として出力する。

ジッタ測定部４０は、瞬時位相算出部４２、位相雑音算出部４４、および、リサンプリング部４６を有する。瞬時位相算出部４２は、解析信号生成部３０が出力する解析信号に基づいて、再構成波形の瞬時位相を算出する。瞬時位相算出部４２は、解析信号における実数部および虚数部の比の逆正接から、再構成波形の瞬時位相波形を算出してよい。

位相雑音算出部４４は、瞬時位相算出部４２が算出した瞬時位相波形から、リニア瞬時位相成分を除去して、再構成波形の瞬時位相雑音波形を算出する。瞬時位相波形のリニア瞬時位相成分は、最小二乗法等により瞬時位相波形を直線近似することで算出してよい。

リサンプリング部４６は、位相雑音算出部４４が算出した瞬時位相雑音波形をリサンプリングして、再構成波形のタイミングジッタ系列を算出する。リサンプリング部４６は、被測定信号（または再構成波形）のゼロクロスタイミングに応じて、瞬時位相雑音波形をリサンプリングしてよい。

図６は、瞬時位相算出部４２及び位相雑音算出部４４の動作の一例を示す図である。瞬時位相算出部４２は、解析信号の実数部と虚数部との逆正接を算出して、被測定信号の瞬時位相を算出する。当該瞬時位相は、例えば図６の点線で示されるように、πから−πまでの主値で与えられる。瞬時位相算出部４２は、当該瞬時位相の不連続をアンラップして、図６の実線で示される連続な瞬時位相を算出する。即ち、瞬時位相算出部４２は、不連続な瞬時位相に対して、データ信号の周期に応じて２πを順次加算することにより、連続な瞬時位相を算出する。

位相雑音算出部４４は、瞬時位相算出部４２が算出した連続な瞬時位相から、リニア成分を除去する。位相雑音算出部４４は、連続な瞬時位相を、最小二乗法等により近似したリニア成分を算出して、当該リニア成分を除去してよい。当該リニア成分は、ジッタが無い場合の瞬時位相に対応するので、当該リニア成分と、算出した瞬時位相との差分が、クロック信号の位相雑音成分に対応する。

図７は、リサンプリング部４６の動作の一例を示す図である。リサンプリング部４６は、位相雑音算出部４４が算出した瞬時位相雑音成分を、被測定信号のデータ遷移エッジのタイミング（Ｔ１、Ｔ２、Ｔ３）でサンプリングする。当該サンプリング結果が、被測定信号の各エッジにおけるタイミングジッタを示すタイミングジッタ系列を示す。

ジッタ測定部４０は、当該タイミングジッタ系列のＲＭＳ値を算出してよい。また、ジッタ測定部４０は、当該タイミングジッタ系列のピークツゥピーク値、ピーク値等を算出してもよい。ジッタ測定部４０は、算出したこれらの値を、被測定信号のジッタ値としてよい。また、ジッタ測定部４０は、タイミングジッタ系列の各値についてのヒストグラムを生成してもよい。ジッタ測定部４０は、これらのジッタ値またはヒストグラムを算出するジッタ算出部を更に備えてよい。

図８は、ジッタ算出器１０の他の構成例を示す図である。本例のジッタ算出器１０は、図１に関連して説明したジッタ算出器１０の構成に加え、パターン変換部６０を更に備える。他の構成は、図１に関連して説明したジッタ算出器１０と同一であってよい。

パターン変換部６０は、波形再構成部２０が生成した再構成波形のパターンを、クロックパターンに変換して、解析信号生成部３０に入力する。本例のパターン変換部６０は、再構成波形において論理値が変化しないビット境界に、予め定められたタイミングのエッジが生成され、且つ、再構成波形において論理値が変化するビット境界では、論理値の変化のタイミングの情報を保持したエッジが生成されるクロックパターンに変換する。

上述したエッジが生成される予め定められたタイミングは、再構成波形におけるビット境界の理想的なタイミングであってよく、また、再構成波形の前後のエッジタイミングを補間することで得られるタイミングであってもよい。パターン変換部６０を設けることで、クロックパターン以外の被測定信号についても、図１から図７に関連して説明した方法でジッタを測定することができる。

図９は、パターン変換部６０の構成例を示す図である。パターン変換部６０は、レベル算出部６２、データ遷移エッジ算出部６４、仮想エッジ算出部６６、および、仮想エッジ生成部６８を有する。

図１０から図１２は、パターン変換部６０の動作例を説明する図である。図１０は、パターン変換部６０に入力される再構成波形の一例を示す。なお、本例の再構成波形のビット周期はＴで与えられ、データパターンは"１００１１１"を示す。パターン変換部６０には、図１０において丸印で示される離散信号が与えられる。

図１１は、パターン変換部６０の動作例を示す図である。上述したように、パターン変換部６０は、図１０に示される再構成波形のデータ遷移エッジのタイミング（Ｔ１、Ｔ２、Ｔ３）を維持して、再構成波形のデータレートと略等しいタイミング（Ｔ１、Ｔａ、Ｔ２、Ｔｂ、Ｔｃ、Ｔ３）でエッジを有するクロックパターンを生成する。

例えばパターン変換部６０は、データ遷移エッジのタイミング（Ｔ１、Ｔ２、Ｔ３）の間隔（例えば、図１０におけるＴ、２Ｔ、３Ｔ）を求め、データ遷移エッジのそれぞれの間隔と、再構成波形のデータレートとを比較する。例えば、データ遷移エッジの間隔が、データレートより所定の値以上大きい場合、当該データ遷移エッジの間に、仮想エッジを挿入する。

より具体的には、まず、レベル算出部６２が、再構成波形の基準レベルを算出する。ここで、再構成波形の基準レベルとは、再構成波形のＨレベル（再構成波形の１００％レベルを与える）とＬレベル（再構成波形の０％レベルを与える）との平均レベルであってよい。即ち、再構成波形の基準レベルとは、再構成波形のＨレベルの略５０％のレベルである。

レベル算出部６２は、再構成波形の離散値の平均値を、当該基準レベルとして算出してよい。この場合、レベル算出部６２は、十分多数の離散値に基づいて、当該平均値を算出することが好ましい。また、レベル算出部６２は、Ｈレベルを示すデータとＬレベルを示すデータとを略同数用いて算出した平均値を、当該基準レベルとして算出してよい。また、当該基準レベルは、使用者等により予め指定されてもよい。また、レベル算出部６２は、ゼロレベルを、当該基準レベルとしてもよい。本例では、ゼロレベルを基準レベルとして説明する。

データ遷移エッジ算出部６４は、図１１において丸印で示される離散信号に基づいて、再構成波形のデータ値が遷移するタイミング（例えばデータの番号）を算出する。つまり、データ遷移エッジ算出部６４は、離散信号のそれぞれのデータ値が、再構成波形の基準レベルを境界として変化するタイミングを検出する。本例におけるデータ遷移エッジ算出部６４は、離散信号のデータ値の符号が、直前のデータ値の符号から変化するデータの番号を検出する。

また、データ遷移エッジ算出部６４は、整数のデータ番号を検出してよく、実数のデータ番号を算出してもよい。実数のデータ番号を算出する場合、再構成波形の各サンプル値は、３種類以上の離散値で与えられてよい。また、データ遷移エッジ算出部６４は、離散信号においてデータ値が遷移する２つのデータを直線補間して、当該直線が基準レベルと交差するタイミングを算出してもよい。

仮想エッジ算出部６６および仮想エッジ生成部６８は、エッジの間隔が所定の値より大きい、再構成波形のデータ遷移エッジの間に、データレートに応じた略一定の間隔で仮想エッジを設けたクロック信号を生成する。本例では、エッジの間隔が、データレートの１．５倍以上であるデータ遷移エッジの間に、仮想エッジを挿入する。また、エッジの間隔が、再構成波形の何ビット分に相当するかを算出して、挿入すべき仮想エッジの個数を算出する。本例では、仮想エッジ算出部６６は、仮想エッジを設けるべきタイミング（Ｔａ、Ｔｂ、Ｔｃ）を算出して、仮想エッジ生成部６８は、当該タイミングで仮想エッジを生成する。

仮想エッジ算出部６６は、データ遷移エッジ算出部６４が算出した、データ値が遷移するタイミング（データ番号）に基づいて、それぞれのデータ遷移エッジの間隔（Ｔ０〜Ｔ１、Ｔ１〜Ｔ２、Ｔ２〜Ｔ３）を算出する。そして、それぞれのデータ遷移エッジの間隔に挿入すべき仮想エッジの個数を算出する。

例えば、仮想エッジ算出部６６は、算出したそれぞれのエッジ間隔を、データレートで除算して、小数点以下を四捨五入する。そして、当該算出結果から１を減算した値を、当該エッジ間隔に挿入すべき仮想エッジ数として算出する。本例において、データ信号のデータレートをＴとすると、第１のデータ遷移エッジ間隔（Ｔ０〜Ｔ１）に挿入すべき仮想エッジ数は０であり、第２のデータ遷移エッジ間隔（Ｔ１〜Ｔ２）に挿入すべき仮想エッジ数は１であり、第３のデータ遷移エッジ間隔（Ｔ２〜Ｔ３）に挿入すべき仮想エッジ数は２である。

また、仮想エッジ算出部６６は、それぞれのデータ遷移エッジの間に、仮想エッジが略等間隔に配置されるように、それぞれの仮想エッジのタイミングを算出する。例えば、第２のデータ遷移エッジ間隔（Ｔ１〜Ｔ２）には一つの仮想エッジを挿入するので、仮想エッジ算出部６６は、２つのデータ遷移エッジ（Ｔ１及びＴ２）の略中央のタイミング（Ｔａ）を、仮想エッジのタイミングとして算出する。また、第３のデータ遷移エッジ間隔（Ｔ２〜Ｔ３）には二つの仮想エッジを挿入するので、仮想エッジ算出部６６は、２つのデータ遷移エッジ（Ｔ２及びＴ３）の間隔を三等分する２つの仮想エッジのタイミング（Ｔｂ、Ｔｃ）を算出する。

仮想エッジ生成部６８は、仮想エッジ算出部６６が算出した仮想エッジのタイミングに応じて、離散信号のデータ値を、データ信号の基準レベルを中心として反転させることにより、仮想エッジを生成する。具体的には、図４において、奇数番目の仮想エッジのタイミングから、偶数番目の仮想エッジのタイミングまでの丸印で示される離散データを、三角印で示される反転データに置き換えることにより、点線で示されるそれぞれの仮想エッジを生成してよい。また、離散信号の基準レベルが略ゼロとなるようにレベルシフトした後、奇数番目の仮想エッジのタイミングから、偶数番目の仮想エッジのタイミングまでの離散データに−１を乗算してもよい。

また、上述したこれらの処理においては、奇数番目の仮想エッジのタイミングから、偶数番目の仮想エッジのタイミングまでのデータを反転したが、偶数番目の仮想エッジのタイミングから、奇数番目の仮想エッジのタイミングまでのデータを反転してもよい。

図１２は、仮想エッジ生成部６８により仮想エッジが挿入された、再構成波形の一例を示す。上述した処理により、再構成波形は、クロックパターンに変換される。なお、再構成波形に挿入した仮想エッジは、再構成波形の実際のデータ遷移エッジの間を線形補間したエッジなので、仮想エッジのジッタが、データ遷移エッジのジッタに与える影響は極めて小さい。

図１３は、ジッタ算出器１０の他の構成例を示す図である。ジッタ算出器１０は、図１から図１２に関連して説明したいずれかのジッタ算出器１０の構成に加え、加算波形生成部７０を更に備える。本例では、図９に関連して説明したジッタ算出器１０の構成に、加算波形生成部７０を更に設ける例を説明する。

本例では、被測定信号が、Ｌビットのパターンを繰り返す場合を考える。加算波形生成部７０は、波形再構成部２０が出力する再構成波形を、被測定信号の繰り返し周期（Ｌビット）の整数倍毎に分割する。そして、加算波形生成部７０は、再構成波形を分割したそれぞれの分割波形を加算する。加算波形生成部７０は、加算波形のエッジタイミングが、それぞれの分割波形の対応するエッジタイミングの平均となるように、分割波形を加算して加算波形を生成する。

波形再構成部２０は、加算波形の各位相における論理値として、各分割波形において対応する位相の論理値の総和を算出してよい。また、加算波形生成部７０は、分割波形の対応するエッジタイミングの平均を算出して、当該平均タイミングにエッジを設けた加算波形を生成してもよい。

一般に、信号のエッジに印加されるジッタには、ランダムジッタと確定ジッタとが含まれる。このうち、ランダムジッタによるエッジタイミングの分布のばらつきは、理想的なエッジタイミングを中心としたガウス分布で与えられる。このため、ランダムジッタの平均値は略零となる。

上述したように、加算波形の各エッジタイミングは、各分割波形において対応するエッジタイミングの平均になる。このため、加算波形の各エッジにおけるジッタのうち、ランダム成分を除去することができる。従って、加算波形に基づいてジッタを測定することで、確定ジッタの成分を精度よく測定することができる。

図１４は、加算波形生成部７０の動作例を説明する図である。本例の被測定信号は、予め定められたビット数（図１４では３ビット）毎に、予め定められたパターン（図１４では"１０１"）を繰り返す。

加算波形生成部７０は、当該被測定信号の波形を再構成した再構成波形を、当該予め定められたビット数（本例では３ビット）毎に分割する。加算波形生成部７０は、再構成波形のエッジが、再構成波形の分割境界に対して所定の距離以上はなれるように、再構成波形を分割してよい。また、波形再構成部２０は、当該パターンが少なくとも２回含まれるデータ長の再構成波形を生成してよい。この場合、サンプリング部１１０は、当該再構成波形を生成できる数のサンプルを取得する。

加算波形生成部７０は、再構成波形を分割したそれぞれの分割波形を加算した加算波形を生成する。上述したように、加算波形におけるランダムジッタ成分は除去されるので、当該加算波形に基づいて確定ジッタを精度よく測定することができる。

図１５は、加算波形生成部７０の他の動作例を説明する図である。上述したように、加算波形生成部７０は、分割波形の周期が、被測定信号の繰り返し周期（本例では３ビット相当）の整数倍（本例では２倍）となるように、再構成波形を分割してよい。この場合、得られる加算波形には、繰り返しパターンが複数回含まれる。当該加算波形に基づいてジッタを測定することで、確定ジッタのＲＭＳ値、ピーク値等を精度よく測定することができる。

図１６は、図１３に関連して説明したジッタ測定装置１００の動作例を示すフローチャートである。まず、Ｓ１６００において、サンプリング部１１０が、周期Ｔを有する被測定信号をサンプリングして、入力波形Ｘ_Ｓ［ｋ］のサンプル値の系列を得る。サンプリング部１１０は、被測定信号の予め定められたパターンがＭ周期繰り返される期間中に、当該Ｍと互いに素な関係の数Ｎの回数だけ被測定信号をサンプリングする。サンプリングしたサンプル値の系列は、メモリ１２０に格納される。

次に、Ｓ１６０２において、波形再構成部２０が、入力波形Ｘ_Ｓ［ｋ］を再構成して、再構成波形Ｘ_Ｒ［ｉ］を生成する。入力波形Ｘ_Ｓ［ｋ］の再構成は、メモリ１２０に格納したサンプル値を呼び出して、当初の順序ｋに対して、ｉ＝（ｋ・Ｍ） ｍｏｄ Ｎの関係にある再配列順序ｉに再配列してもよい。さらに、Ｓ１６０４において、加算波形生成部７０が、再構成波形Ｘ_Ｒ［ｉ］を単位周期ごとに分割した分割波形を加算して、加算波形を生成する。

次に、Ｓ１６０６において、パターン変換部６０が、加算波形をクロックパターンの波形に変換する。そして、Ｓ１６０８において、解析信号生成部３０が、クロックパターンに変換された加算波形の解析信号を生成する。そして、Ｓ１６１０において、ジッタ測定部４０が、解析信号の瞬時位相から、被測定信号のジッタを測定する。このような処理により、被測定信号の確定ジッタを高速かつ精度よく測定することができる。

図１７は、解析信号生成部３０の他の構成例を示す図である。本例の解析信号生成部３０は、周波数領域変換部３６、帯域制限部３７、および、時間領域変換部３８を有する。

周波数領域変換部３６は、解析信号生成部３０に入力される信号を、周波数領域のスペクトルに変換する。周波数領域変換部３６は、当該信号をフーリエ変換することで、周波数領域のスペクトルに変換してよい。

帯域制限部３７は、周波数領域変換部３６が出力するスペクトルの成分のうち、所定の帯域以外の成分を除去して出力する。帯域制限部３７は、被測定信号の基本波周波数を中心とした所定の正の周波数範囲に含まれない周波数成分を除去してよい。当該所定の正の周波数範囲は、基本波の２次高調波が含まれない範囲であってよい。

時間領域変換部３８は、帯域制限部３７が通過させたスペクトルを、時間領域の信号に変換する。時間領域変換部３８は、当該スペクトルをフーリエ逆変換することで、時間領域の信号に変換してよい。時間領域変換部３８は、当該時間領域の信号を、解析信号として、ジッタ測定部４０に出力する。

図１８は、解析信号生成部３０の他の構成例を示す図である。本例における解析信号生成部３０は、バッファメモリ８１、波形データ選択器８２、窓関数乗算器８３、周波数領域変換部３６、帯域制限部３７、時間領域変換部３８、および、振幅補正器８４を含む。

バッファメモリ８１は、波形再構成部２０が出力する再構成波形のデータ系列を蓄積する。波形データ選択器８２は、バッファメモリ８１に蓄積されたデータ系列を分割した分割データを、前回取り出された分割データの一部と重なるように抽出する。窓関数乗算器８３は、波形データ選択器８２により抽出された分割データのそれぞれと窓関数とを乗算する。

周波数領域変換部３６は、窓関数が乗算された分割データを、周波数領域の両側スペクトル信号に変換する。帯域制限部３７は、周波数領域に変換された両側スペクトル信号から、被測定信号の基本波周波数付近の成分のみを取り出す。時間領域変換部３８は、帯域制限部３７の出力を時間領域の信号に変換する。

振幅補正器８４は、時間領域に変換された信号に窓関数の逆関数を乗算して、帯域制限された解析信号を算出する。以上において、周波数領域変換部３６及び時間領域変換部３８は、それぞれFFT及び逆FFTを用いて周波数領域及び時間領域の間の変換を行ってもよい。また、振幅補正器８４は、それぞれの分割データを結合して出力してよい。このとき、振幅補正器８４は、分割データが重ならないように、分割データの一部を削除して結合してよい。

図１９は、半導体試験装置１９００の構成の一例を概略的に表すブロック図である。半導体試験装置１９００は、試験装置の一例であってよい。半導体試験装置１９００は、被試験デバイス５００に試験信号を与えて、被試験デバイス５００を試験する。半導体試験装置１９００は、信号生成部１９１０と、信号計測部１９２０とを備える。信号生成部１９１０は、試験信号を生成する。信号計測部１９２０は、被試験デバイス５００が出力する出力信号を計測する。出力信号は、周期Ｔを有する。信号生成部１９１０は、信号発生部１９１２と、周波数特性補正部１９１４とを有する。信号計測部１９２０は、ジッタ測定装置１００と、ジッタ値通知部１９２２とを有する。

信号発生部１９１２は、試験信号を発生させる。周波数特性補正部１９１４は、信号計測部１９２０が測定した出力信号のジッタ値に応じて、出力信号のジッタ値が小さくなるよう試験信号の周波数特性を補正する。周波数特性補正部１９１４は、ジッタ値通知部１９２２から通知されたジッタ値に応じて試験信号の周波数特性を補正してもよい。一例として、ジッタ値通知部１９２２から通知されたジッタ値が所定の値より大きな場合には、試験信号の高周波成分を強調するように、図示していないイコライザを調整してもよい。

ジッタ測定装置１００のサンプリング部１１０は、出力信号の予め定められたパターンがＭ周期繰り返される期間中に、Ｍと互いに素な関係の数Ｎの回数だけ出力信号をサンプリングする。ジッタ値通知部１９２２は、ジッタ測定装置１００が測定した出力信号のジッタ値（ＲＭＳ値、ピークツゥピーク値、ピーク値等）を信号生成部１９１０に通知する。

図２０は、通信システム２０００の構成の一例を概略的に表すブロック図である。通信システム２０００は、送信部２０１０と、受信部２０２０と、回線２０７０を備える。送信部２０１０および受信部２０２０は、回線２０７０を介して互いに通信する。

送信部２０１０は、伝送信号を生成する。受信部２０２０は、回線２０７０を介して伝送信号を受信する。また、回線２０７０を介して、送信部２０１０に通知信号を通知する。伝送信号は、周期Ｔを有する。送信部２０１０は、信号発生部２０１２と、周波数特性補正部２０１４とを有する。受信部２０２０は、ジッタ測定装置１００と、ジッタ値通知部２０２２とを有する。

信号発生部２０１２は、伝送信号を発生させる。周波数特性補正部２０１４は、受信部２０２０の測定した伝送信号のジッタ値に応じて、伝送信号のジッタ値が小さくなるよう伝送信号の周波数特性を補正する。周波数特性補正部２０１４は、ジッタ値通知部２０２２から通知されたジッタ値に応じて伝送信号の周波数特性を補正してもよい。一例として、ジッタ値通知部２０２２から通知されたジッタ値が所定の値より大きな場合には、伝送信号の高周波成分を強調するように、図示していないイコライザを調整してもよい。

ジッタ測定装置１００のサンプリング部１１０は、伝送信号がＭ周期繰り返される期間中に、Ｍと互いに素な関係の数Ｎの回数だけ伝送信号をサンプリングする。ジッタ値通知部２０２２は、通知信号を送信部２０１０に通知する。ジッタ値通知部２０２２は、ジッタ測定装置１００が測定したジッタ値を送信部２０１０に通知してよい。

図２１は、ジッタ算出器１０として機能するコンピュータ２１００のハードウェア構成の一例を示す図である。コンピュータ２１００は、ＣＰＵ周辺部と、入出力部と、レガシー入出力部とを備える。ＣＰＵ周辺部は、ホスト・コントローラ１８８２により相互に接続されるＣＰＵ１８０５、ＲＡＭ１８２０、グラフィック・コントローラ１８７５、及び表示装置１８８０を有する。

入出力部は、入出力コントローラ１８８４によりホスト・コントローラ１８８２に接続される通信インターフェイス１８３０、ハードディスクドライブ１８４０、及びＣＤ−ＲＯＭドライブ１８６０を有する。レガシー入出力部は、入出力コントローラ１８８４に接続されるＲＯＭ１８１０、フレキシブルディスク・ドライブ１８５０、及び入出力チップ１８７０を有する。

ホスト・コントローラ１８８２は、ＲＡＭ１８２０と、高い転送レートでＲＡＭ１８２０をアクセスするＣＰＵ１８０５、及びグラフィック・コントローラ１８７５とを接続する。ＣＰＵ１８０５は、ＲＯＭ１８１０、及びＲＡＭ１８２０に格納されたプログラムに基づいて動作して、各部の制御をする。グラフィック・コントローラ１８７５は、ＣＰＵ１８０５等がＲＡＭ１８２０内に設けたフレーム・バッファ上に生成する画像データを取得して、表示装置１８８０上に表示させる。これに代えて、グラフィック・コントローラ１８７５は、ＣＰＵ１８０５等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。

入出力コントローラ１８８４は、ホスト・コントローラ１８８２と、比較的高速な入出力装置であるハードディスクドライブ１８４０、通信インターフェイス１８３０、ＣＤ−ＲＯＭドライブ１８６０を接続する。ハードディスクドライブ１８４０は、ＣＰＵ１８０５が使用するプログラム、及びデータを格納する。通信インターフェイス１８３０は、通信ネットワークに接続してプログラムまたはデータを送受信する。ＣＤ−ＲＯＭドライブ１８６０は、ＣＤ−ＲＯＭ１８９５からプログラムまたはデータを読み取り、ＲＡＭ１８２０を介してハードディスクドライブ１８４０、及び通信インターフェイス１８３０に提供する。

入出力コントローラ１８８４には、ＲＯＭ１８１０と、フレキシブルディスク・ドライブ１８５０、及び入出力チップ１８７０の比較的低速な入出力装置とが接続される。ＲＯＭ１８１０は、ジッタ算出器１０が起動時に実行するブート・プログラム、あるいはジッタ算出器１０のハードウェアに依存するプログラム等を格納する。

フレキシブルディスク・ドライブ１８５０は、フレキシブルディスク１８９０からプログラムまたはデータを読み取り、ＲＡＭ１８２０を介してハードディスクドライブ１８４０、及び通信インターフェイス１８３０に提供する。入出力チップ１８７０は、フレキシブルディスク・ドライブ１８５０、あるいはパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。

ＣＰＵ１８０５が実行するプログラムは、フレキシブルディスク１８９０、ＣＤ−ＲＯＭ１８９５、またはＩＣカード等の記録媒体に格納されて利用者によって提供される。記録媒体に格納されたプログラムは圧縮されていても非圧縮であってもよい。プログラムは、記録媒体からハードディスクドライブ１８４０にインストールされ、ＲＡＭ１８２０に読み出されてＣＰＵ１８０５により実行される。ＣＰＵ１８０５により実行されるプログラムは、コンピュータ２１００を、図１から図１８に関連して説明したいずれかのジッタ算出器１０の各構成要素として機能させる。

以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク１８９０、ＣＤ−ＲＯＭ１８９５の他に、ＤＶＤまたはＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークあるいはインターネットに接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の記憶装置を記録媒体として使用して、ネットワークを介してプログラムをジッタ測定装置１００に提供してもよい。

以上、本発明の一側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明の一実施形態によれば、短い測定期間で精度よくジッタを測定することができるジッタ測定装置等を提供できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・ジッタ算出器、２０・・・波形再構成部、３０・・・解析信号生成部、３２・・・帯域制限器、３４・・・ヒルベルト変換部、３６・・・周波数領域変換部、３７・・・帯域制限部、３８・・・時間領域変換部、４０・・・ジッタ測定部、４２・・・瞬時位相算出部、４４・・・位相雑音算出部、４６・・・リサンプリング部、６０・・・パターン変換部、６２・・・レベル算出部、６４・・・データ遷移エッジ算出部、６６・・・仮想エッジ算出部、６８・・・仮想エッジ生成部、７０・・・加算波形生成部、８１・・・バッファメモリ、８２・・・波形データ選択器、８３・・・窓関数乗算器、８４・・・振幅補正器、１００・・・ジッタ測定装置、１１０・・・サンプリング部、１２０・・・メモリ、５００・・・被試験デバイス、１８０５・・・ＣＰＵ、１８１０・・・ＲＯＭ、１８２０・・・ＲＡＭ、１８３０・・・通信インターフェイス、１８４０・・・ハードディスクドライブ、１８５０・・・フレキシブルディスク・ドライブ、１８６０・・・ＣＤ−ＲＯＭドライブ、１８７０・・・入出力チップ、１８７５・・・グラフィック・コントローラ、１８８０・・・表示装置、１８８２・・・ホスト・コントローラ、１８８４・・・入出力コントローラ、１８９０・・・フレキシブルディスク、１８９５・・・ＣＤ−ＲＯＭ、１９００・・・半導体試験装置、１９１０・・・信号生成部、１９１２・・・信号発生部、１９１４・・・周波数特性補正部、１９２０・・・信号計測部、１９２２・・・ジッタ値通知部、２０００・・・通信システム、２０１０・・・送信部、２０１２・・・信号発生部、２０１４・・・周波数特性補正部、２０２０・・・受信部、２０２２・・・ジッタ値通知部、２０７０・・・回線、２１００・・・コンピュータ

Claims (15)

1. 予め定められたパターンが繰り返される被測定信号のタイミングジッタを測定するジッタ測定装置であって、
   予め定められた測定期間内で前記被測定信号をコヒーレントサンプリングするサンプリング部と、
   前記サンプリング部がサンプリングしたデータ値の順序を入れ換えて、前記被測定信号の波形を再現する再構成波形を生成する波形再構成部と、
   前記再構成波形を複素数の解析信号に変換する解析信号生成部と、
   前記解析信号に基づいて、前記被測定信号のジッタを測定するジッタ測定部と
   を備えるジッタ測定装置。
2. 前記ジッタ測定部は、
   前記解析信号に基づいて、前記再構成波形の瞬時位相を算出する瞬時位相算出部と、
   前記再構成波形の瞬時位相からリニア瞬時位相成分を除去して、前記再構成波形の瞬時位相雑音を算出する位相雑音算出部と、
   前記再構成波形の瞬時位相雑音をリサンプリングして、前記再構成波形のタイミングジッタ系列を算出するリサンプリング部と
   を有する請求項１に記載のジッタ測定装置。
3. 前記再構成波形において論理値が変化しないビット境界に、予め定められたタイミングのエッジが生成され、且つ、論理値が変化するビット境界では、論理値の変化のタイミングの情報を保持したエッジが生成されるように、前記再構成波形のパターンをクロックパターンに変換して、前記解析信号生成部に供給するパターン変換部を更に備える
   請求項２に記載のジッタ測定装置。
4. 前記被測定信号は、予め定められたビット数毎に前記パターンを繰り返し、
   前記ジッタ測定装置は、前記再構成波形を前記予め定められたビット数の整数倍毎に分割し、分割したそれぞれの分割波形を加算した加算波形を生成する加算波形生成部を更に備え、
   前記解析信号生成部は、前記加算波形を前記解析信号に変換し、
   前記ジッタ測定部は、前記解析信号に基づいて、前記被測定信号の確定ジッタを測定する
   請求項２または３に記載のジッタ測定装置。
5. 前記ジッタ測定部は、前記タイミングジッタ系列に基づいて、前記被測定信号のジッタ値を算出する
   請求項２から４のいずれか一項に記載のジッタ測定装置。
6. 前記ジッタ測定部は、前記被測定信号のジッタのヒストグラムを生成する
   請求項２から４のいずれか一項に記載のジッタ測定装置。
7. 前記波形再構成部は、前記サンプリング部がサンプリングしたｋ番目のデータ値を、前記再構成波形の下式で表わされるｉ番目のデータとして再配列する
   ｉ＝ｋ・Ｍ ｍｏｄ Ｎ
   ただし、Ｍは前記測定期間内で前記被測定信号の前記パターンが繰り返される回数、Ｎは前記測定期間内において前記サンプリング部がサンプリングしたサンプル数を示す
   請求項２から６のいずれか一項に記載のジッタ測定装置。
8. 予め定められたパターンが繰り返される被測定信号をコヒーレントサンプリングしたサンプリングデータに基づいて、前記被測定信号のジッタを算出するジッタ算出器であって、
   前記サンプリングデータの各データ値の順序を入れ換えて、前記被測定信号の波形を再現する再構成波形を生成する波形再構成部と、
   前記再構成波形を複素数の解析信号に変換する解析信号生成部と、
   前記解析信号に基づいて、前記被測定信号のジッタを測定するジッタ測定部と
   を備えるジッタ算出器。
9. 予め定められたパターンが繰り返される被測定信号のタイミングジッタを測定するジッタ測定方法であって、
   予め定められた測定期間内で前記被測定信号をコヒーレントサンプリングするサンプリング段階と、
   前記サンプリング段階でサンプリングしたデータ値の順序を入れ換えて、前記被測定信号の波形を再現する再構成波形を生成する波形再構成段階と、
   前記再構成波形を複素数の解析信号に変換する解析信号生成段階と、
   前記解析信号に基づいて、前記被測定信号のジッタを測定するジッタ測定段階と
   を備えるジッタ測定方法。
10. 予め定められたパターンが繰り返される被測定信号をコヒーレントサンプリングしたサンプリングデータに基づいて、前記被測定信号のジッタを算出するジッタ算出器として、コンピュータを機能させるプログラムであって、
    前記コンピュータを、
    前記サンプリングデータの各データ値の順序を入れ換えて、前記被測定信号の波形を再現する再構成波形を生成する波形再構成部と、
    前記再構成波形を複素数の解析信号に変換する解析信号生成部と、
    前記解析信号に基づいて、前記被測定信号のジッタを測定するジッタ測定部と
    して機能させるプログラム。
11. 請求項１０に記載のプログラムを記録した記録媒体。
12. 送信部および受信部を備える通信システムであって、
    前記受信部は、請求項１から７のいずれか一項に記載の前記ジッタ測定装置を有する通信システム。
13. 前記受信部は、前記ジッタ測定部が測定した前記被測定信号のジッタ値を前記送信部に通知するジッタ値通知部をさらに有し、
    前記送信部は、前記ジッタ値通知部から通知された前記ジッタ値に応じて、前記受信部が受信する信号におけるジッタ値が小さくなるように、前記送信部が送信する信号の周波数特性を補正する周波数特性補正部を有する
    請求項１２に記載の通信システム。
14. 被試験デバイスに試験信号を与えて、前記被試験デバイスを試験する試験装置であって、
    前記試験信号を生成する信号生成部と、
    前記被試験デバイスが出力する出力信号のジッタを測定する、請求項１から７のいずれか一項に記載のジッタ測定装置と
    を備える試験装置。
15. 前記ジッタ測定部が測定した前記被測定信号のジッタ値を前記信号生成部に通知するジッタ値通知部をさら備え、
    前記信号生成部は、前記ジッタ値通知部から通知された前記ジッタ値に応じて、前記出力信号のジッタ値が小さくなるよう前記試験信号の周波数特性を補正する周波数特性補正部を有する
    請求項１４に記載の試験装置。

Images