JP2551799B2 - Ｉｃ試験装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は信号発生部から波形を発生し、その波形を
被試験IC素子へ印加し、そのIC素子からの出力を測定部
に取込み、その取込んだデータをデータ処理部で処理す
るIC試験装置に関する。

「従来の技術」 従来のIC試験装置においては第２図に示すように信号
発生部11から波形を発生させ、その波形を被試験IC素子
12に印加し、その時のIC素子12からの出力データを測定
部13に取込み、その取込んだデータをデータ処理部14に
転送してデータ処理部14で処理している。

制御部15は信号発生部11に対し、発生する波形の種
類、振幅、周波数などをいちいち指示し、また測定部13
に対しサンプリング周期、トリガタイミング、取込み領
域などのデータ取込み条件をいちいち指示し、同様にデ
ータ処理部14に対して、どのような処理、例えばFFT
（高速フーリエ変換）を行うかをいちいち指示してい
た。このため制御部15の負担が大きかった。

「問題点を解決するための手段」 この発明によれば信号発生部のパターンメモリはテス
ト項目を示す第１サブメモリと、その第１サブメモリの
内容によって読出され、テスト波形が格納された第１メ
インメモリとから構成され、測定部のメモリはテスト項
目を示す第２サブメモリと、その第２サブメモリの示す
内容によって読出され、データ取込み条件が格納された
第２メインメモリと、テスト項目及びデータが格納され
るデュアルポートのデータメモリとより構成され、デー
タ処理部のメモリはテスト項目を示す第３サブメモリ
と、その第３サブメモリの示す内容によって読出され、
データ処理方法が格納されている第３メインメモリとよ
り構成される。

このような構成となっているから、制御部はテストに
先立ち各部のサブメモリに対し、その各テスト項目と対
応してメインメモリのどの部分を読出せばよいかの関係
を設定すると、テスト中は制御部は各部に対してテスト
項目のみを指示してやれば、各部において、そのテスト
項目に応じてそのサブメモリを読出し、その読出し出力
によりそのメインメモリを読出すことにより、信号発生
部では指示されたテスト項目に応じた波形が発生され、
測定部では指示されたテスト項目に応じた条件でデータ
の取込みが行われ、データ処理部では指示されたテスト
項目に応じた処理が行われる。

「実施例」 第１図はこの発明によるIC試験装置の実施例を示し、
第２図と対応する部分には同一符号を付けてある。この
発明においては信号発生部11のパターンメモリ21は第１
サブメモリ22と第１メインメモリ23とより構成される。
第１サブメモリ22には各テスト項目に応じて第１メイン
メモリ23を読出すべきアドレスが記憶されている。すな
わちテスト項目０番（Tag＃０）に対し開始番地a,終了
番地ｂがテスト項目１番（Tag＃１）に対し、開始番地
c,終了番地ｄがそれぞれ記憶されている。第１メインメ
モリにはテスト波形が記憶され、その番地ａ〜ｂにはテ
スト項目０番と対応したテスト波形が、番地ｃ〜ｄには
テスト項目１番と対応したテスト波形がそれぞれ記憶さ
れている。

測定部メモリ24は第２サブメモリ25と、第２メインメ
モリ26と、デュアルポートのデータメモリ27とから構成
される。第２サブメモリ25はテスト項目に応じて第２メ
インメモリ26を読出すべき領域が記憶されてあり、第２
メインメモリ26のａ〜ｂ番地にはテスト項目０番に対す
るデータ取込み条件が、ｃ〜ｄ番地にはテスト項目１番
に対するデータ取込み条件がそれぞれ記憶されている。
データ取込み条件はサンプリング周期、トリガタイミン
グ、データメモリ27への取込み領域の指定などである。
テスト項目に応じて読出された第２メインメモリ26の内
容に応じてデータメモリ27に対して測定データを取込む
べき領域が指定され、その領域の始めにはテスト項目を
示す番号も記憶される。

データ処理部14のデータ処理メモリ31は第３サブメモ
リ32と第３メインメモリ33とよりなり、第３サブメモリ
32には各テスト項目に応じて第３メインメモリ33を読出
すべき領域が指定され、第３メインメモリのａ〜ｂ番地
にはテスト項目０番に対するデータ処理方法が記憶さ
れ、ｃ〜ｄ番地にはテスト項目１番に対するデータ処理
方法が記憶されている。

制御部15はテストに先立ち、信号発生部11における第
１サブメモリ22の各テスト項目に対する第１メインメモ
リ23の読出すべき領域の設定を行い、つまり各テスト項
目に対しどのような波形を発生すべきかの設定を行い、
同様に測定部13における第２サブメモリ25の各テスト項
目に対する第２メインメモリ26の読出すべき領域の設定
を行い、かつデータ処理部14における第３サブメモリ32
の各テスト項目に対する第３メインメモリ33の読出すべ
き領域の設定を行う。つまり制御部15は各テスト項目に
ついてどのようなテストを行うかを先ず設定する。

テストが開始されると、そのテストに応じて制御部15
はテスト項目を信号発生部11及び測定部13へ指示する。
信号発生部11は指示されたテスト項目で第１サブメモリ
22を読出し、その読出した開始番地から終了番地まで第
１メインメモリ23を読出してテスト波形を発生する。こ
のテスト波形は被試験IC素子12へ印加され、IC素子12の
出力は測定部13に取込まれる。この時の取込み条件は制
御部15からテスト項目が指示されて決まる。すなわちテ
スト項目が指示されると、そのテスト項目により第２サ
ブメモリ25が読出され、その読出された開始番地から終
了番地まで第２メインメモリ26が読出される。その読出
された内容によりデータの取込み条件が決定され、かつ
データメモリ27に対する取込み領域も決められる。その
領域に対して測定データが取込まれるが、その際にテス
ト項目（番号）が最初に記憶される。

データメモリ27の記憶内容はデータ処理部14に転送さ
れてデータ処理されるが、その転送データの始めにテス
ト項目があり、このテスト項目により第３サブメモリ32
が読出され、第３サブメモリ32から読出された開始番地
から終了番地まで第３メインメモリ33が読出され、この
読出された内容に従って転送された測定データが処理さ
れる。

「発明の効果」 以上述べたようにこの発明においては制御部15は信号
発生部11、測定部13に対してテスト項目の指示を行えば
よく、制御部15の負担が従来のものよりも著しく軽くな
る。測定部13のデータメモリ27はデュアルポートメモリ
であるから、データメモリ27に対し測定データを取込み
ながら、データメモリ27のデータをデータ処理部14へ転
送することができる。またその転送されるデータにはテ
スト項目が付けられているから、現在データメモリ27に
取込んでいるデータに対するテスト項目と、既に取込み
データ処理を行う前の測定データに対するテスト項目と
が異なっていても同時処理が円滑に行われる。

【図面の簡単な説明】

第１図はこの発明によるIC試験装置の一例を示すブロッ
ク図、第２図は従来のIC試験装置を示すブロック図であ
る。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】信号発生部のパターンメモリから読み出し
   たテスト波形を被試験IC素子へ供給し、被試験IC素子の
   出力を測定部の測定部メモリに取込み、その取込んだデ
   ータをデータ処理部で処理するIC試験装置において、 上記パターンメモリはテスト項目を示す第１サブメモリ
   と、その第１サブメモリの示す内容によって読出され、
   テスト波形が格納された第１メインメモリとからなり、 上記測定部メモリはテスト項目を示す第２サブメモリ
   と、その第２サブメモリの示す内容によって読出され、
   データの取込み条件が格納された第２メインメモリと、
   テスト項目及びデータが格納されるデュアルポートのデ
   ータメモリとよりなり、 上記データ処理部のデータ処理メモリはテスト項目を示
   す第３サブメモリと、その第３サブメモリの示す内容に
   よって読出され、データ処理方法が格納されている第３
   メインメモリとよりなることを特徴とするIC試験装置。