JPH1090315A - 波形記録計のａ／ｄ変換制御装置 - Google Patents
波形記録計のａ／ｄ変換制御装置Info
- Publication number
- JPH1090315A JPH1090315A JP26793696A JP26793696A JPH1090315A JP H1090315 A JPH1090315 A JP H1090315A JP 26793696 A JP26793696 A JP 26793696A JP 26793696 A JP26793696 A JP 26793696A JP H1090315 A JPH1090315 A JP H1090315A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- converter
- external
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 被測定信号の周波数などに自動的に追従させ
てＡ／Ｄ変換器のサンプリング速度を可変して、そのデ
ータ記録を行なうことができるようにする。 【解決手段】 内部サンプリング信号生成回路１１の他
に、それとは異なる別の外部系統からＡ／Ｄ変換器にサ
ンプリングクロックを与える外部サンプリング入力手段
２０を有し、この外部サンプリング入力手段２０は、外
部からのサンプリング指令信号（外部クロック）を内部
クロックに同期して検出する信号検出回路２２と、その
検出出力に基づいてＡ／Ｄ変換器に対するサンプリング
クロックを発生する外部サンプリング信号生成回路２４
と、外部サンプリング信号もしくは内部サンプリング信
号のいずれか一方を選択するセレクタ２５と、信号検出
回路２２にて外部クロックが検出されてからの所定時
間、その信号検出動作をオフとする周波数制限回路２３
とを備えている。
てＡ／Ｄ変換器のサンプリング速度を可変して、そのデ
ータ記録を行なうことができるようにする。 【解決手段】 内部サンプリング信号生成回路１１の他
に、それとは異なる別の外部系統からＡ／Ｄ変換器にサ
ンプリングクロックを与える外部サンプリング入力手段
２０を有し、この外部サンプリング入力手段２０は、外
部からのサンプリング指令信号（外部クロック）を内部
クロックに同期して検出する信号検出回路２２と、その
検出出力に基づいてＡ／Ｄ変換器に対するサンプリング
クロックを発生する外部サンプリング信号生成回路２４
と、外部サンプリング信号もしくは内部サンプリング信
号のいずれか一方を選択するセレクタ２５と、信号検出
回路２２にて外部クロックが検出されてからの所定時
間、その信号検出動作をオフとする周波数制限回路２３
とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は波形記録計のＡ／Ｄ
変換制御装置に関し、さらに詳しく言えば、Ａ／Ｄ変換
器のサンプリング速度を例えば被測定信号の周波数など
に応じて同期させてそのデータ記録が行なえるようにし
た波形記録計のＡ／Ｄ変換制御装置に関するものであ
る。
変換制御装置に関し、さらに詳しく言えば、Ａ／Ｄ変換
器のサンプリング速度を例えば被測定信号の周波数など
に応じて同期させてそのデータ記録が行なえるようにし
た波形記録計のＡ／Ｄ変換制御装置に関するものであ
る。
【０００２】
【従来の技術】波形記録計、とりわけメモリレコーダに
おいては、被測定アナログ信号をＡ／Ｄ変換器にてディ
ジタルデータに変換した上でメモリに記憶し、保存する
ようにしている。
おいては、被測定アナログ信号をＡ／Ｄ変換器にてディ
ジタルデータに変換した上でメモリに記憶し、保存する
ようにしている。
【０００３】この場合、Ａ／Ｄ変換器のサンプリング速
度（周期）は所定の周波数範囲（低速サンプリング〜高
速サンプリング）内で選択可能となっており、ユーザー
は例えば被測定信号の周波数などに応じてＡ／Ｄ変換器
のサンプリング速度をあらかじめ設定することができ
る。
度（周期）は所定の周波数範囲（低速サンプリング〜高
速サンプリング）内で選択可能となっており、ユーザー
は例えば被測定信号の周波数などに応じてＡ／Ｄ変換器
のサンプリング速度をあらかじめ設定することができ
る。
【０００４】
【発明が解決しようとする課題】これによれば、変動が
激しい突発的な現象を観測する際には高速サンプリング
とし、変動が緩やかな現象の場合などには低速サンプリ
ングとすることができるが、いずれにしてもユーザーが
そのサンプリング速度をあらかじめ設定する方式である
ため、例えばエンジンの回転数などのように被測定信号
が大きく変化するような場合には、その回転周期に追従
させてサンプリング速度を変更することができない。
激しい突発的な現象を観測する際には高速サンプリング
とし、変動が緩やかな現象の場合などには低速サンプリ
ングとすることができるが、いずれにしてもユーザーが
そのサンプリング速度をあらかじめ設定する方式である
ため、例えばエンジンの回転数などのように被測定信号
が大きく変化するような場合には、その回転周期に追従
させてサンプリング速度を変更することができない。
【０００５】本発明は、このような従来の問題を解決す
るためになされたもので、その目的は、被測定信号の周
波数などに自動的に追従させてＡ／Ｄ変換器のサンプリ
ング速度を可変して、そのデータ記録を行なうことがで
きるようにした波形記録計のＡ／Ｄ変換制御装置を提供
することにある。
るためになされたもので、その目的は、被測定信号の周
波数などに自動的に追従させてＡ／Ｄ変換器のサンプリ
ング速度を可変して、そのデータ記録を行なうことがで
きるようにした波形記録計のＡ／Ｄ変換制御装置を提供
することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力部において被測定アナログ信号をデ
ィジタル信号に変換するＡ／Ｄ変換器と、ＣＰＵ（中央
演算処理ユニット）からの制御データに基づいて上記Ａ
／Ｄ変換器に対してサンプリングクロックを与える内部
サンプリング信号生成回路と、上記Ａ／Ｄ変換器にてＡ
／Ｄ変換されたデータを記憶するメモリとを備えた波形
記録計において、上記ＣＰＵとは異なる別の外部系統か
ら上記Ａ／Ｄ変換器にサンプリングクロックを与える外
部サンプリング入力手段を有し、同外部サンプリング入
力手段は、外部からのサンプリング指令信号を検出する
信号検出回路と、同信号検出回路の出力に基づいて上記
Ａ／Ｄ変換器に対するサンプリングクロックを発生する
外部サンプリング信号生成回路と、同外部サンプリング
信号生成回路もしくは上記内部サンプリング信号生成回
路のいずれか一方を上記Ａ／Ｄ変換器に接続するセレク
タと、上記信号検出回路にて上記サンプリング指令信号
が検出されてからの所定時間、同信号検出回路による信
号検出動作をオフとする周波数制限回路とを備えている
ことを特徴としている。
め、本発明は、入力部において被測定アナログ信号をデ
ィジタル信号に変換するＡ／Ｄ変換器と、ＣＰＵ（中央
演算処理ユニット）からの制御データに基づいて上記Ａ
／Ｄ変換器に対してサンプリングクロックを与える内部
サンプリング信号生成回路と、上記Ａ／Ｄ変換器にてＡ
／Ｄ変換されたデータを記憶するメモリとを備えた波形
記録計において、上記ＣＰＵとは異なる別の外部系統か
ら上記Ａ／Ｄ変換器にサンプリングクロックを与える外
部サンプリング入力手段を有し、同外部サンプリング入
力手段は、外部からのサンプリング指令信号を検出する
信号検出回路と、同信号検出回路の出力に基づいて上記
Ａ／Ｄ変換器に対するサンプリングクロックを発生する
外部サンプリング信号生成回路と、同外部サンプリング
信号生成回路もしくは上記内部サンプリング信号生成回
路のいずれか一方を上記Ａ／Ｄ変換器に接続するセレク
タと、上記信号検出回路にて上記サンプリング指令信号
が検出されてからの所定時間、同信号検出回路による信
号検出動作をオフとする周波数制限回路とを備えている
ことを特徴としている。
【０００７】これによれば、セレクタを外部サンプリン
グ入力手段側に切り替えた状態で、信号検出回路に例え
ばエンジンの回転周波数信号を外部サンプリング指令信
号（外部クロック）として入力することにより、外部サ
ンプリング信号生成回路からその外部クロックに同期し
たタイミングでＡ／Ｄ変換器にサンプリングクロックが
与えられる。
グ入力手段側に切り替えた状態で、信号検出回路に例え
ばエンジンの回転周波数信号を外部サンプリング指令信
号（外部クロック）として入力することにより、外部サ
ンプリング信号生成回路からその外部クロックに同期し
たタイミングでＡ／Ｄ変換器にサンプリングクロックが
与えられる。
【０００８】この場合、上記信号検出回路は、上記サン
プリング指令信号を記録計本体内の内部クロックに同期
して検出することが好ましく、これによれば記録計本体
内においてＡ／Ｄ変換までのずれを最小限に抑えること
ができる。
プリング指令信号を記録計本体内の内部クロックに同期
して検出することが好ましく、これによれば記録計本体
内においてＡ／Ｄ変換までのずれを最小限に抑えること
ができる。
【０００９】また、上記周波数制限回路による上記信号
検出回路の信号検出動作オフ時間（上記所定時間）は、
上記Ａ／Ｄ変換器の最大許容周波数によって決められ、
これによればＡ／Ｄ変換器に対してそのＡ／Ｄ変換中に
重複して外部サンプリングクロックが与えられることが
防止される。
検出回路の信号検出動作オフ時間（上記所定時間）は、
上記Ａ／Ｄ変換器の最大許容周波数によって決められ、
これによればＡ／Ｄ変換器に対してそのＡ／Ｄ変換中に
重複して外部サンプリングクロックが与えられることが
防止される。
【００１０】
【発明の実施の形態】次に、本発明の技術的思想をより
よく理解する上で、図１および図２を参照しながら、そ
の実施の形態について説明する。
よく理解する上で、図１および図２を参照しながら、そ
の実施の形態について説明する。
【００１１】図１に示されているように、この波形記録
計はその本体内に搭載されている図示しないＣＰＵから
の指示データに基づいて同じく図示しないＡ／Ｄ変換器
に対して所定のサンプリング速度（周期）でサンプリン
グクロックを供給する内部サンプリング信号生成回路１
１とは別に、Ａ／Ｄ変換器に対して別の外部系統よりサ
ンプリングクロックを与える外部サンプリング入力手段
２０を備えている。
計はその本体内に搭載されている図示しないＣＰＵから
の指示データに基づいて同じく図示しないＡ／Ｄ変換器
に対して所定のサンプリング速度（周期）でサンプリン
グクロックを供給する内部サンプリング信号生成回路１
１とは別に、Ａ／Ｄ変換器に対して別の外部系統よりサ
ンプリングクロックを与える外部サンプリング入力手段
２０を備えている。
【００１２】すなわち、この外部サンプリング入力手段
２０は、測定対象を例えばエンジンの回転数とする場
合、その測定対象から外部サンプリング指令信号として
供給される回転周波数信号（外部クロック）に含まれて
いるノイズを除去するフィルタ回路２１と、同フィルタ
回路２１にてノイズを除去された外部クロックを検出す
る信号検出回路２２と、外部クロック検出時点からの所
定時間、同信号検出回路２２の検出動作をオフとする周
波数制限回路２３と、信号検出回路２２の出力に基づい
てＡ／Ｄ変換器に対するサンプリングクロックを発生す
る外部サンプリング信号生成回路２４と、同外部サンプ
リング信号生成回路２４もしくは内部サンプリング信号
生成回路１１のいずれか一方をＡ／Ｄ変換器に接続する
セレクタ２５とを備えている。
２０は、測定対象を例えばエンジンの回転数とする場
合、その測定対象から外部サンプリング指令信号として
供給される回転周波数信号（外部クロック）に含まれて
いるノイズを除去するフィルタ回路２１と、同フィルタ
回路２１にてノイズを除去された外部クロックを検出す
る信号検出回路２２と、外部クロック検出時点からの所
定時間、同信号検出回路２２の検出動作をオフとする周
波数制限回路２３と、信号検出回路２２の出力に基づい
てＡ／Ｄ変換器に対するサンプリングクロックを発生す
る外部サンプリング信号生成回路２４と、同外部サンプ
リング信号生成回路２４もしくは内部サンプリング信号
生成回路１１のいずれか一方をＡ／Ｄ変換器に接続する
セレクタ２５とを備えている。
【００１３】次に、図２のタイミングチャートを参照し
て、この外部サンプリング入力手段２０の動作を説明す
る。外部サンプリング入力手段２０からＡ／Ｄ変換器に
対してサンプリングクロックを与える場合、まず、セレ
クタ２５が外部サンプリング信号生成回路２４側に切り
替えられる。
て、この外部サンプリング入力手段２０の動作を説明す
る。外部サンプリング入力手段２０からＡ／Ｄ変換器に
対してサンプリングクロックを与える場合、まず、セレ
クタ２５が外部サンプリング信号生成回路２４側に切り
替えられる。
【００１４】そして、外部クロックとして上記のように
測定対象のエンジンから発生される回転周波数信号（図
２（ｂ）参照）がフィルタ回路２１を介して信号検出回
路２２に入力されると、信号検出回路２２においては、
その外部クロックを記録計本体の最高周波数である内部
クロック（図２（ａ）参照）に同期して検出し、その検
出信号を外部サンプリング信号生成回路２４に出力す
る。
測定対象のエンジンから発生される回転周波数信号（図
２（ｂ）参照）がフィルタ回路２１を介して信号検出回
路２２に入力されると、信号検出回路２２においては、
その外部クロックを記録計本体の最高周波数である内部
クロック（図２（ａ）参照）に同期して検出し、その検
出信号を外部サンプリング信号生成回路２４に出力す
る。
【００１５】これにより、外部サンプリング信号生成回
路２４からセレクタ２５を介して記録計本体内の図示し
ないＡ／Ｄ変換器にサンプリングクロック（図２（ｄ）
参照）が与えられ、被測定アナログ信号のＡ／Ｄ変換が
行なわれるとともに、そのデータが図示しないメモリに
格納される。
路２４からセレクタ２５を介して記録計本体内の図示し
ないＡ／Ｄ変換器にサンプリングクロック（図２（ｄ）
参照）が与えられ、被測定アナログ信号のＡ／Ｄ変換が
行なわれるとともに、そのデータが図示しないメモリに
格納される。
【００１６】このようにして、外部サンプリング信号生
成回路２４から外部クロックに同期したサンプリング速
度でサンプリングクロックが出力されるが、そのサンプ
リングクロック自体は内部サンプリング信号生成回路１
１から出力されるサンプリングクロックと同一である。
成回路２４から外部クロックに同期したサンプリング速
度でサンプリングクロックが出力されるが、そのサンプ
リングクロック自体は内部サンプリング信号生成回路１
１から出力されるサンプリングクロックと同一である。
【００１７】また、信号検出回路２２にて外部クロック
を内部クロック（最高周波数）に同期して検出している
ため、外部サンプリングクロックにてＡ／Ｄ変換された
データのメモリへの取り込み時などにおける他の回路動
作とのタイミングずれを防止することができる。
を内部クロック（最高周波数）に同期して検出している
ため、外部サンプリングクロックにてＡ／Ｄ変換された
データのメモリへの取り込み時などにおける他の回路動
作とのタイミングずれを防止することができる。
【００１８】周波数制限回路２３は実質的にゲート回路
であり、図２（ｃ）に示されているように、信号検出回
路２２にて外部クロックが検出された時点で立上がり、
以後の所定時間、信号検出回路２２の検出動作をオフと
する。この実施例において、この所定時間はＡ／Ｄ変換
器の最大許容周波数に相当し、したがって、この時間内
に図２（ｂ）に示されているように、第２発目の外部ク
ロックが到来したとしても、その外部クロックはキャン
セルされることになる。
であり、図２（ｃ）に示されているように、信号検出回
路２２にて外部クロックが検出された時点で立上がり、
以後の所定時間、信号検出回路２２の検出動作をオフと
する。この実施例において、この所定時間はＡ／Ｄ変換
器の最大許容周波数に相当し、したがって、この時間内
に図２（ｂ）に示されているように、第２発目の外部ク
ロックが到来したとしても、その外部クロックはキャン
セルされることになる。
【００１９】上記実施例では、外部サンプリング指令信
号（外部クロック）をエンジンの回転周波数としている
が、本発明はこれに限定されるものではなく、外部サン
プリング指令信号は他の被測定信号であってもよい。
号（外部クロック）をエンジンの回転周波数としている
が、本発明はこれに限定されるものではなく、外部サン
プリング指令信号は他の被測定信号であってもよい。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
内部サンプリング信号生成回路の他に、それとは異なる
別の外部系統からＡ／Ｄ変換器にサンプリングクロック
を与える外部サンプリング入力手段を備えているため、
Ａ／Ｄ変換器のサンプリング速度（周期）を被測定信号
の周波数などに追従して自動的に変更して、そのサンプ
リングデータをメモリなどに保存することができる。
内部サンプリング信号生成回路の他に、それとは異なる
別の外部系統からＡ／Ｄ変換器にサンプリングクロック
を与える外部サンプリング入力手段を備えているため、
Ａ／Ｄ変換器のサンプリング速度（周期）を被測定信号
の周波数などに追従して自動的に変更して、そのサンプ
リングデータをメモリなどに保存することができる。
【００２１】したがって、特にエンジンの回転数などの
ように変動幅の大きな被測定信号を測定する場合、その
被測定信号の周波数に応じた分解能でデータを記録する
ことが可能となり、データを解析する上できわめて便利
であり、また、メモリの記憶容量を有効に活用すること
ができる。
ように変動幅の大きな被測定信号を測定する場合、その
被測定信号の周波数に応じた分解能でデータを記録する
ことが可能となり、データを解析する上できわめて便利
であり、また、メモリの記憶容量を有効に活用すること
ができる。
【図１】本発明の一実施例を示したブロック線図。
【図２】上記実施例の動作説明用タイミングチャート。
１１ 内部サンプリングクロック生成回路 ２０ 外部サンプリング入力手段 ２１ フィルタ回路 ２２ 信号検出回路 ２３ 周波数制限回路 ２４ 外部サンプリングクロック生成回路 ２５ セレクタ
Claims (3)
- 【請求項１】 入力部において被測定アナログ信号をデ
ィジタル信号に変換するＡ／Ｄ変換器と、ＣＰＵ（中央
演算処理ユニット）からの制御データに基づいて上記Ａ
／Ｄ変換器に対してサンプリングクロックを与える内部
サンプリング信号生成回路と、上記Ａ／Ｄ変換器にてＡ
／Ｄ変換されたデータを記憶するメモリとを備えた波形
記録計において、上記ＣＰＵとは異なる別の外部系統か
ら上記Ａ／Ｄ変換器にサンプリングクロックを与える外
部サンプリング入力手段を有し、同外部サンプリング入
力手段は、外部からのサンプリング指令信号を検出する
信号検出回路と、同信号検出回路の出力に基づいて上記
Ａ／Ｄ変換器に対するサンプリングクロックを発生する
外部サンプリング信号生成回路と、同外部サンプリング
信号生成回路もしくは上記内部サンプリング信号生成回
路のいずれか一方を上記Ａ／Ｄ変換器に接続するセレク
タと、上記信号検出回路にて上記サンプリング指令信号
が検出されてからの所定時間、同信号検出回路による信
号検出動作をオフとする周波数制限回路とを備えている
ことを特徴とする波形記録計のＡ／Ｄ変換制御装置。 - 【請求項２】 上記信号検出回路は、上記サンプリング
指令信号を記録計本体内の内部クロックに同期して検出
することを特徴とする請求項１に記載の波形記録計のＡ
／Ｄ変換制御装置。 - 【請求項３】 上記周波数制限回路による上記信号検出
回路の信号検出動作オフ時間（上記所定時間）は、上記
Ａ／Ｄ変換器の最大許容周波数によって決められること
を特徴とする請求項１に記載の波形記録計のＡ／Ｄ変換
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26793696A JP3604837B2 (ja) | 1996-09-18 | 1996-09-18 | 波形記録計のａ／ｄ変換制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26793696A JP3604837B2 (ja) | 1996-09-18 | 1996-09-18 | 波形記録計のａ／ｄ変換制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090315A true JPH1090315A (ja) | 1998-04-10 |
| JP3604837B2 JP3604837B2 (ja) | 2004-12-22 |
Family
ID=17451669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26793696A Expired - Lifetime JP3604837B2 (ja) | 1996-09-18 | 1996-09-18 | 波形記録計のａ／ｄ変換制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604837B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016509449A (ja) * | 2013-03-08 | 2016-03-24 | アナカトゥム デザイン アーベー | 効率的なタイムインターリーブ型アナログ／デジタル変換器 |
| JP2018155625A (ja) * | 2017-03-17 | 2018-10-04 | 矢崎総業株式会社 | 車両用電流センサ |
-
1996
- 1996-09-18 JP JP26793696A patent/JP3604837B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016509449A (ja) * | 2013-03-08 | 2016-03-24 | アナカトゥム デザイン アーベー | 効率的なタイムインターリーブ型アナログ／デジタル変換器 |
| JP2018155625A (ja) * | 2017-03-17 | 2018-10-04 | 矢崎総業株式会社 | 車両用電流センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3604837B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1842716B (zh) | 测试装置及测试方法 | |
| KR950034204A (ko) | 샘플링 주파수 변환 장치 및 메모리 어드레스 제어 장치 | |
| US3803363A (en) | Apparatus for the modification of the time duration of waveforms | |
| JPH1090315A (ja) | 波形記録計のａ／ｄ変換制御装置 | |
| JPH0123799B2 (ja) | ||
| US20030171933A1 (en) | Method and device for recording in cyclic loops several sound sequences | |
| JPS61133867A (ja) | 信号波形レコーダ | |
| JPH0652497B2 (ja) | 信号記憶方法 | |
| JP2000284002A (ja) | ピーク検出装置、および、ピーク検出方法 | |
| JP3552774B2 (ja) | メモリ試験装置及びメモリ試験装置用アダプタ及びメモリ試験方法 | |
| JPH067648Y2 (ja) | 画像処理装置 | |
| JP3133157B2 (ja) | 回路テストシステム | |
| JPH09210732A (ja) | 測定器の記録装置 | |
| JPH06111030A (ja) | 計測データ収録装置 | |
| JPH07128372A (ja) | 信号測定方法 | |
| JPH07253996A (ja) | データ収集装置 | |
| JPH088465Y2 (ja) | 波形発生装置 | |
| JP3287451B2 (ja) | 波形観測装置 | |
| JP3472668B2 (ja) | トーン信号検出回路 | |
| SU1677648A1 (ru) | Устройство дл цифровой регистрации формы периодических сигналов | |
| JPH05308224A (ja) | 周波数変調信号発生方法および周波数変調信号発生装置 | |
| JP2000111582A (ja) | 波形記録装置 | |
| JPH03269371A (ja) | 波形記憶装置 | |
| EP0449190A1 (fr) | Programmateur produisant des signaux de sortie binaires en réponse à un signal de rythme | |
| JPS6128818A (ja) | 信号の記録装置及び記録・発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |