JPH07253996A - データ収集装置 - Google Patents
データ収集装置Info
- Publication number
- JPH07253996A JPH07253996A JP6043499A JP4349994A JPH07253996A JP H07253996 A JPH07253996 A JP H07253996A JP 6043499 A JP6043499 A JP 6043499A JP 4349994 A JP4349994 A JP 4349994A JP H07253996 A JPH07253996 A JP H07253996A
- Authority
- JP
- Japan
- Prior art keywords
- block
- scanner
- main cpu
- analog input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】 （修正有）
【目的】１台の装置でメインＣＰＵのスキャン周期によ
る周波数帯域の制限を受けることなく比較的高速成分を
有する信号をも測定できるデータ収集装置を実現するこ
とにある。 【構成】複数チャンネルのアナログ入力信号をスキャナ
を介して選択的にＡ／Ｄ変換器に取り込みデジタル信号
に変換する少なくとも１つのスキャナブロック１と、特
定のアナログ入力信号を連続的にデジタル信号に変換す
る少なくとも１つのＡ／Ｄ変換ブロック１０とを具備
し、これらスキャナブロック１およびＡ／Ｄ変換ブロッ
ク１０から周期的に測定データを取り込むように構成さ
れたことを特徴とするもの。
る周波数帯域の制限を受けることなく比較的高速成分を
有する信号をも測定できるデータ収集装置を実現するこ
とにある。 【構成】複数チャンネルのアナログ入力信号をスキャナ
を介して選択的にＡ／Ｄ変換器に取り込みデジタル信号
に変換する少なくとも１つのスキャナブロック１と、特
定のアナログ入力信号を連続的にデジタル信号に変換す
る少なくとも１つのＡ／Ｄ変換ブロック１０とを具備
し、これらスキャナブロック１およびＡ／Ｄ変換ブロッ
ク１０から周期的に測定データを取り込むように構成さ
れたことを特徴とするもの。
Description
【０００１】
【産業上の利用分野】本発明はデータ収集装置に関し、
詳しくは、直流的な多点の測定データとともに比較的高
速の波形に関する測定データをも取り込めるようにした
装置の改良に関するものである。
詳しくは、直流的な多点の測定データとともに比較的高
速の波形に関する測定データをも取り込めるようにした
装置の改良に関するものである。
【０００２】
【従来の技術】図３は従来のデータ収集装置の一例を示
すブロック図であり、１ブロック当たり１０チャンネル
のアナログ入力信号をスキャンしながら選択的にＡ／Ｄ
変換器に入力してデジタル信号に変換する６系統の同一
構成のスキャンブロックがバスを介してメインＣＰＵに
接続されている例を示している。
すブロック図であり、１ブロック当たり１０チャンネル
のアナログ入力信号をスキャンしながら選択的にＡ／Ｄ
変換器に入力してデジタル信号に変換する６系統の同一
構成のスキャンブロックがバスを介してメインＣＰＵに
接続されている例を示している。
【０００３】図において、１はスキャナブロックであ
り、１０チャンネルのアナログ入力信号が入力されるス
キャナ２と、スキャナ２から選択的に出力されるアナロ
グ入力信号をデジタル信号に変換するＡ／Ｄ変換器３が
設けられている。４はメインＣＰＵであり、同一構成の
６系統のスキャナブロック１がバス５を介して接続され
ている。
り、１０チャンネルのアナログ入力信号が入力されるス
キャナ２と、スキャナ２から選択的に出力されるアナロ
グ入力信号をデジタル信号に変換するＡ／Ｄ変換器３が
設けられている。４はメインＣＰＵであり、同一構成の
６系統のスキャナブロック１がバス５を介して接続され
ている。
【０００４】このような構成において、各スキャナブロ
ック＃１〜＃６はメインＣＰＵ４の制御信号に従って同
時に起動され、各スキャナブロック＃１〜＃６のスキャ
ナ２が同時に切り換えられた後に各Ａ／Ｄ変換器３はそ
れぞれのスキャナ２から出力されるアナログ入力信号を
デジタル信号に変換し、メインＣＰＵ４は各スキャナブ
ロック＃１〜＃６のＡ／Ｄ変換器３の出力データを順次
取り込む。
ック＃１〜＃６はメインＣＰＵ４の制御信号に従って同
時に起動され、各スキャナブロック＃１〜＃６のスキャ
ナ２が同時に切り換えられた後に各Ａ／Ｄ変換器３はそ
れぞれのスキャナ２から出力されるアナログ入力信号を
デジタル信号に変換し、メインＣＰＵ４は各スキャナブ
ロック＃１〜＃６のＡ／Ｄ変換器３の出力データを順次
取り込む。
【０００５】図４は図３の動作を説明するタイミングチ
ャートである。（Ａ）は第１のスキャナブロック＃１の
動作の遷移状態を示し、（Ｂ）は第２のスキャナブロッ
ク＃２の動作の遷移状態を示し、（Ｃ）は第６のスキャ
ナブロック＃６の動作の遷移状態を示している。（Ｄ）
はメインＣＰＵ４から各スキャナブロック＃１〜＃６に
共通に加えられる制御信号出力のタイミングを示し、
（Ｅ）は各スキャナブロック＃１〜＃６の出力データを
メインＣＰＵ４に取り込むタイミングを示している。
（Ｆ）は（Ｅ）の要部の拡大図である。
ャートである。（Ａ）は第１のスキャナブロック＃１の
動作の遷移状態を示し、（Ｂ）は第２のスキャナブロッ
ク＃２の動作の遷移状態を示し、（Ｃ）は第６のスキャ
ナブロック＃６の動作の遷移状態を示している。（Ｄ）
はメインＣＰＵ４から各スキャナブロック＃１〜＃６に
共通に加えられる制御信号出力のタイミングを示し、
（Ｅ）は各スキャナブロック＃１〜＃６の出力データを
メインＣＰＵ４に取り込むタイミングを示している。
（Ｆ）は（Ｅ）の要部の拡大図である。
【０００６】時刻ｔ1でメインＣＰＵ４から各スキャナ
ブロック＃１〜＃６にそれぞれの１番目のチャンネル
（ＣＨ１，ＣＨ１１，…，ＣＨ５１）を指定する制御信
号が加えられることにより、各スキャナブロック１のス
キャナ２はそれぞれの１番目のチャンネル（ＣＨ１，Ｃ
Ｈ１１，…，ＣＨ５１）を選択するように切り換えられ
る。各Ａ／Ｄ変換器３はスキャナ２が切り換えられて安
定するのに十分な時間が経過した時点で起動され、各ス
キャナ２から出力されるアナログ入力信号をデジタル信
号に変換する。そして、メインＣＰＵ４は各スキャナブ
ロック１のＡ／Ｄ変換器３の変換動作が完了するのに十
分な時間が経過した時点で、各Ａ／Ｄ変換器３の出力デ
ータを順次取り込む。メインＣＰＵ４から各スキャナブ
ロック＃１〜＃６に制御信号を加えて測定チャンネルを
切り換えるスキャン周期は例えば８０ｍｓ程度に設定さ
れていて、Ａ／Ｄ変換器３としては例えば積分形のよう
な比較的低速度のものが用いられる。各スキャナブロッ
ク＃１〜＃６のＡ／Ｄ変換器３の出力データのメインＣ
ＰＵ４への取り込みは、（Ｆ）に示すようにＡ／Ｄ変換
器３の変換動作の所要時間に比べてきわめて短時間（数
ｎｓ〜数μｓ）の間に順次行われる。
ブロック＃１〜＃６にそれぞれの１番目のチャンネル
（ＣＨ１，ＣＨ１１，…，ＣＨ５１）を指定する制御信
号が加えられることにより、各スキャナブロック１のス
キャナ２はそれぞれの１番目のチャンネル（ＣＨ１，Ｃ
Ｈ１１，…，ＣＨ５１）を選択するように切り換えられ
る。各Ａ／Ｄ変換器３はスキャナ２が切り換えられて安
定するのに十分な時間が経過した時点で起動され、各ス
キャナ２から出力されるアナログ入力信号をデジタル信
号に変換する。そして、メインＣＰＵ４は各スキャナブ
ロック１のＡ／Ｄ変換器３の変換動作が完了するのに十
分な時間が経過した時点で、各Ａ／Ｄ変換器３の出力デ
ータを順次取り込む。メインＣＰＵ４から各スキャナブ
ロック＃１〜＃６に制御信号を加えて測定チャンネルを
切り換えるスキャン周期は例えば８０ｍｓ程度に設定さ
れていて、Ａ／Ｄ変換器３としては例えば積分形のよう
な比較的低速度のものが用いられる。各スキャナブロッ
ク＃１〜＃６のＡ／Ｄ変換器３の出力データのメインＣ
ＰＵ４への取り込みは、（Ｆ）に示すようにＡ／Ｄ変換
器３の変換動作の所要時間に比べてきわめて短時間（数
ｎｓ〜数μｓ）の間に順次行われる。
【０００７】このようにして時刻ｔ10でメインＣＰＵ４
から各スキャナブロック＃１〜＃６にそれぞれの１０番
目のチャンネル（ＣＨ１０，ＣＨ２０，…，ＣＨ６０）
を指定する制御信号が加えて各Ａ／Ｄ変換器３の出力デ
ータを順次取り込むことにより、メインＣＰＵ４には６
０チャンネル分の測定データが取り込まれることになっ
て、温度や圧力などの直流的なアナログ入力信号の多点
測定に広く用いられている。
から各スキャナブロック＃１〜＃６にそれぞれの１０番
目のチャンネル（ＣＨ１０，ＣＨ２０，…，ＣＨ６０）
を指定する制御信号が加えて各Ａ／Ｄ変換器３の出力デ
ータを順次取り込むことにより、メインＣＰＵ４には６
０チャンネル分の測定データが取り込まれることになっ
て、温度や圧力などの直流的なアナログ入力信号の多点
測定に広く用いられている。
【０００８】ところで、実際の測定にあたっては、直流
的な信号の測定と同時に回転数や振動の振幅などの比較
的高速成分を有する信号も測定したいことがある。
的な信号の測定と同時に回転数や振動の振幅などの比較
的高速成分を有する信号も測定したいことがある。
【０００９】
【発明が解決しようとする課題】しかし、このような従
来の構成によれば、測定可能な信号の周波数帯域はメイ
ンＣＰＵ４のスキャン周期で制限されることになり、比
較的高速成分を有する信号を測定できないという問題が
ある。すなわち、直流的な信号と比較的高速成分を有す
る信号のように周波数帯域の異なる複数種類のアナログ
入力信号の測定にあたっては、それぞれの測定周波数帯
域に適した複数の測定器を用意しなければならず、測定
結果についても同時性を求めるためには各測定器におけ
る測定時間を照合しなければならないなど、処理にも相
当の工数が必要になる。
来の構成によれば、測定可能な信号の周波数帯域はメイ
ンＣＰＵ４のスキャン周期で制限されることになり、比
較的高速成分を有する信号を測定できないという問題が
ある。すなわち、直流的な信号と比較的高速成分を有す
る信号のように周波数帯域の異なる複数種類のアナログ
入力信号の測定にあたっては、それぞれの測定周波数帯
域に適した複数の測定器を用意しなければならず、測定
結果についても同時性を求めるためには各測定器におけ
る測定時間を照合しなければならないなど、処理にも相
当の工数が必要になる。
【００１０】本発明は、このような従来の問題点を解決
するものであって、その目的は、１台の装置でメインＣ
ＰＵのスキャン周期による周波数帯域の制限を受けるこ
となく比較的高速成分を有する信号をも測定できるデー
タ収集装置を実現することにある。
するものであって、その目的は、１台の装置でメインＣ
ＰＵのスキャン周期による周波数帯域の制限を受けるこ
となく比較的高速成分を有する信号をも測定できるデー
タ収集装置を実現することにある。
【００１１】
【課題を解決するための手段】本発明のデータ収集装置
は、複数チャンネルのアナログ入力信号をスキャナを介
して選択的にＡ／Ｄ変換器に取り込みデジタル信号に変
換する少なくとも１つのスキャナブロックと、特定のア
ナログ入力信号を連続的にデジタル信号に変換する少な
くとも１つのＡ／Ｄ変換ブロックとを具備し、これらス
キャナブロックおよびＡ／Ｄ変換ブロックから周期的に
測定データを取り込むように構成されたことを特徴とす
る。
は、複数チャンネルのアナログ入力信号をスキャナを介
して選択的にＡ／Ｄ変換器に取り込みデジタル信号に変
換する少なくとも１つのスキャナブロックと、特定のア
ナログ入力信号を連続的にデジタル信号に変換する少な
くとも１つのＡ／Ｄ変換ブロックとを具備し、これらス
キャナブロックおよびＡ／Ｄ変換ブロックから周期的に
測定データを取り込むように構成されたことを特徴とす
る。
【００１２】
【作用】メインＣＰＵは、一定の周期でスキャナブロッ
クおよびＡ／Ｄ変換ブロックから出力データを取り込む
ようにスキャナブロックおよびＡ／Ｄ変換ブロックを制
御する。各スキャナブロックは、従来と同様に、メイン
ＣＰＵのスキャン周期に同期したタイミングで選択的に
アナログ入力信号をデジタル信号に変換する。
クおよびＡ／Ｄ変換ブロックから出力データを取り込む
ようにスキャナブロックおよびＡ／Ｄ変換ブロックを制
御する。各スキャナブロックは、従来と同様に、メイン
ＣＰＵのスキャン周期に同期したタイミングで選択的に
アナログ入力信号をデジタル信号に変換する。
【００１３】一方、Ａ／Ｄ変換ブロックは、各スキャナ
ブロックが全チャンネルをスキャンするのに必要な時間
の大半にわたって連続的にアナログ入力信号をデジタル
信号に変換し、それらのデジタル信号をＡ／Ｄ変換ブロ
ック内部のメモリに逐次格納する。そして、これらスキ
ャナブロックの出力データおよびＡ／Ｄ変換ブロックの
内部メモリに格納された出力データは、メインＣＰＵか
ら加えられる制御信号のタイミングに従って順次メイン
ＣＰＵに取り込まれる。
ブロックが全チャンネルをスキャンするのに必要な時間
の大半にわたって連続的にアナログ入力信号をデジタル
信号に変換し、それらのデジタル信号をＡ／Ｄ変換ブロ
ック内部のメモリに逐次格納する。そして、これらスキ
ャナブロックの出力データおよびＡ／Ｄ変換ブロックの
内部メモリに格納された出力データは、メインＣＰＵか
ら加えられる制御信号のタイミングに従って順次メイン
ＣＰＵに取り込まれる。
【００１４】これにより、Ａ／Ｄ変換ブロックはメイン
ＣＰＵのスキャン周期による周波数帯域の制限を受ける
ことなく比較的高速成分を有する信号を測定でき、装置
全体としては従来のようなメインＣＰＵのスキャン周期
による周波数帯域の制限を受けることなく比較的高速成
分を有する信号をも測定できる多点のデータ収集装置を
実現できる。
ＣＰＵのスキャン周期による周波数帯域の制限を受ける
ことなく比較的高速成分を有する信号を測定でき、装置
全体としては従来のようなメインＣＰＵのスキャン周期
による周波数帯域の制限を受けることなく比較的高速成
分を有する信号をも測定できる多点のデータ収集装置を
実現できる。
【００１５】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例を示すブロック図であり、
図３と共通する部分には同一の符号を付けている。図１
と図３の異なる点は、図３の第１のブロック＃１として
スキャナブロックの代わりにＡ／Ｄ変換ブロック１０を
接続していることである。Ａ／Ｄ変換ブロック１０は、
サンプリングクロック周波数が例えば１００ｋＨｚ程度
の比較的高速のＡ／Ｄ変換器１１と、このＡ／Ｄ変換器
１１の出力データを格納するメモリ１２と、このメモリ
１２に格納された出力データに基づいて実効値，最大
値，最小値，平均値，Ｐ−Ｐ値，立ち上がり時間，立ち
下がり時間，周波数，デューティ時間などを演算すると
ともにＡ／Ｄ変換器１１およびメモリ１２の動作を制御
するサブＣＰＵ１３とで構成されている。このように構
成されるＡ／Ｄ変換ブロック１０には、前述のような回
転数や振動の振幅などの比較的高速成分を有する信号を
入力する。なお、他のブロック＃２〜＃６としては図３
と同様にスキャナブロックが接続されているものとす
る。
る。図１は本発明の一実施例を示すブロック図であり、
図３と共通する部分には同一の符号を付けている。図１
と図３の異なる点は、図３の第１のブロック＃１として
スキャナブロックの代わりにＡ／Ｄ変換ブロック１０を
接続していることである。Ａ／Ｄ変換ブロック１０は、
サンプリングクロック周波数が例えば１００ｋＨｚ程度
の比較的高速のＡ／Ｄ変換器１１と、このＡ／Ｄ変換器
１１の出力データを格納するメモリ１２と、このメモリ
１２に格納された出力データに基づいて実効値，最大
値，最小値，平均値，Ｐ−Ｐ値，立ち上がり時間，立ち
下がり時間，周波数，デューティ時間などを演算すると
ともにＡ／Ｄ変換器１１およびメモリ１２の動作を制御
するサブＣＰＵ１３とで構成されている。このように構
成されるＡ／Ｄ変換ブロック１０には、前述のような回
転数や振動の振幅などの比較的高速成分を有する信号を
入力する。なお、他のブロック＃２〜＃６としては図３
と同様にスキャナブロックが接続されているものとす
る。
【００１６】このような構成において、各ブロック＃１
〜＃６はメインＣＰＵ４の制御信号に従って同時に起動
される。起動に応じて、ブロック＃１のＡ／Ｄ変換ブロ
ック１０はＡ／Ｄ変換出力データの収集と収集したデー
タに基づく所定の演算を開始し、各ブロック＃２〜＃６
のスキャナブロックは従来と同様に各スキャナ２の同時
切換およびスキャナ２の出力に対するＡ／Ｄ変換を行
う。そして、メインＣＰＵ４は、Ａ／Ｄ変換ブロック１
０の演算結果と各スキャナブロックのＡ／Ｄ変換器３の
出力データを順次取り込む。
〜＃６はメインＣＰＵ４の制御信号に従って同時に起動
される。起動に応じて、ブロック＃１のＡ／Ｄ変換ブロ
ック１０はＡ／Ｄ変換出力データの収集と収集したデー
タに基づく所定の演算を開始し、各ブロック＃２〜＃６
のスキャナブロックは従来と同様に各スキャナ２の同時
切換およびスキャナ２の出力に対するＡ／Ｄ変換を行
う。そして、メインＣＰＵ４は、Ａ／Ｄ変換ブロック１
０の演算結果と各スキャナブロックのＡ／Ｄ変換器３の
出力データを順次取り込む。
【００１７】図２は図１の動作を説明するタイミングチ
ャートである。（Ａ）は第１のブロック＃１として用い
るＡ／Ｄ変換ブロック１０の動作の遷移状態を示し、
（Ｂ）は第２のブロック＃２として用いるスキャナブロ
ックの動作の遷移状態を示し、（Ｃ）は第６のブロック
＃６として用いるスキャナブロックの動作の遷移状態を
示している。（Ｄ）はメインＣＰＵ４から各ブロック＃
１〜＃６に共通に加えられる制御信号の出力タイミング
を示し、（Ｅ）は各ブロック＃１〜＃６の出力データを
メインＣＰＵ４に取り込むタイミングを示している。
（Ｆ）は（Ｅ）の要部の拡大図である。なお、スキャナ
ブロックの動作は従来と全く同様なので、Ａ／Ｄ変換ブ
ロック１０の動作を重点にして説明する。
ャートである。（Ａ）は第１のブロック＃１として用い
るＡ／Ｄ変換ブロック１０の動作の遷移状態を示し、
（Ｂ）は第２のブロック＃２として用いるスキャナブロ
ックの動作の遷移状態を示し、（Ｃ）は第６のブロック
＃６として用いるスキャナブロックの動作の遷移状態を
示している。（Ｄ）はメインＣＰＵ４から各ブロック＃
１〜＃６に共通に加えられる制御信号の出力タイミング
を示し、（Ｅ）は各ブロック＃１〜＃６の出力データを
メインＣＰＵ４に取り込むタイミングを示している。
（Ｆ）は（Ｅ）の要部の拡大図である。なお、スキャナ
ブロックの動作は従来と全く同様なので、Ａ／Ｄ変換ブ
ロック１０の動作を重点にして説明する。
【００１８】時刻ｔ1でメインＣＰＵ４から各ブロック
＃１〜＃６に起動指示信号としてそれぞれの１番目のチ
ャンネル（ＣＨ１，ＣＨ１１，…，ＣＨ５１）を指定す
る制御信号が加えられる。ブロック＃１のサブＣＰＵ１
３は１番目のチャンネルを指定する制御信号を識別して
Ａ／Ｄ変換器１１を起動し、その出力データを逐次メモ
リ１２に格納する。このＡ／Ｄ出力データの収集期間
は、演算に必要な時間を含めて、各スキャナブロックが
１０チャンネルをスキャンして測定するのに要する時間
（本実施例では１秒）内に収まるように適切に設定す
る。すなわち、サブＣＰＵ１３は、Ａ／Ｄ変換器１１の
起動にあたっては１番目のチャンネルを指定する制御信
号のみを識別して他のチャンネルを指定する制御信号は
無視する。毎回の演算結果は一旦メモリ１２に格納して
おき、次の測定周期におけるＡ／Ｄ出力データの収集動
作と並行して各スキャナブロックのチャンネルを指定す
る制御信号に応答する時間関係（ｔ1〜ｔ10）で、
（Ｅ），（Ｆ）に示すように各スキャナブロックの選択
されたチャンネルの測定データと同様の位置づけで１個
ずつメインＣＰＵ４に取り込まれる。本実施例の場合に
は、各スキャナブロックは１０チャンネルをスキャンす
ることからＡ／Ｄ変換ブロック１０は最大１０個の演算
結果を送出できることになる。具体的には、時刻ｔ1〜
ｔ10に各ブロック＃１〜＃６に加えられる制御信号に応
じて合計６０個の測定データがメインＣＰＵ４に取り込
まれるが、その内訳はＡ／Ｄ変換ブロック１０における
ＣＨ１のアナログ入力信号に関連する演算結果が最大１
０個と、ＣＨ１１〜ＣＨ６０までの５０チャンネルの各
１個ずつの最大５０個の測定データになる。
＃１〜＃６に起動指示信号としてそれぞれの１番目のチ
ャンネル（ＣＨ１，ＣＨ１１，…，ＣＨ５１）を指定す
る制御信号が加えられる。ブロック＃１のサブＣＰＵ１
３は１番目のチャンネルを指定する制御信号を識別して
Ａ／Ｄ変換器１１を起動し、その出力データを逐次メモ
リ１２に格納する。このＡ／Ｄ出力データの収集期間
は、演算に必要な時間を含めて、各スキャナブロックが
１０チャンネルをスキャンして測定するのに要する時間
（本実施例では１秒）内に収まるように適切に設定す
る。すなわち、サブＣＰＵ１３は、Ａ／Ｄ変換器１１の
起動にあたっては１番目のチャンネルを指定する制御信
号のみを識別して他のチャンネルを指定する制御信号は
無視する。毎回の演算結果は一旦メモリ１２に格納して
おき、次の測定周期におけるＡ／Ｄ出力データの収集動
作と並行して各スキャナブロックのチャンネルを指定す
る制御信号に応答する時間関係（ｔ1〜ｔ10）で、
（Ｅ），（Ｆ）に示すように各スキャナブロックの選択
されたチャンネルの測定データと同様の位置づけで１個
ずつメインＣＰＵ４に取り込まれる。本実施例の場合に
は、各スキャナブロックは１０チャンネルをスキャンす
ることからＡ／Ｄ変換ブロック１０は最大１０個の演算
結果を送出できることになる。具体的には、時刻ｔ1〜
ｔ10に各ブロック＃１〜＃６に加えられる制御信号に応
じて合計６０個の測定データがメインＣＰＵ４に取り込
まれるが、その内訳はＡ／Ｄ変換ブロック１０における
ＣＨ１のアナログ入力信号に関連する演算結果が最大１
０個と、ＣＨ１１〜ＣＨ６０までの５０チャンネルの各
１個ずつの最大５０個の測定データになる。
【００１９】このように構成することにより、メインＣ
ＰＵは各ブロックがＡ／Ｄ変換ブロックであるかスキャ
ナブロックであるかを識別する必要はなく、従来と同様
な温度や圧力などの直流的なアナログ入力信号の多点測
定とほぼ同時に回転数や振動の振幅などの比較的高速成
分を有するアナログ入力信号についても測定が可能にな
る。そして、これらの測定結果を例えば多点記録計の入
力とすることにより、直流的なアナログ入力信号の測定
結果と比較的高速成分を有するアナログ入力信号の測定
結果とを共通の記録紙上にほぼ等しい時間軸に従って記
録でき、従来のような異なる測定器間の測定データを時
間に基づいて照合するような作業は不要になり、測定デ
ータの解析を効率よく迅速に行える。
ＰＵは各ブロックがＡ／Ｄ変換ブロックであるかスキャ
ナブロックであるかを識別する必要はなく、従来と同様
な温度や圧力などの直流的なアナログ入力信号の多点測
定とほぼ同時に回転数や振動の振幅などの比較的高速成
分を有するアナログ入力信号についても測定が可能にな
る。そして、これらの測定結果を例えば多点記録計の入
力とすることにより、直流的なアナログ入力信号の測定
結果と比較的高速成分を有するアナログ入力信号の測定
結果とを共通の記録紙上にほぼ等しい時間軸に従って記
録でき、従来のような異なる測定器間の測定データを時
間に基づいて照合するような作業は不要になり、測定デ
ータの解析を効率よく迅速に行える。
【００２０】なお、上記実施例ではＡ／Ｄ変換ブロック
が１ブロックに１個の例を説明したが、１ブロックに複
数個設けて複数系統の高速成分を有するアナログ入力信
号を同時に測定できるようにしてもよい。これによれ
ば、ゲインや位相差などの複数チャンネル間の各種の相
関パラメータも演算出力できるので、装置の用途がさら
に拡大できる。
が１ブロックに１個の例を説明したが、１ブロックに複
数個設けて複数系統の高速成分を有するアナログ入力信
号を同時に測定できるようにしてもよい。これによれ
ば、ゲインや位相差などの複数チャンネル間の各種の相
関パラメータも演算出力できるので、装置の用途がさら
に拡大できる。
【００２１】また、上記実施例ではＡ／Ｄ変換ブロック
は１ブロックになっているが、２ブロック以上であって
もよい。スキャナブロックも５個に限るものではなく、
システムに応じて増減すればよい。また、Ａ／Ｄ変換ブ
ロックの例としてサブＣＰＵを設けているが、メインＣ
ＰＵに余力がある場合にはサブＣＰＵの機能もメインＣ
ＰＵに持たせることが可能であり、Ａ／Ｄ変換ブロック
の構成を簡単にできる。ただし、この場合にはメインＣ
ＰＵはＡ／Ｄ変換ブロックから生の測定データを読み込
んで各種の演算を行うことになるので、メインＣＰＵの
プログラムをそれらの手順に応じたものに手直しする必
要はある。
は１ブロックになっているが、２ブロック以上であって
もよい。スキャナブロックも５個に限るものではなく、
システムに応じて増減すればよい。また、Ａ／Ｄ変換ブ
ロックの例としてサブＣＰＵを設けているが、メインＣ
ＰＵに余力がある場合にはサブＣＰＵの機能もメインＣ
ＰＵに持たせることが可能であり、Ａ／Ｄ変換ブロック
の構成を簡単にできる。ただし、この場合にはメインＣ
ＰＵはＡ／Ｄ変換ブロックから生の測定データを読み込
んで各種の演算を行うことになるので、メインＣＰＵの
プログラムをそれらの手順に応じたものに手直しする必
要はある。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
１台の装置でメインＣＰＵのスキャン周期による周波数
帯域の制限を受けることなく比較的高速成分を有する信
号をも測定できる操作性の優れたデータ収集装置を実現
できる。
１台の装置でメインＣＰＵのスキャン周期による周波数
帯域の制限を受けることなく比較的高速成分を有する信
号をも測定できる操作性の優れたデータ収集装置を実現
できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を説明するタイミングチャートであ
る。
る。
【図３】従来の装置の一例を示すブロック図である。
【図４】図３の動作を説明するタイミングチャートであ
る。
る。
１ スキャナブロック ２ スキャナ ３ Ａ／Ｄ変換器（低速） ４ メインＣＰＵ ５ バス １０ Ａ／Ｄ変換ブロック １１ Ａ／Ｄ変換器（高速） １２ メモリ １３ サブＣＰＵ
Claims (1)
- 【請求項１】複数チャンネルのアナログ入力信号をスキ
ャナを介して選択的にＡ／Ｄ変換器に取り込みデジタル
信号に変換する少なくとも１つのスキャナブロックと、 特定のアナログ入力信号を連続的にデジタル信号に変換
する少なくとも１つのＡ／Ｄ変換ブロックとを具備し、 これらスキャナブロックおよびＡ／Ｄ変換ブロックから
周期的に測定データを取り込むように構成されたことを
特徴とするデータ収集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043499A JPH07253996A (ja) | 1994-03-15 | 1994-03-15 | データ収集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043499A JPH07253996A (ja) | 1994-03-15 | 1994-03-15 | データ収集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07253996A true JPH07253996A (ja) | 1995-10-03 |
Family
ID=12665416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6043499A Pending JPH07253996A (ja) | 1994-03-15 | 1994-03-15 | データ収集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07253996A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137915A (ja) * | 1994-11-04 | 1996-05-31 | Nec Corp | データ収集装置 |
| US7054956B2 (en) | 2002-08-28 | 2006-05-30 | Yokogawa Electric Corporation | Multi-interval data acquisition apparatus |
| JP2010068419A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Ltd | 内燃機関用のａ／ｄ変換制御装置 |
-
1994
- 1994-03-15 JP JP6043499A patent/JPH07253996A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137915A (ja) * | 1994-11-04 | 1996-05-31 | Nec Corp | データ収集装置 |
| US7054956B2 (en) | 2002-08-28 | 2006-05-30 | Yokogawa Electric Corporation | Multi-interval data acquisition apparatus |
| JP2010068419A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Ltd | 内燃機関用のａ／ｄ変換制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07253996A (ja) | データ収集装置 | |
| JPH09130871A (ja) | 時系列データの送信装置 | |
| JP2554471Y2 (ja) | デジタルオシロスコープ | |
| JPH07128084A (ja) | 測定データ記憶装置 | |
| JPS63262716A (ja) | アナログ入力装置 | |
| SU1716501A1 (ru) | Устройство дл ввода информации | |
| JP2929782B2 (ja) | 波形記録装置 | |
| JP3551341B2 (ja) | データ収集装置 | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| JP3250826B2 (ja) | 波形記録計用データｒａｍへの入力データの取込み方法 | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| KR100291079B1 (ko) | 디지털 저장 오실로스코프의 피크 검출 모드의 최대값 및 최소값 저장 방법 | |
| JPH07120501A (ja) | 波形記録装置 | |
| JPH0743400A (ja) | 測定器におけるデータ出力方法 | |
| JPH0541094A (ja) | アナログ信号サンプリング装置 | |
| JP2503518B2 (ja) | 打点式記録装置 | |
| JP2001091597A (ja) | 半導体評価装置 | |
| JPS6019921U (ja) | 感熱式記録計 | |
| JPS6266122A (ja) | 多入力波形記憶装置 | |
| JPH03150924A (ja) | アナログデジタル変換装置 | |
| JP2000304775A (ja) | デジタルオシロスコープ | |
| JPH04147012A (ja) | 多機能レコーダにおける波形クリップ回路 | |
| JPH02238598A (ja) | 多チャンネルアナログ入力処理装置 | |
| JP2002243763A (ja) | 波形データ記憶方法・波形データ読出方法・波形データ記憶装置・波形データ読出装置 | |
| JPS63135075A (ja) | 電子選局装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Effective date: 20080321 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Effective date: 20080520 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080815 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090109 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090113 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20150123 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |