JPH07253996A - データ収集装置 - Google Patents

データ収集装置

Info

Publication number
JPH07253996A
JPH07253996A JP6043499A JP4349994A JPH07253996A JP H07253996 A JPH07253996 A JP H07253996A JP 6043499 A JP6043499 A JP 6043499A JP 4349994 A JP4349994 A JP 4349994A JP H07253996 A JPH07253996 A JP H07253996A
Authority
JP
Japan
Prior art keywords
block
scanner
main cpu
analog input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6043499A
Other languages
English (en)
Inventor
Sadao Mori
定男 森
Akiko Murata
明子 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP6043499A priority Critical patent/JPH07253996A/ja
Publication of JPH07253996A publication Critical patent/JPH07253996A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 (修正有) 【目的】1台の装置でメインCPUのスキャン周期によ
る周波数帯域の制限を受けることなく比較的高速成分を
有する信号をも測定できるデータ収集装置を実現するこ
とにある。 【構成】複数チャンネルのアナログ入力信号をスキャナ
を介して選択的にA/D変換器に取り込みデジタル信号
に変換する少なくとも1つのスキャナブロック1と、特
定のアナログ入力信号を連続的にデジタル信号に変換す
る少なくとも1つのA/D変換ブロック10とを具備
し、これらスキャナブロック1およびA/D変換ブロッ
ク10から周期的に測定データを取り込むように構成さ
れたことを特徴とするもの。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ収集装置に関し、
詳しくは、直流的な多点の測定データとともに比較的高
速の波形に関する測定データをも取り込めるようにした
装置の改良に関するものである。
【0002】
【従来の技術】図3は従来のデータ収集装置の一例を示
すブロック図であり、1ブロック当たり10チャンネル
のアナログ入力信号をスキャンしながら選択的にA/D
変換器に入力してデジタル信号に変換する6系統の同一
構成のスキャンブロックがバスを介してメインCPUに
接続されている例を示している。
【0003】図において、1はスキャナブロックであ
り、10チャンネルのアナログ入力信号が入力されるス
キャナ2と、スキャナ2から選択的に出力されるアナロ
グ入力信号をデジタル信号に変換するA/D変換器3が
設けられている。4はメインCPUであり、同一構成の
6系統のスキャナブロック1がバス5を介して接続され
ている。
【0004】このような構成において、各スキャナブロ
ック#1〜#6はメインCPU4の制御信号に従って同
時に起動され、各スキャナブロック#1〜#6のスキャ
ナ2が同時に切り換えられた後に各A/D変換器3はそ
れぞれのスキャナ2から出力されるアナログ入力信号を
デジタル信号に変換し、メインCPU4は各スキャナブ
ロック#1〜#6のA/D変換器3の出力データを順次
取り込む。
【0005】図4は図3の動作を説明するタイミングチ
ャートである。(A)は第1のスキャナブロック#1の
動作の遷移状態を示し、(B)は第2のスキャナブロッ
ク#2の動作の遷移状態を示し、(C)は第6のスキャ
ナブロック#6の動作の遷移状態を示している。(D)
はメインCPU4から各スキャナブロック#1〜#6に
共通に加えられる制御信号出力のタイミングを示し、
(E)は各スキャナブロック#1〜#6の出力データを
メインCPU4に取り込むタイミングを示している。
(F)は(E)の要部の拡大図である。
【0006】時刻t1でメインCPU4から各スキャナ
ブロック#1〜#6にそれぞれの1番目のチャンネル
(CH1,CH11,…,CH51)を指定する制御信
号が加えられることにより、各スキャナブロック1のス
キャナ2はそれぞれの1番目のチャンネル(CH1,C
H11,…,CH51)を選択するように切り換えられ
る。各A/D変換器3はスキャナ2が切り換えられて安
定するのに十分な時間が経過した時点で起動され、各ス
キャナ2から出力されるアナログ入力信号をデジタル信
号に変換する。そして、メインCPU4は各スキャナブ
ロック1のA/D変換器3の変換動作が完了するのに十
分な時間が経過した時点で、各A/D変換器3の出力デ
ータを順次取り込む。メインCPU4から各スキャナブ
ロック#1〜#6に制御信号を加えて測定チャンネルを
切り換えるスキャン周期は例えば80ms程度に設定さ
れていて、A/D変換器3としては例えば積分形のよう
な比較的低速度のものが用いられる。各スキャナブロッ
ク#1〜#6のA/D変換器3の出力データのメインC
PU4への取り込みは、(F)に示すようにA/D変換
器3の変換動作の所要時間に比べてきわめて短時間(数
ns〜数μs)の間に順次行われる。
【0007】このようにして時刻t10でメインCPU4
から各スキャナブロック#1〜#6にそれぞれの10番
目のチャンネル(CH10,CH20,…,CH60)
を指定する制御信号が加えて各A/D変換器3の出力デ
ータを順次取り込むことにより、メインCPU4には6
0チャンネル分の測定データが取り込まれることになっ
て、温度や圧力などの直流的なアナログ入力信号の多点
測定に広く用いられている。
【0008】ところで、実際の測定にあたっては、直流
的な信号の測定と同時に回転数や振動の振幅などの比較
的高速成分を有する信号も測定したいことがある。
【0009】
【発明が解決しようとする課題】しかし、このような従
来の構成によれば、測定可能な信号の周波数帯域はメイ
ンCPU4のスキャン周期で制限されることになり、比
較的高速成分を有する信号を測定できないという問題が
ある。すなわち、直流的な信号と比較的高速成分を有す
る信号のように周波数帯域の異なる複数種類のアナログ
入力信号の測定にあたっては、それぞれの測定周波数帯
域に適した複数の測定器を用意しなければならず、測定
結果についても同時性を求めるためには各測定器におけ
る測定時間を照合しなければならないなど、処理にも相
当の工数が必要になる。
【0010】本発明は、このような従来の問題点を解決
するものであって、その目的は、1台の装置でメインC
PUのスキャン周期による周波数帯域の制限を受けるこ
となく比較的高速成分を有する信号をも測定できるデー
タ収集装置を実現することにある。
【0011】
【課題を解決するための手段】本発明のデータ収集装置
は、複数チャンネルのアナログ入力信号をスキャナを介
して選択的にA/D変換器に取り込みデジタル信号に変
換する少なくとも1つのスキャナブロックと、特定のア
ナログ入力信号を連続的にデジタル信号に変換する少な
くとも1つのA/D変換ブロックとを具備し、これらス
キャナブロックおよびA/D変換ブロックから周期的に
測定データを取り込むように構成されたことを特徴とす
る。
【0012】
【作用】メインCPUは、一定の周期でスキャナブロッ
クおよびA/D変換ブロックから出力データを取り込む
ようにスキャナブロックおよびA/D変換ブロックを制
御する。各スキャナブロックは、従来と同様に、メイン
CPUのスキャン周期に同期したタイミングで選択的に
アナログ入力信号をデジタル信号に変換する。
【0013】一方、A/D変換ブロックは、各スキャナ
ブロックが全チャンネルをスキャンするのに必要な時間
の大半にわたって連続的にアナログ入力信号をデジタル
信号に変換し、それらのデジタル信号をA/D変換ブロ
ック内部のメモリに逐次格納する。そして、これらスキ
ャナブロックの出力データおよびA/D変換ブロックの
内部メモリに格納された出力データは、メインCPUか
ら加えられる制御信号のタイミングに従って順次メイン
CPUに取り込まれる。
【0014】これにより、A/D変換ブロックはメイン
CPUのスキャン周期による周波数帯域の制限を受ける
ことなく比較的高速成分を有する信号を測定でき、装置
全体としては従来のようなメインCPUのスキャン周期
による周波数帯域の制限を受けることなく比較的高速成
分を有する信号をも測定できる多点のデータ収集装置を
実現できる。
【0015】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は本発明の一実施例を示すブロック図であり、
図3と共通する部分には同一の符号を付けている。図1
と図3の異なる点は、図3の第1のブロック#1として
スキャナブロックの代わりにA/D変換ブロック10を
接続していることである。A/D変換ブロック10は、
サンプリングクロック周波数が例えば100kHz程度
の比較的高速のA/D変換器11と、このA/D変換器
11の出力データを格納するメモリ12と、このメモリ
12に格納された出力データに基づいて実効値,最大
値,最小値,平均値,P−P値,立ち上がり時間,立ち
下がり時間,周波数,デューティ時間などを演算すると
ともにA/D変換器11およびメモリ12の動作を制御
するサブCPU13とで構成されている。このように構
成されるA/D変換ブロック10には、前述のような回
転数や振動の振幅などの比較的高速成分を有する信号を
入力する。なお、他のブロック#2〜#6としては図3
と同様にスキャナブロックが接続されているものとす
る。
【0016】このような構成において、各ブロック#1
〜#6はメインCPU4の制御信号に従って同時に起動
される。起動に応じて、ブロック#1のA/D変換ブロ
ック10はA/D変換出力データの収集と収集したデー
タに基づく所定の演算を開始し、各ブロック#2〜#6
のスキャナブロックは従来と同様に各スキャナ2の同時
切換およびスキャナ2の出力に対するA/D変換を行
う。そして、メインCPU4は、A/D変換ブロック1
0の演算結果と各スキャナブロックのA/D変換器3の
出力データを順次取り込む。
【0017】図2は図1の動作を説明するタイミングチ
ャートである。(A)は第1のブロック#1として用い
るA/D変換ブロック10の動作の遷移状態を示し、
(B)は第2のブロック#2として用いるスキャナブロ
ックの動作の遷移状態を示し、(C)は第6のブロック
#6として用いるスキャナブロックの動作の遷移状態を
示している。(D)はメインCPU4から各ブロック#
1〜#6に共通に加えられる制御信号の出力タイミング
を示し、(E)は各ブロック#1〜#6の出力データを
メインCPU4に取り込むタイミングを示している。
(F)は(E)の要部の拡大図である。なお、スキャナ
ブロックの動作は従来と全く同様なので、A/D変換ブ
ロック10の動作を重点にして説明する。
【0018】時刻t1でメインCPU4から各ブロック
#1〜#6に起動指示信号としてそれぞれの1番目のチ
ャンネル(CH1,CH11,…,CH51)を指定す
る制御信号が加えられる。ブロック#1のサブCPU1
3は1番目のチャンネルを指定する制御信号を識別して
A/D変換器11を起動し、その出力データを逐次メモ
リ12に格納する。このA/D出力データの収集期間
は、演算に必要な時間を含めて、各スキャナブロックが
10チャンネルをスキャンして測定するのに要する時間
(本実施例では1秒)内に収まるように適切に設定す
る。すなわち、サブCPU13は、A/D変換器11の
起動にあたっては1番目のチャンネルを指定する制御信
号のみを識別して他のチャンネルを指定する制御信号は
無視する。毎回の演算結果は一旦メモリ12に格納して
おき、次の測定周期におけるA/D出力データの収集動
作と並行して各スキャナブロックのチャンネルを指定す
る制御信号に応答する時間関係(t1〜t10)で、
(E),(F)に示すように各スキャナブロックの選択
されたチャンネルの測定データと同様の位置づけで1個
ずつメインCPU4に取り込まれる。本実施例の場合に
は、各スキャナブロックは10チャンネルをスキャンす
ることからA/D変換ブロック10は最大10個の演算
結果を送出できることになる。具体的には、時刻t1
10に各ブロック#1〜#6に加えられる制御信号に応
じて合計60個の測定データがメインCPU4に取り込
まれるが、その内訳はA/D変換ブロック10における
CH1のアナログ入力信号に関連する演算結果が最大1
0個と、CH11〜CH60までの50チャンネルの各
1個ずつの最大50個の測定データになる。
【0019】このように構成することにより、メインC
PUは各ブロックがA/D変換ブロックであるかスキャ
ナブロックであるかを識別する必要はなく、従来と同様
な温度や圧力などの直流的なアナログ入力信号の多点測
定とほぼ同時に回転数や振動の振幅などの比較的高速成
分を有するアナログ入力信号についても測定が可能にな
る。そして、これらの測定結果を例えば多点記録計の入
力とすることにより、直流的なアナログ入力信号の測定
結果と比較的高速成分を有するアナログ入力信号の測定
結果とを共通の記録紙上にほぼ等しい時間軸に従って記
録でき、従来のような異なる測定器間の測定データを時
間に基づいて照合するような作業は不要になり、測定デ
ータの解析を効率よく迅速に行える。
【0020】なお、上記実施例ではA/D変換ブロック
が1ブロックに1個の例を説明したが、1ブロックに複
数個設けて複数系統の高速成分を有するアナログ入力信
号を同時に測定できるようにしてもよい。これによれ
ば、ゲインや位相差などの複数チャンネル間の各種の相
関パラメータも演算出力できるので、装置の用途がさら
に拡大できる。
【0021】また、上記実施例ではA/D変換ブロック
は1ブロックになっているが、2ブロック以上であって
もよい。スキャナブロックも5個に限るものではなく、
システムに応じて増減すればよい。また、A/D変換ブ
ロックの例としてサブCPUを設けているが、メインC
PUに余力がある場合にはサブCPUの機能もメインC
PUに持たせることが可能であり、A/D変換ブロック
の構成を簡単にできる。ただし、この場合にはメインC
PUはA/D変換ブロックから生の測定データを読み込
んで各種の演算を行うことになるので、メインCPUの
プログラムをそれらの手順に応じたものに手直しする必
要はある。
【0022】
【発明の効果】以上説明したように、本発明によれば、
1台の装置でメインCPUのスキャン周期による周波数
帯域の制限を受けることなく比較的高速成分を有する信
号をも測定できる操作性の優れたデータ収集装置を実現
できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】図1の動作を説明するタイミングチャートであ
る。
【図3】従来の装置の一例を示すブロック図である。
【図4】図3の動作を説明するタイミングチャートであ
る。
【符号の説明】
1 スキャナブロック 2 スキャナ 3 A/D変換器(低速) 4 メインCPU 5 バス 10 A/D変換ブロック 11 A/D変換器(高速) 12 メモリ 13 サブCPU

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数チャンネルのアナログ入力信号をスキ
    ャナを介して選択的にA/D変換器に取り込みデジタル
    信号に変換する少なくとも1つのスキャナブロックと、 特定のアナログ入力信号を連続的にデジタル信号に変換
    する少なくとも1つのA/D変換ブロックとを具備し、 これらスキャナブロックおよびA/D変換ブロックから
    周期的に測定データを取り込むように構成されたことを
    特徴とするデータ収集装置。
JP6043499A 1994-03-15 1994-03-15 データ収集装置 Pending JPH07253996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6043499A JPH07253996A (ja) 1994-03-15 1994-03-15 データ収集装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6043499A JPH07253996A (ja) 1994-03-15 1994-03-15 データ収集装置

Publications (1)

Publication Number Publication Date
JPH07253996A true JPH07253996A (ja) 1995-10-03

Family

ID=12665416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6043499A Pending JPH07253996A (ja) 1994-03-15 1994-03-15 データ収集装置

Country Status (1)

Country Link
JP (1) JPH07253996A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137915A (ja) * 1994-11-04 1996-05-31 Nec Corp データ収集装置
US7054956B2 (en) 2002-08-28 2006-05-30 Yokogawa Electric Corporation Multi-interval data acquisition apparatus
JP2010068419A (ja) * 2008-09-12 2010-03-25 Hitachi Ltd 内燃機関用のa/d変換制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137915A (ja) * 1994-11-04 1996-05-31 Nec Corp データ収集装置
US7054956B2 (en) 2002-08-28 2006-05-30 Yokogawa Electric Corporation Multi-interval data acquisition apparatus
JP2010068419A (ja) * 2008-09-12 2010-03-25 Hitachi Ltd 内燃機関用のa/d変換制御装置

Similar Documents

Publication Publication Date Title
JPH07253996A (ja) データ収集装置
JPH09130871A (ja) 時系列データの送信装置
JP2554471Y2 (ja) デジタルオシロスコープ
JPH07128084A (ja) 測定データ記憶装置
JPS63262716A (ja) アナログ入力装置
SU1716501A1 (ru) Устройство дл ввода информации
JP2929782B2 (ja) 波形記録装置
JP3551341B2 (ja) データ収集装置
JPH0927750A (ja) アナログデジタル変換器
JP3250826B2 (ja) 波形記録計用データramへの入力データの取込み方法
JP2002090393A (ja) 測定器の入力回路
KR100291079B1 (ko) 디지털 저장 오실로스코프의 피크 검출 모드의 최대값 및 최소값 저장 방법
JPH07120501A (ja) 波形記録装置
JPH0743400A (ja) 測定器におけるデータ出力方法
JPH0541094A (ja) アナログ信号サンプリング装置
JP2503518B2 (ja) 打点式記録装置
JP2001091597A (ja) 半導体評価装置
JPS6019921U (ja) 感熱式記録計
JPS6266122A (ja) 多入力波形記憶装置
JPH03150924A (ja) アナログデジタル変換装置
JP2000304775A (ja) デジタルオシロスコープ
JPH04147012A (ja) 多機能レコーダにおける波形クリップ回路
JPH02238598A (ja) 多チャンネルアナログ入力処理装置
JP2002243763A (ja) 波形データ記憶方法・波形データ読出方法・波形データ記憶装置・波形データ読出装置
JPS63135075A (ja) 電子選局装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Effective date: 20080321

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Effective date: 20080520

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080815

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090109

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090113

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20150123

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250