JPH067648Y2 - 画像処理装置 - Google Patents

Description

【考案の詳細な説明】 技術分野 本考案は、画像処理装置に関し、特にメモリを使用して
画像の処理を行なう装置に関する。

背景技術 ビデオディスクプレーヤ等の記録情報再生装置におい
て、静止画再生、ストロボ再生等の特殊再生を行なうた
めに記録媒体から読み取られたビデオ信号をディジタル
化してメモリに書き込み、このメモリからディジタル化
したビデオ信号を書き込み時とは異なるアドレス制御を
行なって読み出すようにした画像処理装置を設けること
がメモリの価格の低下に伴って多くなっている。

従来のかかる画像処理装置は、複数の操作キーのうちの
１つの手動操作によって複数の特殊再生のうちの対応す
る１つを選択して行なうように構成されていた。このた
め、従来の画像処理装置においては、再生画像が単調に
なるのを避けるために再生モードを切り換えようとする
と再生モードの切り換えをなす度毎にキー操作が必要に
なり、操作性が悪いという欠点があった。

考案の概要 本考案は、上記した点に鑑みてなされたものであって、
簡単な操作によって再生画像が単調になるのを防止する
ことができる画像処理装置を提供することを目的とす
る。

本考案による画像処理装置は、乱数を形成する複数の数
値の各々を所定時間おきに順次発生する乱数発生手段を
備え、映像信号のサンプリングを行なって得られる映像
データを書き込むメモリのタイミング制御及びアドレス
制御を乱数発生手段の出力に応じて行なう構成となって
いる。

実施例 以下、本考案の実施例につき添附図面を参照して詳細に
説明する。

第１図において、ビデオ信号が入力端子ＩＮを介してＡ
／Ｄ（アナログ・ディジタル）変換器１に供給されてい
る。Ａ／Ｄ変換器１において、所定のサンプリング周波
数でビデオ信号のサンプリングが行なわれ、得られたサ
ンプル値に応じた画像データが生成される。このＡ／Ｄ
変換器１から出力された画像データは、メモリ２に供給
される。メモリ２は、例えば１フィールド期間に発生す
る画像データ全てを格納し得るだけの記憶容量を有し、
かつビデオ信号によって画像が形成される画面上の各点
にそれぞれ対応する複数の記憶位置を有している。

メモリ２のアドレス制御等は、メモリ制御回路３によっ
てなされ、Ａ／Ｄ変速器１の出力データのメモリ２への
書き込み及び読み出しが行なわれる。メモリ２から読み
出されたデータは、Ｄ／Ａ変速器９に供給されてビデオ
信号に変換される。メモリ制御回路３は、各種モード指
令信号に応じたアドレス制御等を行なって画像の処理を
行なうように構成されている。すなわち、メモリ制御回
路３は、例えば通常再生モード指令信号Ｃｏが供給され
たときはＡ／Ｄ変換器１の出力データが順次メモリ２に
書き込まれ、かつ書き込まれたデータが書き込まれた順
に順次読み出されるように制御する。また、例えば静止
画再生モード指令信号Ｃ_１が供給されたときはメモリ制
御回路３は１フィールド分の画像データがメモリ２に書
き込まれたのち書き込みが停止され、１フィールド分の
画像データの読み出しが繰り返して行なわれるように制
御する。また、例えばストロボ再生モード指令信号Ｃ_２
が供給されたときはメモリ制御回路３は１フィールド分
の画像データのメモリ２への書き込みが所定の周期で行
なわれると共に周期的に書き込まれた１フィールド分の
画像データの読み出しが次の１フィールド分のに画像デ
ータの書き込みが行なわれるまで繰り返して行なわれる
ように制御する。

このメモリ制御回路３には信号選択回路４の出力が供給
されている。信号選択回路４は、コントローラ５からの
制御信号によって通常再生モード指令信号Ｃｏ並びに静
止画再生モード指令信号Ｃ_１及びストロボ再生モード指
令信号Ｃ_２を含むｎ種類の特殊再生モード指令信号Ｃ_１
〜Ｃ_ｎのうちの１つを選択的に出力するように構成され
ている。

コントローラ５には、乱数発生器６及び７並びにタイマ
８の出力が供給されている。乱数発生器６及び７は、例
えば極めて短い周期で計数値が順次変化するＮ進カウン
タの出力を乱数発生指令に応答してラッチしたのち出力
するように構成されている。また、タイマ８はコントロ
ーラ５からの計時開始指令に応答して計時動作を開始
し、予め指定された時間の計時が終了したとき計時終了
信号を発生するように構成されている。コントローラ５
は、プロセッサ、ＲＯＭ、ＲＡＭインターフェース回路
等からなるマイクロコンピュータによって形成されてい
る。

以上の構成におけるコントローラ５におけるプロセッサ
の動作をｎ＝２すなわち特殊再生モードが２種類の場合
について第２図のフローチャートを参照して説明する。

操作部（図示せず）のキー操作によって例えば自動モー
ド制御指令が発せられると、プロセッサはステップＳ１
に移行して乱数発生器６に乱数発生指令を送出して乱数
を形成する数値（０、１、２）のうちの１つを得る。

尚、乱数発生器６のカウンタが３進カウンタでない場合
は乱数発生器６の出力を３で割ったときの余りを用いる
ことができる。

次いで、プロセッサは得られた数値と０又は１とが一致
するか否かの判定を順次行ない（ステップＳ２、Ｓ
３）、得られた数値が０又は１と一致したときはタイマ
８の計時時間をＴｏ又はＴ_１に設定し、得られた数値が
０及び１のいずれとも一致しないときはタイマ８の計時
時間をＴ_２に設定する（ステップＳ４〜Ｓ６）。

次いで、プロセッサは乱数発生器７に乱数発生指令を送
出して乱数を形成する数値（０、１、２）のうちの１つ
を得る（ステップＳ７）。尚、この場合も乱数発生器７
のカウンタが３進カウンタでない場合は乱数発生器７の
出力を３で割ったときの余りを用いることができる。次
いで、プロセッサは得られた数値と０又は１とが一致す
るか否かの判定を順次行ない（ステップＳ８、Ｓ９）、
得られた数値が０又は１と一致したときは通常再生モー
ド指令信号Ｃｏ又は静止画再生モード指令信号Ｃ_１が信
号選択回路４から選択的に出力されるようにし、得られ
た数値が０及び１のいずれとも一致しないときはストロ
ボ再生モード指令信号Ｃ_２が信号選択回路４から選択的
に出力されるようにする。（ステップＳ１０〜Ｓ１
２）。

次いで、プロセッサは中断指令が発せられたか否かを判
定する（ステップＳ１３）。ステップＳ１３において中
断指令が発せられたと判定されたときは、プロセッサは
ステップＳ１に移行する直前に実行していたルーチンの
実行を再開する。ステップＳ１３において中断指令が発
せられてないと判定されたときは、プロセッサはタイマ
の計時動作が終了したか否かを判定する（ステップＳ１
４）。ステップＳ１４において計時動作が終了してない
と判定されたときは、プロセッサは再びステップＳ１３
に移行する。ステップＳ１４において計時動作が終了し
たと判定されたときは、プロセッサはステップＳ１に移
行する。

以上の動作におけるステップＳ１〜Ｓ６によってタイマ
８の計時時間が時間Ｔｏ、Ｔ_１、Ｔ_２のうちの無作為に
選択された１つに設定され、１つのモードが継続する時
間が無作為に設定される。

また、ステップＳ７〜Ｓ１２により乱数によって各種再
生モードを指令する指令信号Ｃｏ、Ｃ_１、Ｃ_２のうちの
１つが選択的にメモリ制御回路３に供給されるので、再
生モードが無作為に選択されたモードに順次変化する。

尚、上記実施例においてはステップＳ１〜Ｓ６によって
１つのモードが継続する時間が無作為に選択された時間
に設定されるとしたが、タイマ８に設定される計時時間
が常に所定の時間に等しくなるようにしてもよい。ま
た、ビデオ信号と共に複数の曲が記録されているディス
クの場合、曲が変るとビデオ信号中の所定ラインに挿入
されているチャプタナンバーが変化するのが通常である
ので、チャプタナンバーが変化したとき所定の時間だけ
強制的に通常再生モードにすることも考えられる。

考案の効果 以上詳述した如く本考案による画像処理装置は、乱数を
構成する複数の数値の各々を所定時間おきに順次発生す
る乱数発生手段を備え、映像信号のサンプリングを行な
って得られる映像データの書き込み及び読みだしをなす
メモリのタイミング制御及びアドレス制御を乱数発生手
段の出力に応じて行なう構成となっているので、自動的
に再生モードが無作為に選択されたモードに変化するこ
ととなり、簡単な操作によって再生画像が単調になるの
を防止することができるのである。

【図面の簡単な説明】

第１図は、本考案の一実施例を示すブロック図、第２図
は、第１図の装置の動作を示すフローチャートである。 主要部分の符号の説明 ２……メモリ ３……メモリ制御回路 ４……信号選択回路 ５……コントローラ ６、７……乱数発生器 ８……タイマ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】映像信号のサンプリングを行なって得られ
   る映像データをメモリに順次書き込んだのち所定の順序
   で順次読み出すことにより画像の処理を行なう画像処理
   装置であって、乱数を形成する複数の数値の各々を所定
   時間おきに順次発生する乱数発生手段を備え、前記乱数
   発生手段の出力に応じて前記メモリのタイミング制御及
   びアドレス制御を行なうことを特徴とする画像処理装
   置。