JPH088465Y2 - 波形発生装置 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、LSI等の検査に用いられるアナログ波形を
発生する波形発生器に関し、更に詳しくは、波形のスタ
ート時とストップ時の際にも安定してアナログ波形を発
生することができる波形発生装置に関する。

〈従来の技術〉 LSIのテストは、１個のLSIに対し100以上ものテスト
条件が必要で、高速かつ高精度で行われる必要がある。
このテストのためのアナログ波形は、波形メモリのデジ
タルデータがDA変換器でDA変換されて得られている。

第４図は、テストのためのアナログ波形がLSIに出力
される様子を示したものである。図は、停止１の後、テ
ストパターン１が出力され、再び停止２し、次のテスト
パターン２が出力されている様子を示している。停止期
間がテストパターンの間に設けられているのは、他のモ
ジュールにノイズの影響を与えないよう考慮した場合の
ことで、特に停止動作を設けないで複数のテストパター
ンを連続的に出力することもできる。

〈考案が解決しようとする課題〉 しかしながら、従来の波形発生装置から出力されるア
ナログ波形は、システム内で同期して動く他のモジュー
ルのために、波形のスタート時やストップ時に不安定に
なってしまう。第５図は、第４図のアナログ波形のスタ
ート時及びストップ時を拡大して示したものである。波
形のスタート時においては、波形が不安定になり、スト
ップ時には電圧がゼロレベルにならない場合を示してい
る。

本考案は、このような点に鑑みてなされたもので、LS
Iテスタ等のシステム内で、他のモジュールと同期して
動くような場合であっても、安定して高速にテスト用の
アナログ波形を出力することができる波形発生装置を提
供することにある。

〈課題を解決するための手段〉 このような目的を達成するために、本考案は、 波形メモリに記憶されたデジタルデータをDA変換器に
よりDA変換してアナログ波形を発生する波形発生装置に
おいて、 前記波形メモリから入力したデジタルデータを外部信
号のオン／オフに基ずいて前記DA変換器に出力するトラ
イステートバッファを設け、 前記トライステートバッファのオフした時に、前記デ
ジタルデータを最上位ビットのみをプルダウンし、他の
ビットはプルアップして出力するようにしたことを特徴
としている。

〈作用〉 本考案の各構成要素は、次のような作用をする。

デジタルパターン発生部は、波形メモリに記憶されて
いる波形のデジタルデータをトライステートバッファに
出力する。

トライステートバッファは、波形メモリからの出力を
モジュールコントローラからのスタート／ストップ信号
に基づいてDA変換器に出力する。トライステートバッフ
ァは、スタート／ストップ信号でオフされると、デジタ
ルデータの最上位ビットはプルダウンされ、他のビット
はプルアップされる。

DA変換器は、トライステートバッファからのデジタル
データをDA変換し、ローパスフィルタを介してDUT（被
検査対象デバイス）に出力する。

〈実施例〉 以下図面を用いて、本考案の一実施例を詳細に説明す
る。

第１図は、本考案の波形発生装置の一実施例を示す構
成ブロック図である。図中、１はシステムコントローラ
で、LSIテスタ内の複数のモジュール、例えば、波形発
生装置のモジュールコントローラ２、測定装置のモジュ
ールコントローラ３等を統括コントロールする。

４は出力するアナログ波形のデジタルデータを発生す
るデジタルパターン発生部で、デジタルパターン発生部
４から出力されるデジタルデータD1は、トライステート
バッファ５を介しDA変換器６でDA変換され、ローパスフ
ィルタ７からDUT8（被検査対象物）に出力される。

デジタルパターン発生器４において、41は波形データ
が記憶されている波形メモリ、42は波形メモリに記憶さ
れているテストパタンを選択するレジスタ、43は選択れ
たテストパターンにアドレスを指定するカウンタであ
る。

モジュールコントローラ２は、システムコントローラ
１からテストスタートトリガ信号S0が入力されると、レ
ジスタ42にテストパタンのアドレスAD1を指定するテス
トパターン指定信号S1を出力するとともに、ゲート回路
44とトライステートバッファ５にスタート／ストップ信
号S2を出力する。

ゲート回路44は、このスタート／ストップ信号S2をゲ
ート信号とし、クロック発生器45からクロックCLKをカ
ウンタ43に出力する。カウンタ43はこのクロックCLKに
基づいてレジスタ42が指定したテストパターンにアドレ
スAD2を送出する。

トライステートバッファ５は、波形メモリ41から入力
したデジタルデータD1を、モジュールコントローラ２か
らのスタート／ストップ信号S2に基づいてDA変換器６に
出力する。トライステートバッファ５は、最上位ビット
MSBが抵抗R15を介してアースにプルダウンされ、その他
のビットは抵抗R0〜R14を介し正電位にプルアップされ
るようになって、スタート／ストップ信号S2によってオ
フされると、同期してデジタルデータD1がプルアップ及
びプルダウンされる。例えば、デジタルデータD1が16ビ
ットの場合は、7FFFとなり、DA変換器７からの出力は０
レベルが維持される。

第２図は、本考案の波形発生装置の動作を説明するタ
イムチャートで、第３図は、この時の波形メモリの構成
説明図で、（Ａ）は波形メモリメモリに記憶されている
テストパターン、（Ｂ）はレジスタで指定されたテスト
パターンｄとアドレスAD2との様子を示している。
（ａ）はテストスタートトリガ信号S0、（ｂ）はスター
ト／ストップ信号S1、（ｃ）はトライステートバッファ
から出力されるデジタルデータD1、（ｄ）はローパスフ
ィルタから出力されるアナログ波形S3である。

システムコントローラ１からテストスタートトリガ
信号S0が出力されと、モジュールコントローラ２は、こ
のテストスタートトリガ信号S0の立ち下がりで、レジス
タ42に波形メモリ41のテストパターンを指定するテスト
パターン指定信号S1データを出力する。

レジスタ42は、テストパターン指定信号S1に基づいて
アドレスAD1を波形メモリ41に出力し、例えば、第３図
（Ａ）に示すように、テストパターンａ〜ｄの中からテ
ストパターンｄを指定する。

一方、モジュールコントローラ２は、ゲート回路44
とトライステートバッファ５にスタート／ストップ信号
S2を出力する。

ゲート回路44にスタート／ストップ信号S2が入力さ
れると、カウンタ43は、クロック発生器45からのクロッ
ク信号CLKに基づいて、波形メモリ41にテストパターン
ｄのアドレスAD2を指定する。波形メモリ41は、このア
ドレスAD2に基づいて、トライステートバッファ５にデ
ジタルデータD1を出力する。第３図（Ｂ）は、この様子
を16ビットの場合で示したものである。

DA変換器６は、トライステートバッファ５を介して
入力されたデジタルデータD1をDA変換し、ローパスフィ
ルタ７で高調波成分を除去してからDUT8に出力する。

次に、システムコントローラ１からテストスタート
トリガ信号S0がモジュールコントローラ２に出力される
と、モジュールコントローラ２は、テストスタートトリ
ガ信号S0の立ち下がりで、ストップのスタート／ストッ
プ信号S2を出力する。

このスタート／ストップ信号S2によって、ゲート回
路44はディセーブル状態になり、カウンタ43は波形メモ
リ41にアドレスAD2の送出を停止する。また、同時にス
タート／ストップ信号S2が入力されたトライステートバ
ッファ５も出力を停止する。

トライステートバッファ５は、オフされるとデジタ
ルデータD1の最上位ビットはプルダウンされ、他のビッ
トはプルアップされる。このためデジタルデータD1は7F
FFとなり、DA変換器６の出力は０レベルが維持される。

〈考案の効果〉 以上詳細に説明したように、本考案の波形発生装置
は、トライステートバッファがオフの状態においては、
最上位ビットのみをプルアップし、他のビットはプルア
ップするようにしたものである。このため、システム内
で他のモジュールと同期して動くような場合であって
も、安定してアナログ波形を発生することができる。

【図面の簡単な説明】

第１図は本考案の波形発生装置の構成ブロック図、第２
図は本考案の波形発生装置の動作を説明するタイムチャ
ート、第３図は波形メモリの構成の説明図、第４図及び
第５図は従来例を示したアナログ波形である。 ２…モジュールコントローラ、４…デジタルパターン発
生部、５…トライステートバッファ、６…DA変換器、R0
〜R15…抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】波形メモリに記憶されたデジタルデータを
   DA変換器によりDA変換してアナログ波形を発生する波形
   発生装置において、 前記波形メモリから入力したデジタルデータを外部信号
   のオン／オフに基ずいて前記DA変換器に出力するトライ
   ステートバッファを設け、 前記トライステートバッファのオフした時に、前記デジ
   タルデータを最上位ビットのみをプルダウンし、他のビ
   ットはプルアップして出力するようにしたことを特徴と
   する波形発生器。