JPS6128818A - 信号の記録装置及び記録・発生装置 - Google Patents
信号の記録装置及び記録・発生装置Info
- Publication number
- JPS6128818A JPS6128818A JP15044484A JP15044484A JPS6128818A JP S6128818 A JPS6128818 A JP S6128818A JP 15044484 A JP15044484 A JP 15044484A JP 15044484 A JP15044484 A JP 15044484A JP S6128818 A JPS6128818 A JP S6128818A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- recording
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recording Measured Values (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、信号の記録装置及び記録・発生装置に係り、
特に、マイクロコンピュータを用いたエンジン電子制御
システムの異常等を解析するためのエンジン制御シミュ
レータに用いるのに好適な、信号の記録装置及び記録・
発生装置に関する。
特に、マイクロコンピュータを用いたエンジン電子制御
システムの異常等を解析するためのエンジン制御シミュ
レータに用いるのに好適な、信号の記録装置及び記録・
発生装置に関する。
エンジンとコンピュータ、センサ、アクチュエータが、
一つのフィードバック制御系を構成しているエンジン制
御、システムを解析するには、その電子制御ユニットの
数十チャンネルに及ぶ全入出力信号とマイクロプロセッ
サの内部情報を同期化させて計測することが不可欠であ
る。従って、例えば出願人らが既に特願昭５８−２６７
２２で提案しているように、デジタル信号の論理レベル
遷移時刻及び遷移後の論理レベルを捉えて記録用データ
に変換するデジタル信号変換器と、アナログ信号をデジ
タル信号に変換して記録用データとするためのアナログ
−デジタル変換器（以下Ａ／Ｄ変換器と称する）とを用
いて、エンジン実信号を記録することが考えられる。 又、再現性の悪い不具合を再現させるためには、エンジ
ン実信号を再生するシミュレーション機能を持たせて、
計測・記録された信号を、計測された信号と同一の波形
で再生できるようにすることが必要であり、このため、
前記デジタル信号変換器及びＡ／Ｄ変換器に加えて、記
憶装置がら読み出されたデジタル信号発生用データの論
理レベル遷移時刻及び遷移後輪環レベルに応じて、信号
発生開始後の現在時刻が前記論理レベル遷移時刻と一致
した時に、遷移後の論理レベルが前記データの遷移後輪
環レベルとなるよう、発生デジタル信号の論理レベルを
変化させるデジタル信号発生器と、前記記憶装置から読
み出されたアナログ信号発生用データを、再びアナログ
信号に戻してアナログ信号を発生するためのデジタル−
アナログ変換器（以下Ｄ ／′Ａ変換器と称する）とを
備えることが考えられる。
一つのフィードバック制御系を構成しているエンジン制
御、システムを解析するには、その電子制御ユニットの
数十チャンネルに及ぶ全入出力信号とマイクロプロセッ
サの内部情報を同期化させて計測することが不可欠であ
る。従って、例えば出願人らが既に特願昭５８−２６７
２２で提案しているように、デジタル信号の論理レベル
遷移時刻及び遷移後の論理レベルを捉えて記録用データ
に変換するデジタル信号変換器と、アナログ信号をデジ
タル信号に変換して記録用データとするためのアナログ
−デジタル変換器（以下Ａ／Ｄ変換器と称する）とを用
いて、エンジン実信号を記録することが考えられる。 又、再現性の悪い不具合を再現させるためには、エンジ
ン実信号を再生するシミュレーション機能を持たせて、
計測・記録された信号を、計測された信号と同一の波形
で再生できるようにすることが必要であり、このため、
前記デジタル信号変換器及びＡ／Ｄ変換器に加えて、記
憶装置がら読み出されたデジタル信号発生用データの論
理レベル遷移時刻及び遷移後輪環レベルに応じて、信号
発生開始後の現在時刻が前記論理レベル遷移時刻と一致
した時に、遷移後の論理レベルが前記データの遷移後輪
環レベルとなるよう、発生デジタル信号の論理レベルを
変化させるデジタル信号発生器と、前記記憶装置から読
み出されたアナログ信号発生用データを、再びアナログ
信号に戻してアナログ信号を発生するためのデジタル−
アナログ変換器（以下Ｄ ／′Ａ変換器と称する）とを
備えることが考えられる。
しかしながら、伝達遅れを防止するべく、通常行われる
ように、前記デジタル信号変換器、Ａ／Ｄ変換器、デジ
タル信号発生器、Ｄ／Ａ変換器等にそれぞれ専用のクロ
ックを設けると、記録又は再生開始時に全クロックを同
期させて、エンジン実信号の記録や再生を同時に開始し
ても、クロックの違いにより、数十分ぐらいの記録又は
再生で、デジタル信号とアナログ信号の間に時間ずれが
生じてしまい、エンジン実信号を正確に記録も、又は再
生することができなくなるという問題点を有していた。 即ち、例えばエンジンのノック信号を記録する場合、第
８図（Ａ）に示すようなノックセンサの出力波形をアナ
ログで記録すると共に、第８図＜８）に示すような、点
火時期近傍以外では閉じられて、ノック以外の原因によ
るノック判定の誤りを防止するためのマスキング信号を
デジタルで記録する必要がある。この場合、アナログ信
号であるノックセンサ出力波形とデジタル信号であるマ
スキング信号のクロックが正確に一致していれば、両者
を正確に記録し又再生することができるものであるが、
アナログ信号とデジタル信号のクロックが独立していて
周波数がずれてくると、両信号の同期がとれなくなり、
第８図（Ｂ）に破線で示す如く例えばマスキング信号が
遅れてしまって、ノック発生後の次の点火で点火時期が
進む等の異常な波形となり、正確な記録又は再生ができ
ナクするという問題点を有していた。
ように、前記デジタル信号変換器、Ａ／Ｄ変換器、デジ
タル信号発生器、Ｄ／Ａ変換器等にそれぞれ専用のクロ
ックを設けると、記録又は再生開始時に全クロックを同
期させて、エンジン実信号の記録や再生を同時に開始し
ても、クロックの違いにより、数十分ぐらいの記録又は
再生で、デジタル信号とアナログ信号の間に時間ずれが
生じてしまい、エンジン実信号を正確に記録も、又は再
生することができなくなるという問題点を有していた。 即ち、例えばエンジンのノック信号を記録する場合、第
８図（Ａ）に示すようなノックセンサの出力波形をアナ
ログで記録すると共に、第８図＜８）に示すような、点
火時期近傍以外では閉じられて、ノック以外の原因によ
るノック判定の誤りを防止するためのマスキング信号を
デジタルで記録する必要がある。この場合、アナログ信
号であるノックセンサ出力波形とデジタル信号であるマ
スキング信号のクロックが正確に一致していれば、両者
を正確に記録し又再生することができるものであるが、
アナログ信号とデジタル信号のクロックが独立していて
周波数がずれてくると、両信号の同期がとれなくなり、
第８図（Ｂ）に破線で示す如く例えばマスキング信号が
遅れてしまって、ノック発生後の次の点火で点火時期が
進む等の異常な波形となり、正確な記録又は再生ができ
ナクするという問題点を有していた。
本発明は、前記従来の問題点を解消するべくなされたも
ので、デジタル信号及びアナログ信号を長時間に亘って
正確に記録することができる信号の記録装置を提供する
ことを第１の目的とする。 本発明はヌ、デジタル信号及びアナログ信号を長時間に
亘って正確に記録・発生することができる信号の記録・
発生装置を提供することを第２の目的とする。 （問題点を解決するための手段】 本発明は、信号の記録装置において、第１図にその要旨
構成を示す如く、デジタル信号の論理レベル遷移時刻及
び遷移後の論理レベルを促えて記録用データに変換する
デジタル信号変換手段と、アナログ信号をデジタル信号
に変換して記録用データとするためのＡ／Ｄ変換手段と
、前記デジタル信号変換手段及びＡ／’Ｄ変換手段出力
の記録用データを記録する記憶手段と、前記デジタル信
号変換手段及びＡ／Ｄ変換手段の共通クロツク信号を発
生するための、単一のクロック手段と、を備えることに
より、前記第１の目的を達成したものである。 又、本発明は、信号の記録・発生装置において、第２図
にその要旨構成を示す如く、デジタル信号の論理レベル
遷移時刻及び遷移後の論理レベルを促えて記録用データ
に変換するデジタル信号変換手段と、アナログ信号をデ
ジタル信号に変換して記録用データとするためのＡ／Ｄ
変換手段と、前記デジタル信号変換手段及びＡ／Ｄ変換
手段出力の記録用データを記録する記憶手段と、該記憶
手段から読み出されたデジタル信号発生用データの論理
レベル遷移時刻及び遷移後輪環レベルに応じで、信号発
生開始後の現在時刻が前記論理レベル遷移時刻、と一致
した時に、遷移後の論理レベルが前記データの遷移後輪
環レベルとなるよう、発生デジタル信号の論理レベルを
変化させるデジタル信号発生手段と、前記記憶装置から
読み出されたアナログ信号発生用データを、再びアナロ
グ信号に戻してアナログ信号を発生するためのＤ／Ａ変
換手段と、前記デジタル信号変換手段、Ａ／Ｄ変換手段
、デジタル信号発生手段及びＤ／Ａ変換手段の共通クロ
ツク信号を発生するための、単一のクロック発生手段と
、を備えることにより、前記第２の目的を達成したもの
である。
ので、デジタル信号及びアナログ信号を長時間に亘って
正確に記録することができる信号の記録装置を提供する
ことを第１の目的とする。 本発明はヌ、デジタル信号及びアナログ信号を長時間に
亘って正確に記録・発生することができる信号の記録・
発生装置を提供することを第２の目的とする。 （問題点を解決するための手段】 本発明は、信号の記録装置において、第１図にその要旨
構成を示す如く、デジタル信号の論理レベル遷移時刻及
び遷移後の論理レベルを促えて記録用データに変換する
デジタル信号変換手段と、アナログ信号をデジタル信号
に変換して記録用データとするためのＡ／Ｄ変換手段と
、前記デジタル信号変換手段及びＡ／’Ｄ変換手段出力
の記録用データを記録する記憶手段と、前記デジタル信
号変換手段及びＡ／Ｄ変換手段の共通クロツク信号を発
生するための、単一のクロック手段と、を備えることに
より、前記第１の目的を達成したものである。 又、本発明は、信号の記録・発生装置において、第２図
にその要旨構成を示す如く、デジタル信号の論理レベル
遷移時刻及び遷移後の論理レベルを促えて記録用データ
に変換するデジタル信号変換手段と、アナログ信号をデ
ジタル信号に変換して記録用データとするためのＡ／Ｄ
変換手段と、前記デジタル信号変換手段及びＡ／Ｄ変換
手段出力の記録用データを記録する記憶手段と、該記憶
手段から読み出されたデジタル信号発生用データの論理
レベル遷移時刻及び遷移後輪環レベルに応じで、信号発
生開始後の現在時刻が前記論理レベル遷移時刻、と一致
した時に、遷移後の論理レベルが前記データの遷移後輪
環レベルとなるよう、発生デジタル信号の論理レベルを
変化させるデジタル信号発生手段と、前記記憶装置から
読み出されたアナログ信号発生用データを、再びアナロ
グ信号に戻してアナログ信号を発生するためのＤ／Ａ変
換手段と、前記デジタル信号変換手段、Ａ／Ｄ変換手段
、デジタル信号発生手段及びＤ／Ａ変換手段の共通クロ
ツク信号を発生するための、単一のクロック発生手段と
、を備えることにより、前記第２の目的を達成したもの
である。
本発明においては、デジタル信号変換手段とＡ／Ｄ変換
手段のクロックを単一のり、ロック発生手 （
段から発生された共通クロツクとしたので、長時間に亘
って両者を正確に同期して作動させることができる。従
って、記録が長時間に亘る場合であっても、デジタル信
号とアナログ信号のクロックがずれることはなく、正確
な記録を行うことができる。 又、本発明は、前記デジタル信号変換手段とＡ／Ｄ変換
手段だけでなく、更に、デジタル信号発生手段と、Ｄ／
Ａ変換手段のクロックも、全て、単一のクロック発生手
段から発生された共通クロツクとしたので、長時間に亘
って、前記デジタル信号変換手段、Ａ／Ｄ変換手段、デ
ジタル信号発生手段及びＤ ／’Ａ変換手段を全て正確
に同期して作動させることができる。従って、記録や信
号発生が長時間に亘る場合であっても、クロックがずれ
ることがなく、正確な記録及び信号発生を行うことがで
きる。
手段のクロックを単一のり、ロック発生手 （
段から発生された共通クロツクとしたので、長時間に亘
って両者を正確に同期して作動させることができる。従
って、記録が長時間に亘る場合であっても、デジタル信
号とアナログ信号のクロックがずれることはなく、正確
な記録を行うことができる。 又、本発明は、前記デジタル信号変換手段とＡ／Ｄ変換
手段だけでなく、更に、デジタル信号発生手段と、Ｄ／
Ａ変換手段のクロックも、全て、単一のクロック発生手
段から発生された共通クロツクとしたので、長時間に亘
って、前記デジタル信号変換手段、Ａ／Ｄ変換手段、デ
ジタル信号発生手段及びＤ ／’Ａ変換手段を全て正確
に同期して作動させることができる。従って、記録や信
号発生が長時間に亘る場合であっても、クロックがずれ
ることがなく、正確な記録及び信号発生を行うことがで
きる。
【★施例］
以下図面を参照して、本発明の実施例を詳細に説明する
。 本発明の第１実施例は、第３図に示す如く、自動車１０
に搭載されたエンジン１２を制御するための電子制御ユ
ニット（以下ＥＣＵと称する）１４の動作状態を解析す
るためのエンジン制御シミュレータ２０に適用されてい
る。 前記エンジン制御シミュレータ２０は、各種演算処理を
行うための中央処理ユニット（以下ＣＰＵと称する）２
２と、演算データ等を記憶しておくための、内部記憶装
置であるメモリ２４と、記録用データ及び信号発生用デ
ータ等を記憶しておくための、外部記憶装置であるディ
スク装置２６Ａ、２６Ｂと、波形を再現１ノで表示する
ためのデスプレイ装置（以下ＣＲＴと称する）２８と、
パネルバッファ３２を介して前記ＥＣＵ１４のランダム
アクセスメモリ（以下ＲＡＭと称する）やレジスタの内
部情報を読み出すためのＥＣＵパネルインターフェース
３４と、計測用バッファ３６を介して入力される、前記
エンジン１２の実信号のうち、デジタル信号の論理レベ
ル遷移時刻及び遷移後の論理レベルを捉えて記録用デー
タに変換するデジタル信号計測ユニット３８と、同Ｃく
前記計測バッファ３６を介して入力されるアナログ信号
をデジタル信号に変換して記録用データとするためのＡ
／Ｄ変換器４０Ａが内蔵された入出力インターフェース
回路４０と１．前記ディスク装置２６Ｂから読み出され
たデジタル信号発生用データの論理レベル遷移時刻及び
遷移後論理レベルに応じて、信号発生開始後の現在時刻
が前記論理レベル遷移時刻と一致したときに、遷移後の
論理レベルが前記データの遷移後論理レベルとなるよう
、発生デジタル信号の論理レベルを変化させるデジタル
信号発生ユニット４２と、同じく前記ディスク装置２６
Ｂから読み出されたアナログ信号発生用データを、再び
アナログ信号に戻してアナログ信号を発生するためのＤ
／Ａ変換器４４と、シミュレーション時に、前記デジタ
ル信号発生ユニット４２及びＤ／Ａ変換器４４で発生さ
れた信号を、シミュレーション対象のＥＣＬ１１４に出
力するための信号発生バッファ４６と、同じくシミュレ
ーション時に前記ＥＣＵ１４と接続される、例えばイン
ジェクタを含む疑似負荷４８とから構成されている。 このようなエンジン制御シミュレータ２０において、従
来は、例えば前記ＥＣＵパネルインターフェース３４の
クロック、デジタル信号計測ユニッ１−３８のクロック
、前記Ａ／Ｄ変換器４０Ａのクロック、前記デジタル信
号発生ユニット４２のクロック、及び前記Ｄ／Ａ変換器
４４のクロックが全て互いに独立とされていたものであ
るが、この第１実施例においては、前記ＥＣＵパネルイ
ンターフェース３４及びＡ／Ｄ変換器４０Ａのクロック
を省略して、前記デジタル信号計測ユニット３８内のク
ロックから出力される外部クロックＣＬＫ１、ＣＬＫ２
によって外部同期サンプリングさせるようにしている。 即ち、前記デジタル信号計測ユニツ１〜３８は、例えば
第４図に詳細に示す如く、各デジタル信号の論理レベル
が遷移したところ、即ちエツジを検出するためのエツジ
検出回路、３８Ａと、複数のエツジ検出回路３８Ａにお
いて同時にエツジ部を検出した場合に、記録データの優
先順位を決めて、例えば番号の若い順とするためのエツ
ジ検出優先制御回路３８Ｂと、エツジ検出データ、初期
及び定周期で論理レベルを確認するための初期／定周期
レベルデータ、及びカウンタのオーバーフロー回数を表
わすオーバーフローデータの３種類のデータのうち、２
駆上にデータ記録の競合関係が生じた場合に、予め定め
られた優先順位に従って優先制御信号を前記エツジ検出
優先制御回路３８Ｂに出力５Ｖるためのレベル優先制御
回路３８Ｃと、初期及び定周期に初期／定周期レベルデ
ータ要求信号を発生する初期／定周期レベルデータ要求
信号発生回路３８Ｄと、水晶発振器３８Ｅによって制御
された発振回路３８Ｆと、該発振回路３８Ｆから入力さ
れるクロック信号を計数する第１カウンタ３．８ Ｇと
、同じく発振回路３８Ｆのクロック信号を計数して、各
々前記Ａ／Ｄ変換器４０Ａ及びＥＣＵパネルインターフ
ェース３４に、外部クロックＣＬＫ１、ＣＬＫ２として
出力するための第２及び第３カウンタ３８Ｈ１３８Ｊと
、前記エツジ検出データ、初期／定周期レベルデータ、
オーバフローデータの３種類のデータをデータバスから
得て生成するデータ生成回路３８にと、一度に多数のデ
ータが発生した場合に一時記憶する機能を有するバッフ
ァメモリ３８Ｌとから構成されている。 前記パネルバッファ３２は、第５図に詳細に示す如く、
アドレス情報が設定されるアドレスラッチ回路３２Ａと
、該アドレスラッチ回路３２Ａに設定されたアドレスと
アドレスバス３２Ｂ上のアドレスを比較する比較回路３
２Ｇと、該比較回路３２Ｃで一致が検出された時に、デ
ータバス３２Ｄ上のデータをラッチするデータラッチ回
路３２Ｅとから構成されている。前記アドレスラッチ回
路３２Ａ、比較回路３２Ｃ及びデータラッチ回路３４Ｅ
は、例えば１５個ずつ用意されている。 前記ＥＣＵパネルインターフェース３４は、同じく第５
図に詳細に示す如く、前記デジタル信号計測ユニット３
８の第３カウンタ３８Ｊから入力される外部クロックＣ
ＬＫ２によって制御されるタイマ３４Ａと、前記パネル
バッファ３２のアドレスラッチ回路３２Ａに読み出した
い内部情報のアドレスを計測開始前に設定しておくと共
に、計測開始後は、前記タイマ３４Ａから割込回路３４
Ｂを介して入力される一定時間毎の割込信号に同期して
前記データラッチ回路３４Ｅのデータを読み出すための
ＣＰＵ３４Ｃと、メモリ３４Ｄと、読み出された情報を
前記入出力インターフェース回路４０のチャンネルコン
トローラ４０Ｄを介して、そのメモリ４０Ｅに出力する
ための出力回路３４Ｅと、前記入出力インターフェース
回路４０のメモリ４０Ｆから、そのチャンネルコントロ
ーラ４０Ｇを介して入力されるアドレス情報等を取込む
ための入力回路３４Ｆとから構成されている。 前記Ａ／Ｄ変換器４０Ａは、前出第３図に詳細に示した
如く、前記計測バッファ３６を介して入力されるアナロ
グ信号をデジタル信号に変換するためのＡ／Ｄ変換部４
０Ｂと、該Ａ／Ｄ変換部４０Ｂでデジタル変換された信
号を取込むための、前記デジタル信号計測ユニット３８
出力の外部り白ツクＣＬＫ１によって外部同期されたチ
ャンネルコントローラ４０Ｃとから構成されている。 この第１実施例においては、前記デジタル信号計測ユニ
ット３８の発振回路３８Ｆから発生されるクロック信号
によって、該デジタル信号計測ユニット３８のクロック
が１ｌｉｌＪＩｆｌされているだけでなく、前記ＥＣＵ
パネルインターフェース３４及びＡ／Ｄ変換器４０Ａが
共に外部同期制御されているので、ＥＣＵ１４内の内部
メモリに関するデジタル情報、デジタル計測情報、アナ
ログ計測情報の王者が全て同期して計測される。従って
、計測が長詩間に亘る場合であっても、クロックの周期
がずれることがなく、精度の高い測定を行うことができ
る。 次に、本発明の第２実施例を詳細に説明する。 この第２実施例は、第６図に示す如く、前記第１実施例
と同様のＣＰＵ２２、メモリ２４、ディスク装置２６Ａ
、２６Ｂ、ＣＲＴ２８、パネルバッファ３２、ＥＣＵパ
ネルインターフェース３４、計測バッファ３６、デジタ
ル信号計測ユニット３８、Ａ／Ｄ変換器４０Ａを含む入
出力インターフェース回路４０、デジタル信号発生ユニ
ット４２、Ｄ／Ａ変換器４４、信号発生バッファ４６及
び疑似負荷４８を含むエンジン制御シミュレータ２０に
おいて、前記第１実施例と同様に、前記デジタル信号計
測ユニット３８から出力される外部クロックＣＬＫＩ及
びＣＬＫ２で前記Ａ／Ｄ変換器４０Ａ及びＥＣＵパネル
インターフェース３４を外部同期制御づると共に、更に
、同じくデジタル信号計測ユニット３８から出力される
外部クロックＣＬ、Ｋ ３及びＣＬＫ４で、前記デジタ
ル信号発生ユニット４２及び、出力ボート４０Ｋを介し
て前記Ｄ／Ａ変換器４４にデジタル信号を出力する入出
力インターフェース回路４０のメモリ４００も外部同期
制御するようにしたものである。第６図において、４０
Ｈは、前記メモリ４０Ｊを制御するためのチャンネルコ
ントローラである。 他の点については前記第１実施例と同様であるので説明
は省略する。 前記デジタル信号発生ユニット４２は、例えば第７図に
詳細に示す如く、前記入出力インターフェース回路４０
のメモリ４０１及びチャンネルコントローラ４０Ｍを介
して、前記ディスク装置２６Ｂから読み出されたデジタ
ル信号発生用データを一時的に記憶して、一度に多数の
データが発生されたときの処理遅れを防ぐためのバッフ
ァメモリ４２Ａと、前記デジタル信号計測ユニット３８
から入力される外部クロックＣＬＫ３を計数することに
よって論理信号発生開始後の現在時刻を計数しているカ
ウンタ４２Ｂと、前記バッファメモリ４２Ａの遷移時刻
データを前記カウンタ４２Ｂで計数されている現在時刻
と比較し、一致したときに出力を発生するタイムコンパ
レータ回路４２Ｃと、該タイムコンパレータ回路４２Ｃ
の出力に応じて、バッファメモリ４２Ａの信号ラベルデ
ータに対応する特定ボートの論理レベルを、同じくバッ
ファメモリ４２Ａの論理レベルデータと一致するよう遷
移して、デジタル信号を発生するアウトプットラッチ回
路４２Ｄとから構成されている。 この第２実施例においては、計測系だけでなく信号発生
系のクロックも共通化されているので、計測系・信号発
生系の同期を常に確実に取ることができる。 なお、前記実施例においては、いずれも、クロック発生
手段である発振回路３８Ｆがデジタル信号計測ユニット
３８に内蔵されていたが、クロック発生手段の配設場所
はこれに限定されず、他のユニットに内蔵したり、又は
、全てのユニットから独立して設けたりすることも可能
である。 前記実施例は、いずれも本発明をエンジン制御シミュレ
ータに適用したものであるが、本発明の適用範囲はこれ
に限定されず、一般の信号記録装置や信号記録・発生装
置にも同様に適用できることは明らかである。 【発明の効果】 以上説明した通り、本発明によれば、記憶手段に記録さ
れるデジタル信号とアナログ信号を完全に同期させるこ
とができ、従って、記録が長い時間に亘る場合であって
も、信号ずれ等の不具合を生じることはない。又、記録
系だけでなく信号発生系との同期も取るようにした場合
には、信号発生系についても完全に同期を取ることがで
き、発生信号がずれてしまうことがない等の優れた効果
を有する。
。 本発明の第１実施例は、第３図に示す如く、自動車１０
に搭載されたエンジン１２を制御するための電子制御ユ
ニット（以下ＥＣＵと称する）１４の動作状態を解析す
るためのエンジン制御シミュレータ２０に適用されてい
る。 前記エンジン制御シミュレータ２０は、各種演算処理を
行うための中央処理ユニット（以下ＣＰＵと称する）２
２と、演算データ等を記憶しておくための、内部記憶装
置であるメモリ２４と、記録用データ及び信号発生用デ
ータ等を記憶しておくための、外部記憶装置であるディ
スク装置２６Ａ、２６Ｂと、波形を再現１ノで表示する
ためのデスプレイ装置（以下ＣＲＴと称する）２８と、
パネルバッファ３２を介して前記ＥＣＵ１４のランダム
アクセスメモリ（以下ＲＡＭと称する）やレジスタの内
部情報を読み出すためのＥＣＵパネルインターフェース
３４と、計測用バッファ３６を介して入力される、前記
エンジン１２の実信号のうち、デジタル信号の論理レベ
ル遷移時刻及び遷移後の論理レベルを捉えて記録用デー
タに変換するデジタル信号計測ユニット３８と、同Ｃく
前記計測バッファ３６を介して入力されるアナログ信号
をデジタル信号に変換して記録用データとするためのＡ
／Ｄ変換器４０Ａが内蔵された入出力インターフェース
回路４０と１．前記ディスク装置２６Ｂから読み出され
たデジタル信号発生用データの論理レベル遷移時刻及び
遷移後論理レベルに応じて、信号発生開始後の現在時刻
が前記論理レベル遷移時刻と一致したときに、遷移後の
論理レベルが前記データの遷移後論理レベルとなるよう
、発生デジタル信号の論理レベルを変化させるデジタル
信号発生ユニット４２と、同じく前記ディスク装置２６
Ｂから読み出されたアナログ信号発生用データを、再び
アナログ信号に戻してアナログ信号を発生するためのＤ
／Ａ変換器４４と、シミュレーション時に、前記デジタ
ル信号発生ユニット４２及びＤ／Ａ変換器４４で発生さ
れた信号を、シミュレーション対象のＥＣＬ１１４に出
力するための信号発生バッファ４６と、同じくシミュレ
ーション時に前記ＥＣＵ１４と接続される、例えばイン
ジェクタを含む疑似負荷４８とから構成されている。 このようなエンジン制御シミュレータ２０において、従
来は、例えば前記ＥＣＵパネルインターフェース３４の
クロック、デジタル信号計測ユニッ１−３８のクロック
、前記Ａ／Ｄ変換器４０Ａのクロック、前記デジタル信
号発生ユニット４２のクロック、及び前記Ｄ／Ａ変換器
４４のクロックが全て互いに独立とされていたものであ
るが、この第１実施例においては、前記ＥＣＵパネルイ
ンターフェース３４及びＡ／Ｄ変換器４０Ａのクロック
を省略して、前記デジタル信号計測ユニット３８内のク
ロックから出力される外部クロックＣＬＫ１、ＣＬＫ２
によって外部同期サンプリングさせるようにしている。 即ち、前記デジタル信号計測ユニツ１〜３８は、例えば
第４図に詳細に示す如く、各デジタル信号の論理レベル
が遷移したところ、即ちエツジを検出するためのエツジ
検出回路、３８Ａと、複数のエツジ検出回路３８Ａにお
いて同時にエツジ部を検出した場合に、記録データの優
先順位を決めて、例えば番号の若い順とするためのエツ
ジ検出優先制御回路３８Ｂと、エツジ検出データ、初期
及び定周期で論理レベルを確認するための初期／定周期
レベルデータ、及びカウンタのオーバーフロー回数を表
わすオーバーフローデータの３種類のデータのうち、２
駆上にデータ記録の競合関係が生じた場合に、予め定め
られた優先順位に従って優先制御信号を前記エツジ検出
優先制御回路３８Ｂに出力５Ｖるためのレベル優先制御
回路３８Ｃと、初期及び定周期に初期／定周期レベルデ
ータ要求信号を発生する初期／定周期レベルデータ要求
信号発生回路３８Ｄと、水晶発振器３８Ｅによって制御
された発振回路３８Ｆと、該発振回路３８Ｆから入力さ
れるクロック信号を計数する第１カウンタ３．８ Ｇと
、同じく発振回路３８Ｆのクロック信号を計数して、各
々前記Ａ／Ｄ変換器４０Ａ及びＥＣＵパネルインターフ
ェース３４に、外部クロックＣＬＫ１、ＣＬＫ２として
出力するための第２及び第３カウンタ３８Ｈ１３８Ｊと
、前記エツジ検出データ、初期／定周期レベルデータ、
オーバフローデータの３種類のデータをデータバスから
得て生成するデータ生成回路３８にと、一度に多数のデ
ータが発生した場合に一時記憶する機能を有するバッフ
ァメモリ３８Ｌとから構成されている。 前記パネルバッファ３２は、第５図に詳細に示す如く、
アドレス情報が設定されるアドレスラッチ回路３２Ａと
、該アドレスラッチ回路３２Ａに設定されたアドレスと
アドレスバス３２Ｂ上のアドレスを比較する比較回路３
２Ｇと、該比較回路３２Ｃで一致が検出された時に、デ
ータバス３２Ｄ上のデータをラッチするデータラッチ回
路３２Ｅとから構成されている。前記アドレスラッチ回
路３２Ａ、比較回路３２Ｃ及びデータラッチ回路３４Ｅ
は、例えば１５個ずつ用意されている。 前記ＥＣＵパネルインターフェース３４は、同じく第５
図に詳細に示す如く、前記デジタル信号計測ユニット３
８の第３カウンタ３８Ｊから入力される外部クロックＣ
ＬＫ２によって制御されるタイマ３４Ａと、前記パネル
バッファ３２のアドレスラッチ回路３２Ａに読み出した
い内部情報のアドレスを計測開始前に設定しておくと共
に、計測開始後は、前記タイマ３４Ａから割込回路３４
Ｂを介して入力される一定時間毎の割込信号に同期して
前記データラッチ回路３４Ｅのデータを読み出すための
ＣＰＵ３４Ｃと、メモリ３４Ｄと、読み出された情報を
前記入出力インターフェース回路４０のチャンネルコン
トローラ４０Ｄを介して、そのメモリ４０Ｅに出力する
ための出力回路３４Ｅと、前記入出力インターフェース
回路４０のメモリ４０Ｆから、そのチャンネルコントロ
ーラ４０Ｇを介して入力されるアドレス情報等を取込む
ための入力回路３４Ｆとから構成されている。 前記Ａ／Ｄ変換器４０Ａは、前出第３図に詳細に示した
如く、前記計測バッファ３６を介して入力されるアナロ
グ信号をデジタル信号に変換するためのＡ／Ｄ変換部４
０Ｂと、該Ａ／Ｄ変換部４０Ｂでデジタル変換された信
号を取込むための、前記デジタル信号計測ユニット３８
出力の外部り白ツクＣＬＫ１によって外部同期されたチ
ャンネルコントローラ４０Ｃとから構成されている。 この第１実施例においては、前記デジタル信号計測ユニ
ット３８の発振回路３８Ｆから発生されるクロック信号
によって、該デジタル信号計測ユニット３８のクロック
が１ｌｉｌＪＩｆｌされているだけでなく、前記ＥＣＵ
パネルインターフェース３４及びＡ／Ｄ変換器４０Ａが
共に外部同期制御されているので、ＥＣＵ１４内の内部
メモリに関するデジタル情報、デジタル計測情報、アナ
ログ計測情報の王者が全て同期して計測される。従って
、計測が長詩間に亘る場合であっても、クロックの周期
がずれることがなく、精度の高い測定を行うことができ
る。 次に、本発明の第２実施例を詳細に説明する。 この第２実施例は、第６図に示す如く、前記第１実施例
と同様のＣＰＵ２２、メモリ２４、ディスク装置２６Ａ
、２６Ｂ、ＣＲＴ２８、パネルバッファ３２、ＥＣＵパ
ネルインターフェース３４、計測バッファ３６、デジタ
ル信号計測ユニット３８、Ａ／Ｄ変換器４０Ａを含む入
出力インターフェース回路４０、デジタル信号発生ユニ
ット４２、Ｄ／Ａ変換器４４、信号発生バッファ４６及
び疑似負荷４８を含むエンジン制御シミュレータ２０に
おいて、前記第１実施例と同様に、前記デジタル信号計
測ユニット３８から出力される外部クロックＣＬＫＩ及
びＣＬＫ２で前記Ａ／Ｄ変換器４０Ａ及びＥＣＵパネル
インターフェース３４を外部同期制御づると共に、更に
、同じくデジタル信号計測ユニット３８から出力される
外部クロックＣＬ、Ｋ ３及びＣＬＫ４で、前記デジタ
ル信号発生ユニット４２及び、出力ボート４０Ｋを介し
て前記Ｄ／Ａ変換器４４にデジタル信号を出力する入出
力インターフェース回路４０のメモリ４００も外部同期
制御するようにしたものである。第６図において、４０
Ｈは、前記メモリ４０Ｊを制御するためのチャンネルコ
ントローラである。 他の点については前記第１実施例と同様であるので説明
は省略する。 前記デジタル信号発生ユニット４２は、例えば第７図に
詳細に示す如く、前記入出力インターフェース回路４０
のメモリ４０１及びチャンネルコントローラ４０Ｍを介
して、前記ディスク装置２６Ｂから読み出されたデジタ
ル信号発生用データを一時的に記憶して、一度に多数の
データが発生されたときの処理遅れを防ぐためのバッフ
ァメモリ４２Ａと、前記デジタル信号計測ユニット３８
から入力される外部クロックＣＬＫ３を計数することに
よって論理信号発生開始後の現在時刻を計数しているカ
ウンタ４２Ｂと、前記バッファメモリ４２Ａの遷移時刻
データを前記カウンタ４２Ｂで計数されている現在時刻
と比較し、一致したときに出力を発生するタイムコンパ
レータ回路４２Ｃと、該タイムコンパレータ回路４２Ｃ
の出力に応じて、バッファメモリ４２Ａの信号ラベルデ
ータに対応する特定ボートの論理レベルを、同じくバッ
ファメモリ４２Ａの論理レベルデータと一致するよう遷
移して、デジタル信号を発生するアウトプットラッチ回
路４２Ｄとから構成されている。 この第２実施例においては、計測系だけでなく信号発生
系のクロックも共通化されているので、計測系・信号発
生系の同期を常に確実に取ることができる。 なお、前記実施例においては、いずれも、クロック発生
手段である発振回路３８Ｆがデジタル信号計測ユニット
３８に内蔵されていたが、クロック発生手段の配設場所
はこれに限定されず、他のユニットに内蔵したり、又は
、全てのユニットから独立して設けたりすることも可能
である。 前記実施例は、いずれも本発明をエンジン制御シミュレ
ータに適用したものであるが、本発明の適用範囲はこれ
に限定されず、一般の信号記録装置や信号記録・発生装
置にも同様に適用できることは明らかである。 【発明の効果】 以上説明した通り、本発明によれば、記憶手段に記録さ
れるデジタル信号とアナログ信号を完全に同期させるこ
とができ、従って、記録が長い時間に亘る場合であって
も、信号ずれ等の不具合を生じることはない。又、記録
系だけでなく信号発生系との同期も取るようにした場合
には、信号発生系についても完全に同期を取ることがで
き、発生信号がずれてしまうことがない等の優れた効果
を有する。
第１図は、本発明に係る信号の記録装置の要旨構成を示
づブロック線図、第２図は、同じく信号の記録・発生装
置の要旨構成を示すブロック線図、第３図は、本発明が
採用されたエンジン制御シミュレータの第１実施例の構
成を示すブロック線図、第４図は、前記１実施例で用い
られているデジタル信号計測ユニットの構成を示すブロ
ック線図、第５図は、同じくパネルバッファ及びＥＣＵ
パネルインターフェースの構成を示すブロック線図、第
６図は、本発明が採用されたエンジン制御シミュレータ
の第２実施例の構成を示すブロック線図、第７図は、前
記第２実施例で用いられているデジタル信号発生ユニッ
トの構成を示すブロック線図、第８図は、ノックセンサ
出力波形とマスキング信号の関係の例を示す縮図である
。 ２０・・・エンジン制御シミュレータ、２２・・・中央
処理ユニット＜ＣＰＵ）、２４・・・メモリ、 ２６Ａ、２６Ｂ・・・ディスク装置、 ３４・・・ＥＣＵパネルインターフェース、３６・・・
計測バッファ、 ３８・・・デジタル信号計測ユニット、３８Ｆ・・・発
振回路、 ４０・・・入出力インターフェース回路、４０Ａ・・・
アナログ−デジタル（Ａ／Ｄ）変換器、４２・・・デジ
タル信号発生ユニット、４４・・・デジタル−アナログ
（Ｄ／Ａ）変換器、４６・・・信号発生バッファ、 ＣＬＫ１〜ＣＬＫ４・・・外部クロック。
づブロック線図、第２図は、同じく信号の記録・発生装
置の要旨構成を示すブロック線図、第３図は、本発明が
採用されたエンジン制御シミュレータの第１実施例の構
成を示すブロック線図、第４図は、前記１実施例で用い
られているデジタル信号計測ユニットの構成を示すブロ
ック線図、第５図は、同じくパネルバッファ及びＥＣＵ
パネルインターフェースの構成を示すブロック線図、第
６図は、本発明が採用されたエンジン制御シミュレータ
の第２実施例の構成を示すブロック線図、第７図は、前
記第２実施例で用いられているデジタル信号発生ユニッ
トの構成を示すブロック線図、第８図は、ノックセンサ
出力波形とマスキング信号の関係の例を示す縮図である
。 ２０・・・エンジン制御シミュレータ、２２・・・中央
処理ユニット＜ＣＰＵ）、２４・・・メモリ、 ２６Ａ、２６Ｂ・・・ディスク装置、 ３４・・・ＥＣＵパネルインターフェース、３６・・・
計測バッファ、 ３８・・・デジタル信号計測ユニット、３８Ｆ・・・発
振回路、 ４０・・・入出力インターフェース回路、４０Ａ・・・
アナログ−デジタル（Ａ／Ｄ）変換器、４２・・・デジ
タル信号発生ユニット、４４・・・デジタル−アナログ
（Ｄ／Ａ）変換器、４６・・・信号発生バッファ、 ＣＬＫ１〜ＣＬＫ４・・・外部クロック。
Claims (2)
- （１）デジタル信号の論理レベル遷移時刻及び遷移後の
論理レベルを促えて記録用データに変換するデジタル信
号変換手段と、 アナログ信号をデジタル信号に変換して記録用データと
するためのアナログ−デジタル変換手段と、 前記デジタル信号変換手段及びアナログ−デジタル変換
手段出力の記録用データを記録する記憶手段と、 前記デジタル信号変換手段及びアナログ−デジタル変換
手段の共通クロツク信号を発生するための、単一のクロ
ツク手段と、 を備えたことを特徴とする信号の記録装置。 - （２）デジタル信号の論理レベル遷移時刻及び遷移後の
論理レベルを促えて記録用データに変換するデジタル信
号変換手段と、 アナログ信号をデジタル信号に変換して記録用データと
するためのアナログ−デジタル変換手段と、 前記デジタル信号変換手段及びアナログ−デジタル変換
手段出力の記録用データを記録する記憶手段と、 該記憶手段から読み出されたデジタル信号発生用データ
の論理レベル遷移時刻及び遷移後論理レベルに応じて、
信号発生開始後の現在時刻が前記論理レベル遷移時刻と
一致した時に、遷移後の論理レベルが前記データの遷移
後論理レベルとなるよう、発生デジタル信号の論理レベ
ルを変化させるデジタル信号発生手段と、 前記記憶手段から読み出されたアナログ信号発生用デー
タを、再びアナログ信号に戻してアナログ信号を発生す
るためのデジタル−アナログ変換手段と、 前記デジタル信号変換手段、アナログ−デジタル変換手
段、デジタル信号発生手段及びデジタル−アナログ変換
手段の共通クロツク信号を発生するための、単一のクロ
ツク発生手段と、 を備えたことを特徴とする信号の記録・発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15044484A JPS6128818A (ja) | 1984-07-19 | 1984-07-19 | 信号の記録装置及び記録・発生装置 |
| US06/756,944 US4777618A (en) | 1984-07-19 | 1985-07-19 | Method of storing, indicating or producing signals and apparatus for recording or producing signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15044484A JPS6128818A (ja) | 1984-07-19 | 1984-07-19 | 信号の記録装置及び記録・発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6128818A true JPS6128818A (ja) | 1986-02-08 |
Family
ID=15497065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15044484A Pending JPS6128818A (ja) | 1984-07-19 | 1984-07-19 | 信号の記録装置及び記録・発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128818A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546190A (en) * | 1977-06-15 | 1979-01-18 | Black & Decker Mfg Co | Climbbover device for use in moving mechanism of portable tool and operating handle |
| JPS5546579A (en) * | 1978-09-30 | 1980-04-01 | Toshiba Corp | Method of fabricating semiconductor device |
-
1984
- 1984-07-19 JP JP15044484A patent/JPS6128818A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546190A (en) * | 1977-06-15 | 1979-01-18 | Black & Decker Mfg Co | Climbbover device for use in moving mechanism of portable tool and operating handle |
| JPS5546579A (en) * | 1978-09-30 | 1980-04-01 | Toshiba Corp | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648374B2 (ja) | ||
| JPH0651077A (ja) | 事象の頻度の時間プロフィールを求める方法および装置 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| KR100265322B1 (ko) | 공유자원의 상태를 결정하는 방법 및 장치 | |
| JPS6128818A (ja) | 信号の記録装置及び記録・発生装置 | |
| RU98112238A (ru) | Способ и устройство для определения состояния совместно используемого ресурса | |
| JPS6128145A (ja) | コンピユ−タ内部情報の記憶・表示方法 | |
| US4777618A (en) | Method of storing, indicating or producing signals and apparatus for recording or producing signals | |
| EP1164700A1 (en) | Data flow synchronization | |
| JP3186846B2 (ja) | Ｌｓｉテスタ | |
| JP3063357B2 (ja) | Ｌｓｉテスタ | |
| JP3793994B2 (ja) | シリアルデータ出力装置の試験装置 及びその試験方法 | |
| SU744580A1 (ru) | Устройство дл контрол логических схем | |
| JP2786033B2 (ja) | 時間測定装置 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| SU1539781A1 (ru) | Устройство дл контрол дискретных объектов | |
| JPH06111030A (ja) | 計測データ収録装置 | |
| JPH01204526A (ja) | 量子化ノイズの抑制方法および回路 | |
| JPH06235743A (ja) | バースト波の周波数測定法 | |
| JP2507879Y2 (ja) | Ｉｃ試験装置 | |
| SU1437865A1 (ru) | Устройство дл контрол цифровых узлов | |
| JP3336054B2 (ja) | パルスジェネレータ及び信号発生装置 | |
| JPS6128147A (ja) | コンピユ−タ内部情報の記憶方法 | |
| JPH07334412A (ja) | 画像データ転送回路 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 |