SU744580A1 - Устройство дл контрол логических схем - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ

Изобретение относитс  к вычислительной технике и может быть использовано дл  поиска неисправностей и ошибок в аппаратных и программных средствах электронного цифрового оборудовани . Известно устройство дл  диагностики неисправности в логических схемах, содержащее тактовый генератор, счетчик импульсов, блок вычислени  синдрома, дешифратор, элементы ИЛИ, счетчики неисправностей, коммутатор, элементы И, дополнительный генератор импуль сов 1. Недостатком известного устройства  вл етс  невозможность анализа логаческих временны диаграмм. Наиболее близким Тс изобретению по техни ческой сущности и достигаемому результату  вл етс  устройство дл  обнаружени  ошибок, содержащее входной регистр , запоминающее устройство, блок управлени  устройством отображени , устройство отображени , Щ1фровой компаратор, блок цифровой задержки и блок управлени  запоминающим устройством, при этом выходы входного регистра подключе

cifKi-iKi:isf.,.

WiaAAiB«il-iiiiAwA ;4ut ii ii :

V -loiilai -iii K Xt fetti ы к исследуемому объекту, синхронизирующие входы регистра подключень к входной тине синхронизации его анализатора, синхрошзирующие входы блока пифровой задержки подключены к входной шине синхронизации анализатора , входы блока )гщ авлени  запоминающего устройства соединены с входами анализатора 2. Недостатком известного устройства  вл етс  то, что оно не обеспечивает возможность анализа временных диаграмм синхронных и аоюхронных схем. Цель изобретени  - повьщ1ение надежности устройства. Дл  достижени  поставленной цели в устройство дл  контрол  логических схем, содержащее регистр, цифровой компаратор, блок задержки , блоки зшравлени , блок пам ти, блок индикации, причем первый и второй входы регистра  вл ютс  входами устройства, выходы регистра подключены к соответствующим входам блока пам ти и к соответствующим входам цифрового компаратора, выход:. которого соединен . с первым входом блока задержки, второй вход которого соединен с третьим входом регистра и с управл ющим входом первого блока управлени , второй вход которого подключен к выходу блока задержки, выход первого блока управлени  соединен со входом . блока пам ти и с управл ющим входом второго блока управлени , выход которого соединен с блоком индикации, введены блок синхронизации , генератор импульсов, преобразователь кодов , блок выработки временной диаграммы блок выработки знаковой информации, причем первый вход блока синхронизации  вл етс  синхронным входом устройства, выход блока синхронизации соединен со входом регистра, второй вход блока синхронизации пбдключен к выходу генератора импульсов, выход блока пам ти соединен со входом преобразовател  кодов, первый выход которого подключен ко входу блока выработки знаковой информации, второй вход преобразовател  кодов соединен с блоком выработки временной диаграммы,

ВЫХОД которого подключен ко второму входу блока индикации, третий вход которого соеди . нен с выходом блока выработки знаковой информации .

На фиг. 1 приведена блок-схема устройст ва; на фиг. 2 - временна  диаграмма, объ сн юща  принцип работы устройства при анализе логической временной диаграммы.

Устройство дл  контрол  логических схем содержит входы 1 устройства, вход 2 внешней синхронизации, регистр 3, цифровой компаратор 4, блок 5 задержки, блок 6 пам ти, первый блок 7 управлени , второй блок 8 управлени , блок 9 индикации, генератор 10 импульсов , блок 11 синхронизации, блок 12 преобразовани  информации, блок 13 выработки временной диаграммы, блок 14 выработки знаковой информации.

Устройство дл  контрол  логических схем работает в двух режимах следующим образом. Первый режим работы - анализ логических состо ний.

В этом режиме вход 2 синхронизации устройства подключаетс  к синхронному синхросигналу исследуемого объекта, а входы данных - к провер емым точкам объекта. При ка сДом поступлении синхроимпульса во входном регистре 3 происходит запоминание логических состо ний входов объекта, а затем та же информаци  переписываетс  в блок 6 пам ти . При откладке программ часто возникает необходийОстЬ 1 ОйтроЛироВ1ать массив данньи , в районе какого-либо ключевого слова. В этом случае опёратором с помощью блока управлени  заноситс  требуемое слово в цифровой компаратор 4 в двоичном формате. Когда входное слово. из массива входных данных сравик Жетей с ключёвьтм crtotoM, з правлёнйё пёрё даетс  к блокам 7, 8 управлени  и блоку 9 ин445804

дикации таким, образом, что если требуетс  контролировать данные, предшествующие ключевому слову, то тогда происходит прекращение процесса непрерывной записи в блок 6 паJ м ти и устройство переходит в режим отображени  информации, а если требуетс  массив данных, последующих ключевому слову, то в этом случае сигнал из цифрового компаратора 4 дает разрешение з аписи в блок 6 пам ти 0 до ее заполнени , после чего информаци  отображаетс . При желании оператор может задержать сбор данных на определенное число перио , дов синхросигнала. В этом случае оператор заносит в блок 5 задержки требуемую величину 5 задержки. После прихода сигнала сравнени  из цифрового компаратора 4 в блок 5 задержки запускаетс  счетчик синхроимпульсов, и как только счетчик сосчитает требуемое оператором число импульсов, управление передаетс 

0 к блокам 7, 8 управлени  вышеуказанным способом .

После заполнени  блока 6 пам ти данными начинаетс  процесс обработки информации дл  отображени .

5 Дл  индикации логических временных диаграмм , состо щих из 16 линий, применены участки под определенными номерами, а в каждом участке выдел ютс  фиксированные развертки дл  проведени  линий, обозначаю0 щих логические уровни 1 и О, например, перва  развертка предназначаетс  дл  проведени  линии логической 1, а двенадцата  Дл  логического О. Дл  отображени  цифровой информации принимаетс  участок под но5 мером 3.

Информаци , считанна  из блока 6 пам ти, передаетс  в блок 12 преобразовани  кодов, где происходит ее преобразование в форме, удобной дл  работы блоков 13 и 14. Например

0 дл  блока 13 блок 12 преобразовани  кодов осуществл ет коммутацию разр дов от 16-разр дных слов разр д за разр дом. По значени м логических состо ний данного разр да в блоке, 13 происходит выработка управл ющего сигна5 ла засвечиванием пуча в соответствующих развертках . Дл  блока 14 блок 12 осуществл ет преобразование информации в двоичной, восьмеричной или шестнадцатиричной формах. В блоке 14 Помещаетс  знаковый генератор, ко ,, торый в соответствии с полученной информацией осуществл ет выработку управл ющего сигнала засвечением луча в требуемых развертках и точках.

Цифрова  информаци  соответствует только

Claims (2)

1. одной  чейке пам ти, тогда как временна  диаграмма содержит информацию как с этой  чейки палЛ ти, так и несколько битов информащй по каждому каналу в сторону возрастани  номера  чеек блока пам ти. 5. 7 Второй режим работы - анализ логических временных диаграмм. В этом режиме работы устройства дл  конт рол  логических схем синхронизируетс  не внешними сигналами, а внутренним генератором 10 импульсов, частота которого выбираетс  на несколько пор дков выше, чем частота, циркулирующа  на входных шинах устройства. Принцип работы устройства в этом режиме по сн ет временна  диаграмма, показанна  на фиг.
2. 2. Диаграмма 15 показьшает импульсы генератора 10 импульсов, линии 16 показывают вре-. ме ные диаграммы на входных шинах устрой . ства. При каждом импульсе генератора происходит запоминание логических состо ний входов в цифровой форме вначале во входном ре гистре, а затем в блоке 6 пам ти. После заполнени  блока 6 пам ти происходит обработка информации, т. е. преобразова ние и выдача на монитор дл  отображени  (фиг. 2, 17). Полученна  временна  диаграмма не показывает в точности те фронты и амплиту ды сигналов, которые могли бы наблюдатьс  на экране осциллографа, а показывает лишь так называемые псевдоимпульсь, kotoptie при большой частоте генератора 10 импульсов дают достаточно полное представление о функционировании провер емой логической схемы. Частота генератора выбираетс  пор дка 100 мГц, это дает возможность измер ть временные интервалы с точностью 10 Не, В этом режиме провер ютс  как синхронные , так и асинхронные схемы. Формула изобретени  Устройство дл  контрол  логических схем содержащее регистр, цифровой компаратор, блок задержки, блоки управлени , блок пам tiУ-J;У- -J ,Лf.af. : ri1 - - :tfFr- --r f - f -J f -f---ifffi frf:i itfiasnA-aJ.M iiooAt

   ««jwfge SSS ffl SsSasS-SrK J JK-SScri 0 ти и блок индикации, причем первый и второй входы регистра  вл ютс  входами устройства, выходит регистра пбД сЛк5чеНы к сш ветствующиМ входам блока пам ти и к соответствую1цим входам цифрового компаратора, выход которого соединен с первым входом блока задержки , второй вход которого соединен с третьим входом {Регистра и с управл ющим входом первого блока управлени , второй вход которого подключен к выходу блока задержки, выход первого блока управлени  соединен со входом блока пам ти и с управл ющим входом второго блока управлени , выход которого соединен с блоком индикации, отличающеес  тем, что, с целью повышени  надежности , в устройство введены блок синхронизации , генератор импульсов, преобразователь кодов, блок выработки временной диаграммы, блок выработки знаковой информации, причем первыйвход блока синхронизации  вл етс  синхронным входом устройства, выход блока синхрониза1даиСбёДиНён(Сб ВХОДОМ pcfHctpa, второй вход блока синхронизации подключен к выходу генератора импульсов, выход блока пам ти соединен со входом преобразовател  кодов, первый выход котброго подключен ко входу блока выработки знаковой информации, второй вход преобразовател  кодов соединен с блоком выработки временной диаграммы, выход которого подключен ко второму входу блока индикации, третий вход которого соединен с выходом блока выработки знаковой информации . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №548862, кл. G 06 F 11/00, 1975. .2. За вка Великобритании N 1382006, кл. G 06 F 11/00, 1975 (прототип).