JPS6128145A - コンピユ−タ内部情報の記憶・表示方法 - Google Patents
コンピユ−タ内部情報の記憶・表示方法Info
- Publication number
- JPS6128145A JPS6128145A JP15044684A JP15044684A JPS6128145A JP S6128145 A JPS6128145 A JP S6128145A JP 15044684 A JP15044684 A JP 15044684A JP 15044684 A JP15044684 A JP 15044684A JP S6128145 A JPS6128145 A JP S6128145A
- Authority
- JP
- Japan
- Prior art keywords
- internal information
- computer
- data
- input
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/263—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the program execution being modifiable by physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
エンジンとコンピュータ、センサ、アクチュエータが、
１つのフィードバック制御系を構成しているエンジン制
御システムを解析するには、その電子制御ユニットの数
十チャンネルに及ぶ全入出力信号とマイクロプロセッサ
の内部情報を同期化させて計測することが不可欠である
。 従って、コンピュータの入出力信号だけでなく、ランダ
ムアクセスメモリやレジスタ等に記憶されたコンピュー
タの内部情報も同時に記憶し、表示することが考えられ
る。
１つのフィードバック制御系を構成しているエンジン制
御システムを解析するには、その電子制御ユニットの数
十チャンネルに及ぶ全入出力信号とマイクロプロセッサ
の内部情報を同期化させて計測することが不可欠である
。 従って、コンピュータの入出力信号だけでなく、ランダ
ムアクセスメモリやレジスタ等に記憶されたコンピュー
タの内部情報も同時に記憶し、表示することが考えられ
る。
しかしながら、コンピュータの入出力信号を計測し、記
憶したデータと、コンピュータの内部情報を読み出し、
記憶したデータの同期がとれていないと、」ンビュータ
が入力信号をどのような値として扱い、これをどのよう
に処理して出力値を算出したか、又、その算出値と出力
信号の対応、タイミングは正しいか等の計測・解析が行
えないという問題点を有していた。
憶したデータと、コンピュータの内部情報を読み出し、
記憶したデータの同期がとれていないと、」ンビュータ
が入力信号をどのような値として扱い、これをどのよう
に処理して出力値を算出したか、又、その算出値と出力
信号の対応、タイミングは正しいか等の計測・解析が行
えないという問題点を有していた。
本発明は、前記従来の問題点を解消するべくなされたも
ので、コンピュータの入出力信号の変化とこれに対する
コンピュータの内部情報の変化を時間的に一致させて表
示することができ、従って、コンピュータの動作状態を
適確に解析することができるコンピュータ内部情報の記
憶・表示方法を提供することを目的とする。
ので、コンピュータの入出力信号の変化とこれに対する
コンピュータの内部情報の変化を時間的に一致させて表
示することができ、従って、コンピュータの動作状態を
適確に解析することができるコンピュータ内部情報の記
憶・表示方法を提供することを目的とする。
本発明は、ランダムアクセスメモリやレジスタ等に格納
されたコンピュータの内部情報を、コンピュータの入出
力信号と共に配憶し、表示するに際して、第１図にその
要旨を示づ如く、コンピュータの内部情報を読み出す手
順と、該内部情報を読み出した時刻を検出する手順と、
前記内部情報に時刻情報を付加して記憶する手順と、該
時刻情報によりコンピュータの入出力信号の同期をとっ
て、前記内部情報を表示する手順と、を含むことにより
前記目的を達成したものである。 又、本発明の実施態様は、前記内部情報の読み出しを、
一定時間周期で行うようにして、内部情報の読み出しが
極めて容易に行われるようにしたものである。 あるいは、本発明の他の実施態様は、前記内部情報の読
み出しを、該内部情報の書き込み、読み出し時を捉えて
行うようにして、少ないデータ量で、内部情報の正確な
記憶が行えるようにしたものである。 （作用Ｊ 本発明においては、ランダムアクセスメモリやレジスタ
等に格納されたコンピュータの内部情報を、コンピュー
タの入出力信号と共に記憶し、表示するに際して、コン
ピュータの内部情報に、該内部情報を読み出した時刻情
報を付加して記憶し、該時刻情報によりコンピュータの
入出力信号との同期をとって、前記内部情報を表示する
ようにしたので、入出力信号の変化に対する内部情報の
変化を時間的に一致させて表示することができる。 従って、コンピュータの動作状態の解析を適確に行うこ
とができる。
されたコンピュータの内部情報を、コンピュータの入出
力信号と共に配憶し、表示するに際して、第１図にその
要旨を示づ如く、コンピュータの内部情報を読み出す手
順と、該内部情報を読み出した時刻を検出する手順と、
前記内部情報に時刻情報を付加して記憶する手順と、該
時刻情報によりコンピュータの入出力信号の同期をとっ
て、前記内部情報を表示する手順と、を含むことにより
前記目的を達成したものである。 又、本発明の実施態様は、前記内部情報の読み出しを、
一定時間周期で行うようにして、内部情報の読み出しが
極めて容易に行われるようにしたものである。 あるいは、本発明の他の実施態様は、前記内部情報の読
み出しを、該内部情報の書き込み、読み出し時を捉えて
行うようにして、少ないデータ量で、内部情報の正確な
記憶が行えるようにしたものである。 （作用Ｊ 本発明においては、ランダムアクセスメモリやレジスタ
等に格納されたコンピュータの内部情報を、コンピュー
タの入出力信号と共に記憶し、表示するに際して、コン
ピュータの内部情報に、該内部情報を読み出した時刻情
報を付加して記憶し、該時刻情報によりコンピュータの
入出力信号との同期をとって、前記内部情報を表示する
ようにしたので、入出力信号の変化に対する内部情報の
変化を時間的に一致させて表示することができる。 従って、コンピュータの動作状態の解析を適確に行うこ
とができる。
【実施例１
以下図面を参照して、本発明の実施例を詳細に説明する
。 本発明の第１実施例は、第２図に示す如く、自動車１０
に塔載されたエンジン１２を制ｍする電子制御ユニット
（以下Ｅ ＣＵと称する）１４の動作状態を解析するた
めのエンジン制御シミュレータ２０に適用されている。 前記エンジン制御シミュレータ２ｏは、各種演算処理を
行うための中央処理ユニット（以下ＣＰＵと称する）２
２と、演算データ等を記憶しておくための、内部記憶装
置であるメモリ２４と、記録用データ及び信号発生用デ
ータ等を記憶しておくための、外部記憶装置であるディ
スク装置２６Ａ、２６Ｂと、波形を再現し・で表示する
ためのデスプレイ装置（以下ＣＲＴと称する）２８と、
パネルバッファ３２を介して前記ＥＣＵ１４のランダム
アクセスメモリ（以下ＲＡＭと称する）やレジスタの内
部情報を読み出まためのＥＣＵパネルインターフェース
３４と、計測バッファ３６を介して入力される、前記エ
ンジン１２の実信号のうち、デジタル信号の論理レベル
遷移時刻及び遷移後の論理レベルを捉えて記録用データ
に変換するデジタル信号計測ユニット３８と、同じく前
記計測バッファ３６を介して入力されるアナログ信号を
デジタル信号に変換して記録用データとするためのＡ／
Ｄ変換器４０△が内蔵された入出力インターフェース回
路４０と、前記ディスク装置２６Ｂから読み出されたデ
ジタル信号発生用データの論理レベル遷移時刻及び遷移
後輪理レベルに応じて、信号発生開始後の現在時刻が前
記論理レベル遷移時刻と一致したときに、遷移後の論理
レベルが前記データの遷移後輪理レベルとなるよう、発
生デジタル信号の論理レベルを変化させるデジタル信号
発生ユニット４２と、同じく前記ディスク装置１２６
Ｂから読み出されたアナログ信号発生用データを、再び
アナログ信号に戻してアナログ信号を発生ずるためのＤ
／ Ａ変換器４４と、シミュレーション時に、前Ｐデ
ジタル信号発生ユニット４２及びＤ／Ａ変換器４４で発
生された信号を、シミュレーション対象のＥＣＵ１４に
出力するための信号発生バッファ４６と、同じくシミュ
レーション時に前記ＥＣＵ１４と接続される、例えばイ
ンジェクタを含む疑似負荷４８とから構成されている。 前記パネルバッファ３２は、第３図に詳細に示す如く、
アドレス情報が設定されるアドレスラッチ回路３２Ａと
、該アドレスラッチ回路３２Ａに設定されたアドレスと
アドレスバス３２Ｂ上のアドレスを比較する比較回路３
２Ｃと、該比較回路３２Ｃで一致が検出された時に、そ
のアドレス一致信号３２Ｆによりデータバス３２Ｄ上の
データをラッチするデータラッチ回路３２Ｅとから構成
されている。前記アドレスラッチ回路３２Ａ、比較回路
３２Ｃ及びデータラッチ回路３２Ｅは、例えば１５個ず
つ用意されている。 前記ＥＣＵパネルインターフェース３４゛は、同じく第
３図に詳細に示す如く、クロック３４Ａによって制御さ
れるタイマ３４Ｂと、前記パネルバッファ３２のアドレ
スラッチ回路３２Ａに、読み出したい内部情報のアドレ
スを計測開始前に設定しておくと共に、計測開始後は、
前記タイマ３４Ｂから割込回路３４Ｇを介して入力され
る一定時間毎の割込信号に同期して前記タイマ３４Ｂの
時刻データとデータラッチ回路３４Ｅのデータを読み出
すためのＣＰＵ３４Ｄと、メモリ３４Ｅと、読み出され
た情報を前記入出力インターフェース回路４０のチャン
ネルコントローラ４０Ｄを介して、そのメモリ４０Ｅに
出力するための出力回路３４Ｆと、前記入出力インター
フェース回路４０のメモリ４０Ｆから、そのチャンネル
コントローラ４０Ｇを介して入力されるアドレス情報等
を取込むための入力回路３４Ｇとから構成されている。 前記タイマ３４Ｂのクロック３４Ａは、ＥＣＵ１４の入
出力信号を同時に計測しているデジタル信号計測ユニッ
ト３８やＡ／Ｄ変換器４０Ａのクロックと同一周波数と
されており、計測開始と共にカウント開始されている。 前記デジタル信号計測ユニット３８は、例えば第４図に
詳細に示す如く、各デジタル信号の論理レベルが遷移し
たところ、即ちエツジを検出するためのエツジ検出回路
３８Ａと、複数のエツジ検出回路３８Ａにおいて同時に
エツジ部を検出した場合に、記録データの優先順位を決
めて、例えば番号の若い順とするためのエツジ検出優先
制御回路３８Ｂと、エツジ検出データ、初期及び定周期
で論理レベルを確認ツるための初期／定周期レベルデー
タ、及びカウンタのオーバーフロー回数を表ねづオーバ
ーフローデータの３種類のデータのうち、２以上にデー
タ記録の競合関係が生じた場合に、予め定められた優先
順位に従って優先制御信号を前記エツジ検出優先制御回
路３８Ｂに出力づるためのレベル優先制御回路３８Ｃと
、初期及び定周期に初期／定周期レベルデータ要求信号
を発生する初期／定周期レベルデータ要求信号発生回路
３８Ｄと、水晶発振器３８Ｅによって制御された発振回
路３８Ｆと、該発振回路３８Ｆから入力されるクロック
信号を計数するカウンタ３８Ｇと、前記エツジ検出デー
タ、初期／定周期レベルデータ、オーバフローデータの
３種類のデータをデータバスから得て生成するデータ生
成回路３８にと、一度に多数のデータが発生した場合に
一時記憶づる機能を有づるバッファメモリ３８Ｌとから
構成されている。 前記Ａ／Ｄ変換器４０Ａは、前出第２図に詳細に示した
如く、前記計測バッファ３６を介して入力されるアナロ
グ信号をデジタル信号に変換するためのＡ／Ｄ変換部４
０Ｂと、該Ａ／Ｄ変換部４ＯＢでデジタル変換された信
号を取込むためのチャンネルコントローラ４０Ｃとから
構成されている。 この第１実施例における、データラッチ回路３２Ｅから
取り出されたコンピュータ内部情報の記憶データ形式の
一例を第５図に示す。図において、第１ワード及び第２
ワードが前記クロック３４Ａから得られる割込み信号Ｉ
ＮＴＯが発生した時の時間データ、第３ワード乃至第１
７ワードが、読み出しを希望する、例えば１５個のアド
レスのモニターデータである。 この第１実施例における、計測データの表示の一例を第
６図に示す。ここで、エンジン回転データ、点火パルス
データ、噴射パルスデータは、いずれも、入出力信号の
計測データから表示されたものであり、噴＠時間データ
が、ＥＣＵ１４のマイクロプロセッサの内部情報から表
示されたデータである。図から明らかな如く、入出力信
号である噴射パルス信号と同期のとれた、コンピュータ
内部処理情報である噴射時間データが表示できている。 この第１実施例においては、内部情報の読み出しを一定
時間周期で行うようにしているので、読み出しを非常に
簡単に行うことができる。なお、内部情報を読み出す方
法はこれに限定されず、例えば、第７図に示づ第２実施
例の如く、アドレス一致信号３２Ｆによる割込みｒＮＴ
ｌにより、内部情報の書き込み、読み出し時を捉えて行
うことも可能である。この場合には、データ変更時を確
実に捉えることができるだけでなく、データ形式は例え
ば第８図に示ず如くとなり、データ量を大幅に減少させ
ることができる。第８図において、第１ワード及び第２
ワードがＩＩＩ！ｌデータ、第３ワードがアドレスデー
タ、第４ワードがモニターデータである。 又、前記第１実施例においては、内部情報に時刻情報を
付加するための、ＥＣＵパネルインターフェース３４内
のクロック３４Ａを、入出力信号計測用のクロックとは
独立させているので、構成が単純である。なお、第９図
及び第１０図に示す第３実施例の如く、ＥＣＵパネルイ
ンターフェース３４内のクロック３４Ａを省略して、例
えば前記デジタル信号計測ユニット３８から発生される
外部りＯツクＣＬＫ２により外部同期させることも可能
である。この場合には、クロック周波数のずれにより、
内部情報と入出力信号の時刻情報が狂ってしまうことが
ない。この第３実施例においては、Ａ ／ Ｄ変換器４
０Ａのクロックも省略して、前記デジタル１５号計測ユ
ニット３８から発生される外部クロックＣＬＫ１により
外部同期させているので、入出力信号及び内部情報の同
期が完全である。 なお、前記実施例は、いずれも、本発明をエンジン制御
シミュレータに適用したものであるが、本発明の適用範
囲はこれに限定されず、一般のコンピュータの内部情報
の記憶や表示にも同様に適用できることは明らかである
。 【発明の効果】 以上説明した通り、本発明によれば、ランダムアクセス
メモリやレジスタ等に格納されたコンピュータの内部情
報を、コンピュータの入出力信号と同期させて表示する
ことができる。従って、コンピュータの動作状態の解析
を適確に１テうことか可能となるという優れた効果を有
する。
。 本発明の第１実施例は、第２図に示す如く、自動車１０
に塔載されたエンジン１２を制ｍする電子制御ユニット
（以下Ｅ ＣＵと称する）１４の動作状態を解析するた
めのエンジン制御シミュレータ２０に適用されている。 前記エンジン制御シミュレータ２ｏは、各種演算処理を
行うための中央処理ユニット（以下ＣＰＵと称する）２
２と、演算データ等を記憶しておくための、内部記憶装
置であるメモリ２４と、記録用データ及び信号発生用デ
ータ等を記憶しておくための、外部記憶装置であるディ
スク装置２６Ａ、２６Ｂと、波形を再現し・で表示する
ためのデスプレイ装置（以下ＣＲＴと称する）２８と、
パネルバッファ３２を介して前記ＥＣＵ１４のランダム
アクセスメモリ（以下ＲＡＭと称する）やレジスタの内
部情報を読み出まためのＥＣＵパネルインターフェース
３４と、計測バッファ３６を介して入力される、前記エ
ンジン１２の実信号のうち、デジタル信号の論理レベル
遷移時刻及び遷移後の論理レベルを捉えて記録用データ
に変換するデジタル信号計測ユニット３８と、同じく前
記計測バッファ３６を介して入力されるアナログ信号を
デジタル信号に変換して記録用データとするためのＡ／
Ｄ変換器４０△が内蔵された入出力インターフェース回
路４０と、前記ディスク装置２６Ｂから読み出されたデ
ジタル信号発生用データの論理レベル遷移時刻及び遷移
後輪理レベルに応じて、信号発生開始後の現在時刻が前
記論理レベル遷移時刻と一致したときに、遷移後の論理
レベルが前記データの遷移後輪理レベルとなるよう、発
生デジタル信号の論理レベルを変化させるデジタル信号
発生ユニット４２と、同じく前記ディスク装置１２６
Ｂから読み出されたアナログ信号発生用データを、再び
アナログ信号に戻してアナログ信号を発生ずるためのＤ
／ Ａ変換器４４と、シミュレーション時に、前Ｐデ
ジタル信号発生ユニット４２及びＤ／Ａ変換器４４で発
生された信号を、シミュレーション対象のＥＣＵ１４に
出力するための信号発生バッファ４６と、同じくシミュ
レーション時に前記ＥＣＵ１４と接続される、例えばイ
ンジェクタを含む疑似負荷４８とから構成されている。 前記パネルバッファ３２は、第３図に詳細に示す如く、
アドレス情報が設定されるアドレスラッチ回路３２Ａと
、該アドレスラッチ回路３２Ａに設定されたアドレスと
アドレスバス３２Ｂ上のアドレスを比較する比較回路３
２Ｃと、該比較回路３２Ｃで一致が検出された時に、そ
のアドレス一致信号３２Ｆによりデータバス３２Ｄ上の
データをラッチするデータラッチ回路３２Ｅとから構成
されている。前記アドレスラッチ回路３２Ａ、比較回路
３２Ｃ及びデータラッチ回路３２Ｅは、例えば１５個ず
つ用意されている。 前記ＥＣＵパネルインターフェース３４゛は、同じく第
３図に詳細に示す如く、クロック３４Ａによって制御さ
れるタイマ３４Ｂと、前記パネルバッファ３２のアドレ
スラッチ回路３２Ａに、読み出したい内部情報のアドレ
スを計測開始前に設定しておくと共に、計測開始後は、
前記タイマ３４Ｂから割込回路３４Ｇを介して入力され
る一定時間毎の割込信号に同期して前記タイマ３４Ｂの
時刻データとデータラッチ回路３４Ｅのデータを読み出
すためのＣＰＵ３４Ｄと、メモリ３４Ｅと、読み出され
た情報を前記入出力インターフェース回路４０のチャン
ネルコントローラ４０Ｄを介して、そのメモリ４０Ｅに
出力するための出力回路３４Ｆと、前記入出力インター
フェース回路４０のメモリ４０Ｆから、そのチャンネル
コントローラ４０Ｇを介して入力されるアドレス情報等
を取込むための入力回路３４Ｇとから構成されている。 前記タイマ３４Ｂのクロック３４Ａは、ＥＣＵ１４の入
出力信号を同時に計測しているデジタル信号計測ユニッ
ト３８やＡ／Ｄ変換器４０Ａのクロックと同一周波数と
されており、計測開始と共にカウント開始されている。 前記デジタル信号計測ユニット３８は、例えば第４図に
詳細に示す如く、各デジタル信号の論理レベルが遷移し
たところ、即ちエツジを検出するためのエツジ検出回路
３８Ａと、複数のエツジ検出回路３８Ａにおいて同時に
エツジ部を検出した場合に、記録データの優先順位を決
めて、例えば番号の若い順とするためのエツジ検出優先
制御回路３８Ｂと、エツジ検出データ、初期及び定周期
で論理レベルを確認ツるための初期／定周期レベルデー
タ、及びカウンタのオーバーフロー回数を表ねづオーバ
ーフローデータの３種類のデータのうち、２以上にデー
タ記録の競合関係が生じた場合に、予め定められた優先
順位に従って優先制御信号を前記エツジ検出優先制御回
路３８Ｂに出力づるためのレベル優先制御回路３８Ｃと
、初期及び定周期に初期／定周期レベルデータ要求信号
を発生する初期／定周期レベルデータ要求信号発生回路
３８Ｄと、水晶発振器３８Ｅによって制御された発振回
路３８Ｆと、該発振回路３８Ｆから入力されるクロック
信号を計数するカウンタ３８Ｇと、前記エツジ検出デー
タ、初期／定周期レベルデータ、オーバフローデータの
３種類のデータをデータバスから得て生成するデータ生
成回路３８にと、一度に多数のデータが発生した場合に
一時記憶づる機能を有づるバッファメモリ３８Ｌとから
構成されている。 前記Ａ／Ｄ変換器４０Ａは、前出第２図に詳細に示した
如く、前記計測バッファ３６を介して入力されるアナロ
グ信号をデジタル信号に変換するためのＡ／Ｄ変換部４
０Ｂと、該Ａ／Ｄ変換部４ＯＢでデジタル変換された信
号を取込むためのチャンネルコントローラ４０Ｃとから
構成されている。 この第１実施例における、データラッチ回路３２Ｅから
取り出されたコンピュータ内部情報の記憶データ形式の
一例を第５図に示す。図において、第１ワード及び第２
ワードが前記クロック３４Ａから得られる割込み信号Ｉ
ＮＴＯが発生した時の時間データ、第３ワード乃至第１
７ワードが、読み出しを希望する、例えば１５個のアド
レスのモニターデータである。 この第１実施例における、計測データの表示の一例を第
６図に示す。ここで、エンジン回転データ、点火パルス
データ、噴射パルスデータは、いずれも、入出力信号の
計測データから表示されたものであり、噴＠時間データ
が、ＥＣＵ１４のマイクロプロセッサの内部情報から表
示されたデータである。図から明らかな如く、入出力信
号である噴射パルス信号と同期のとれた、コンピュータ
内部処理情報である噴射時間データが表示できている。 この第１実施例においては、内部情報の読み出しを一定
時間周期で行うようにしているので、読み出しを非常に
簡単に行うことができる。なお、内部情報を読み出す方
法はこれに限定されず、例えば、第７図に示づ第２実施
例の如く、アドレス一致信号３２Ｆによる割込みｒＮＴ
ｌにより、内部情報の書き込み、読み出し時を捉えて行
うことも可能である。この場合には、データ変更時を確
実に捉えることができるだけでなく、データ形式は例え
ば第８図に示ず如くとなり、データ量を大幅に減少させ
ることができる。第８図において、第１ワード及び第２
ワードがＩＩＩ！ｌデータ、第３ワードがアドレスデー
タ、第４ワードがモニターデータである。 又、前記第１実施例においては、内部情報に時刻情報を
付加するための、ＥＣＵパネルインターフェース３４内
のクロック３４Ａを、入出力信号計測用のクロックとは
独立させているので、構成が単純である。なお、第９図
及び第１０図に示す第３実施例の如く、ＥＣＵパネルイ
ンターフェース３４内のクロック３４Ａを省略して、例
えば前記デジタル信号計測ユニット３８から発生される
外部りＯツクＣＬＫ２により外部同期させることも可能
である。この場合には、クロック周波数のずれにより、
内部情報と入出力信号の時刻情報が狂ってしまうことが
ない。この第３実施例においては、Ａ ／ Ｄ変換器４
０Ａのクロックも省略して、前記デジタル１５号計測ユ
ニット３８から発生される外部クロックＣＬＫ１により
外部同期させているので、入出力信号及び内部情報の同
期が完全である。 なお、前記実施例は、いずれも、本発明をエンジン制御
シミュレータに適用したものであるが、本発明の適用範
囲はこれに限定されず、一般のコンピュータの内部情報
の記憶や表示にも同様に適用できることは明らかである
。 【発明の効果】 以上説明した通り、本発明によれば、ランダムアクセス
メモリやレジスタ等に格納されたコンピュータの内部情
報を、コンピュータの入出力信号と同期させて表示する
ことができる。従って、コンピュータの動作状態の解析
を適確に１テうことか可能となるという優れた効果を有
する。
第１図は、本発明に係るコンピュータ内部情報の記憶・
表示方法の要旨を示す流れ図、第２図は、本発明が採用
されたエンジン制御シミュレータの第１実施例の構成を
示づブロック線図、第３図は、前記第１実施例で用いら
れているパネルバッファ及びＥＣｔＪパネルインターフ
ェースの構成を示すブロック線図、第４図は、同じくデ
ジタル信号計測ユニットの構成を示づブロック線図、第
５図は、前記第１実施例における記憶データの構成の一
例を示４線図、第６図は、前記第１実施例における、エ
ンジン回転信号、点火パルス信号、噴射パルス信号及び
噴射時間データ信号の表示波形の一例を示す縮図、第７
図は、本発明が採用されたエンジン制御シミュレータの
第２実施例で用いられているパネルバッファ及びＥＣＵ
バネルインターフ工−スの構成を示覆ブロック線図、第
８図は、前記第２実施例における記憶データの構成を示
ず線図、第９図は、本発明が採用されたエンジン制御シ
ミュレータの第３実施例の構成を示すブロック線図、第
１０図は、前記第３実施例で用いられているＥＣＵパネ
ルインターフェースの構成を示すブロック線図である。 ２０・・エンジン制御シミュレータ、 ２２・・・中央処理ユニット（ＣＰ ｔ、Ｉ ）、２４
・・・メモリ、 ２６Ａ、２６Ｂ・・・ティスフ装置、 ３２・・・パネルバッファ、 ３４・・・ＥＣＵパネルインターフェース、３６・・・
計測バッファ、 ３８・・・デジタル信号計測ユニット、４０・・・入出
力インターフェース回路、４０Ａ・・・アナログ−デジ
タル（△／Ｄ）変換器。
表示方法の要旨を示す流れ図、第２図は、本発明が採用
されたエンジン制御シミュレータの第１実施例の構成を
示づブロック線図、第３図は、前記第１実施例で用いら
れているパネルバッファ及びＥＣｔＪパネルインターフ
ェースの構成を示すブロック線図、第４図は、同じくデ
ジタル信号計測ユニットの構成を示づブロック線図、第
５図は、前記第１実施例における記憶データの構成の一
例を示４線図、第６図は、前記第１実施例における、エ
ンジン回転信号、点火パルス信号、噴射パルス信号及び
噴射時間データ信号の表示波形の一例を示す縮図、第７
図は、本発明が採用されたエンジン制御シミュレータの
第２実施例で用いられているパネルバッファ及びＥＣＵ
バネルインターフ工−スの構成を示覆ブロック線図、第
８図は、前記第２実施例における記憶データの構成を示
ず線図、第９図は、本発明が採用されたエンジン制御シ
ミュレータの第３実施例の構成を示すブロック線図、第
１０図は、前記第３実施例で用いられているＥＣＵパネ
ルインターフェースの構成を示すブロック線図である。 ２０・・エンジン制御シミュレータ、 ２２・・・中央処理ユニット（ＣＰ ｔ、Ｉ ）、２４
・・・メモリ、 ２６Ａ、２６Ｂ・・・ティスフ装置、 ３２・・・パネルバッファ、 ３４・・・ＥＣＵパネルインターフェース、３６・・・
計測バッファ、 ３８・・・デジタル信号計測ユニット、４０・・・入出
力インターフェース回路、４０Ａ・・・アナログ−デジ
タル（△／Ｄ）変換器。
Claims (3)
- （１）ランダムアクセスメモリやレジスタ等に格納され
たコンピユータの内部情報を、コンピユータの入出力信
号と共に記憶し、表示するに際して、コンピユータの内
部情報を読み出す手順と、該内部情報を読み出した時刻
を検出する手順と、前記内部情報に時刻情報を付加して
記憶する手順と、 該時刻情報によりコンピユータの入出力信号の同期をと
つて、前記内部情報を表示する手順と、を含むことを特
徴とするコンピユータ内部情報の記憶・表示方法。 - （２）前記内部情報の読み出しを、一定時間周期で行う
ようにした特許請求の範囲第１項記載のコンピユータ内
部情報の記憶・表示方法。 - （３）前記内部情報の読み出しを、該内部情報の書き込
み、読み出し時を捉えて行うようにした特許請求の範囲
第１項記載のコンピユータ内部情報の記憶・表示方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15044684A JPS6128145A (ja) | 1984-07-19 | 1984-07-19 | コンピユ−タ内部情報の記憶・表示方法 |
| US06/756,944 US4777618A (en) | 1984-07-19 | 1985-07-19 | Method of storing, indicating or producing signals and apparatus for recording or producing signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15044684A JPS6128145A (ja) | 1984-07-19 | 1984-07-19 | コンピユ−タ内部情報の記憶・表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6128145A true JPS6128145A (ja) | 1986-02-07 |
Family
ID=15497109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15044684A Pending JPS6128145A (ja) | 1984-07-19 | 1984-07-19 | コンピユ−タ内部情報の記憶・表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336446A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | デ−タ処理装置 |
| JP2004361292A (ja) * | 2003-06-05 | 2004-12-24 | Toyota Motor Corp | 電子制御ユニットの自動検査装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556262A (en) * | 1978-10-20 | 1980-04-24 | Nec Corp | Operation hysteresis retention system |
| JPS5827537A (ja) * | 1981-08-11 | 1983-02-18 | 株式会社日立製作所 | 電気掃除機の床用吸口 |
| JPS58207108A (ja) * | 1982-05-27 | 1983-12-02 | Mitsubishi Electric Corp | 内燃機関の制御方法 |
| JPS59116031A (ja) * | 1982-12-22 | 1984-07-04 | Alps Electric Co Ltd | エンジン・アナライザ |
-
1984
- 1984-07-19 JP JP15044684A patent/JPS6128145A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556262A (en) * | 1978-10-20 | 1980-04-24 | Nec Corp | Operation hysteresis retention system |
| JPS5827537A (ja) * | 1981-08-11 | 1983-02-18 | 株式会社日立製作所 | 電気掃除機の床用吸口 |
| JPS58207108A (ja) * | 1982-05-27 | 1983-12-02 | Mitsubishi Electric Corp | 内燃機関の制御方法 |
| JPS59116031A (ja) * | 1982-12-22 | 1984-07-04 | Alps Electric Co Ltd | エンジン・アナライザ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336446A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | デ−タ処理装置 |
| JP2004361292A (ja) * | 2003-06-05 | 2004-12-24 | Toyota Motor Corp | 電子制御ユニットの自動検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864252A (en) | Synchronous circuit with improved clock to data output access time | |
| CA2089219A1 (en) | Method for determining a frequency/time profile of hits, and device for carrying out the method | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPS6128145A (ja) | コンピユ−タ内部情報の記憶・表示方法 | |
| JP2711111B2 (ja) | データ処理装置、計測方法及び制御方法 | |
| JPS6128818A (ja) | 信号の記録装置及び記録・発生装置 | |
| JP2976276B2 (ja) | タイミング発生器 | |
| JP2786033B2 (ja) | 時間測定装置 | |
| JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 | |
| JPS636872B2 (ja) | ||
| JP2646436B2 (ja) | タイマ制御方式 | |
| JPS6128147A (ja) | コンピユ−タ内部情報の記憶方法 | |
| CN117634385A (zh) | 在fpga上仿真ic设计的方法、系统及存储介质 | |
| JP3793994B2 (ja) | シリアルデータ出力装置の試験装置 及びその試験方法 | |
| JP3084771B2 (ja) | 記憶装置 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPH06235743A (ja) | バースト波の周波数測定法 | |
| JPH06250868A (ja) | 計算機 | |
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JPH0767288B2 (ja) | サイリスタ・インバ−タのゲ−トパルス制御装置 | |
| JPS6242287B2 (ja) | ||
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPS6154535A (ja) | 最大値最小値演算回路 | |
| JPH03108199A (ja) | ディレイ回路 |