JP2903548B2 - 論理回路診断システム - Google Patents
論理回路診断システムInfo
- Publication number
- JP2903548B2 JP2903548B2 JP1173281A JP17328189A JP2903548B2 JP 2903548 B2 JP2903548 B2 JP 2903548B2 JP 1173281 A JP1173281 A JP 1173281A JP 17328189 A JP17328189 A JP 17328189A JP 2903548 B2 JP2903548 B2 JP 2903548B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- clock signal
- shift
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 技術分野 本発明は論理回路診断システムに関し、特に被診断論
理回路と診断論理回路とが異なるクロックで動作する非
同期回路における診断システムに関する。
理回路と診断論理回路とが異なるクロックで動作する非
同期回路における診断システムに関する。
従来技術 従来、論理回路の診断方法としては、第２図に示すよ
うに、論理回路内のフリップフロップを論理的にシフト
レジスタのように接続しておき、これを用いて診断を行
う方法がある。第２図において、10はシフト制御端子、
20はシフト入力端子、30はシフト出力端子である。
うに、論理回路内のフリップフロップを論理的にシフト
レジスタのように接続しておき、これを用いて診断を行
う方法がある。第２図において、10はシフト制御端子、
20はシフト入力端子、30はシフト出力端子である。
また、一般に被診断論理回路は組合せ論理回路と順序
回路とに区分けすることができる。すなわち、第２図に
おける組合せ論理回路４と順序回路であるフリップフロ
ップ11〜1nとに区分けすることができる。
回路とに区分けすることができる。すなわち、第２図に
おける組合せ論理回路４と順序回路であるフリップフロ
ップ11〜1nとに区分けすることができる。
図において、通常の動作時においては、シフト制御信
号１の論理値を“1"にすることにより、各フリップフロ
ップ11〜1nの出力は組合せ論理回路４に入力され、組合
せ論理回路４の出力はフリップフロップ11〜1nに入力さ
れて動作を行う。
号１の論理値を“1"にすることにより、各フリップフロ
ップ11〜1nの出力は組合せ論理回路４に入力され、組合
せ論理回路４の出力はフリップフロップ11〜1nに入力さ
れて動作を行う。
一方、これらの論理回路を診断する場合には、シフト
制御信号１の論理値を“0"にすることにより、シフト出
力信号３を見れば、クロック信号が入力される毎にフリ
ップフロップ1n,1（ｎ−１），…,12,11の状態値を順に
知ることができる。また、シフト制御信号１の論理値を
“0"にし、クロック信号が入力される毎にシフト入力信
号２に値を与えることでフリップフロップ11,12,…,1n
に状態値を設定することができる。
制御信号１の論理値を“0"にすることにより、シフト出
力信号３を見れば、クロック信号が入力される毎にフリ
ップフロップ1n,1（ｎ−１），…,12,11の状態値を順に
知ることができる。また、シフト制御信号１の論理値を
“0"にし、クロック信号が入力される毎にシフト入力信
号２に値を与えることでフリップフロップ11,12,…,1n
に状態値を設定することができる。
次に、シフト制御信号１の論理値を“1"にし、クロッ
ク信号を歩進させ、再びシフト制御信号１の論理値を
“0"にすればクロック信号が入力される毎にシフト出力
信号３としてシフト出力端子30にフリップフロップ11,1
2,…,1nの状態値を読出すことができる。
ク信号を歩進させ、再びシフト制御信号１の論理値を
“0"にすればクロック信号が入力される毎にシフト出力
信号３としてシフト出力端子30にフリップフロップ11,1
2,…,1nの状態値を読出すことができる。
このように、論理回路のうちの順序回路であるフリッ
プフロップをシフトレジスタのように接続するシフトパ
スを設けると、論理回路の診断が容易になるため、以上
の診断方法が広く採用されている。
プフロップをシフトレジスタのように接続するシフトパ
スを設けると、論理回路の診断が容易になるため、以上
の診断方法が広く採用されている。
しかし、上述した従来の論理回路の診断方法では、シ
フト入力信号１及びシフト制御入力信号２を与え、シフ
ト出力信号３を読出す診断論理回路のクロック信号と被
診断論理回路のクロック信号とが同期していなければな
らない。したがって、診断論理回路のクロック信号と被
診断論理回路のクロック信号とが異なる非同期論理回路
においてはこの診断方法を行うことができないという欠
点があった。
フト入力信号１及びシフト制御入力信号２を与え、シフ
ト出力信号３を読出す診断論理回路のクロック信号と被
診断論理回路のクロック信号とが同期していなければな
らない。したがって、診断論理回路のクロック信号と被
診断論理回路のクロック信号とが異なる非同期論理回路
においてはこの診断方法を行うことができないという欠
点があった。
発明の目的 本発明は上述した従来の欠点を解決するためになされ
たものであり、被診断論理回路と診断論理回路とが異な
るクロックで動作する場合においても有効に診断を行う
ことができる論理回路診断システムを提供することであ
る。
たものであり、被診断論理回路と診断論理回路とが異な
るクロックで動作する場合においても有効に診断を行う
ことができる論理回路診断システムを提供することであ
る。
発明の構成 本発明による論理回路診断システムは、第１のクロッ
ク信号に同期して動作する診断回路を有し、 シフトクロック信号に同期して前段から後段へと保持
データをシフトするシフト回路を含み、前記第１のクロ
ック信号とは非同期の第２のクロック信号に同期して動
作する被診断回路について、前記シフト回路からシフト
アウトされた保持データに基づいて診断を行う論理回路
診断システムであって、 診断動作時に、前記第１のクロック信号に同期して発
生されるシフトクロック信号歩進指令に応答して、前記
第２のクロック信号を前記シフトクロック信号として送
出する手段を有することを特徴とする。
ク信号に同期して動作する診断回路を有し、 シフトクロック信号に同期して前段から後段へと保持
データをシフトするシフト回路を含み、前記第１のクロ
ック信号とは非同期の第２のクロック信号に同期して動
作する被診断回路について、前記シフト回路からシフト
アウトされた保持データに基づいて診断を行う論理回路
診断システムであって、 診断動作時に、前記第１のクロック信号に同期して発
生されるシフトクロック信号歩進指令に応答して、前記
第２のクロック信号を前記シフトクロック信号として送
出する手段を有することを特徴とする。
実施例 以下、図面を用いて本発明の実施例を説明する。
第１図は本発明による論理回路診断システムの一実施
例の構成を示すブロック図であり、第２図と同等部分は
同一符号により示されている。
例の構成を示すブロック図であり、第２図と同等部分は
同一符号により示されている。
図において、100は診断論理回路であり、発振器７か
ら送出されるクロック信号に同期して動作するものであ
る。これら診断論理回路100及び発振器７には周知のLSI
テスタが用いられる。
ら送出されるクロック信号に同期して動作するものであ
る。これら診断論理回路100及び発振器７には周知のLSI
テスタが用いられる。
また、８及び９はＤ型フリップフロップ等で構成され
た同期化回路、６はクロック信号を送出する発振器、10
1はフリップフロップ、40はアンド回路、41及び42はナ
ンド回路である。
た同期化回路、６はクロック信号を送出する発振器、10
1はフリップフロップ、40はアンド回路、41及び42はナ
ンド回路である。
さらにまた、被診断論理回路200は、組合せ論理回路
４と順序回路であるフリップフロップ11,12,…,1nとに
区分けできる。発振器６の出力であるクロック信号は同
期化回路８と同期化回路９とに入力される他に、アンド
回路40を介してフリップフロップ11,12,…,1nにも入力
されている。
４と順序回路であるフリップフロップ11,12,…,1nとに
区分けできる。発振器６の出力であるクロック信号は同
期化回路８と同期化回路９とに入力される他に、アンド
回路40を介してフリップフロップ11,12,…,1nにも入力
されている。
通常の動作時、すなわち被診断時においては、シフト
制御信号１が論理値“1"であるため、同期化回路８の正
出力は論理値“1"となる。これにより、発振器６の出力
がアンド回路40を介してフリップフロップ11〜1nの各ク
ロック端子に入力される。そのとき、フリップフロップ
11,12,…,1nの各入力端子には組合せ論理回路４の出力
が入力され、それらの出力も組合せ論理回路４の入力信
号となって論理回路を構成することとなる。
制御信号１が論理値“1"であるため、同期化回路８の正
出力は論理値“1"となる。これにより、発振器６の出力
がアンド回路40を介してフリップフロップ11〜1nの各ク
ロック端子に入力される。そのとき、フリップフロップ
11,12,…,1nの各入力端子には組合せ論理回路４の出力
が入力され、それらの出力も組合せ論理回路４の入力信
号となって論理回路を構成することとなる。
かかる構成とされた論理回路診断システムの動作につ
いて第３図を用いて説明する。第３図は第１図の各部の
動作を示すタイムチャートである。
いて第３図を用いて説明する。第３図は第１図の各部の
動作を示すタイムチャートである。
図においては、発振器６の出力（クロック信号）と、
発振器７の出力と、シフト制御信号１の波形と、同期化
回路８の正出力と、クロック歩進信号５の波形と、同期
化回路９の正出力と。フリップフロップ101の出力と、
フリップフロップ11〜1nへのクロック信号と、シフト入
力信号２の波形と、シフト出力信号３の波形とが示され
ている。
発振器７の出力と、シフト制御信号１の波形と、同期化
回路８の正出力と、クロック歩進信号５の波形と、同期
化回路９の正出力と。フリップフロップ101の出力と、
フリップフロップ11〜1nへのクロック信号と、シフト入
力信号２の波形と、シフト出力信号３の波形とが示され
ている。
まず、通常動作時においては、同期化回路８の正出力
が常に論理値“1"であるため、各フリップフロップ11〜
1nの出力は組合せ論理回路４に入力され、組合せ論理回
路４の出力はフリップフロップ11〜1nに入力されて動作
を行う。すると、シフト出力信号３の波形はフリップフ
ロップ1nの保持データとなり、その値はクロック信号が
入力される毎に変換することとなる。
が常に論理値“1"であるため、各フリップフロップ11〜
1nの出力は組合せ論理回路４に入力され、組合せ論理回
路４の出力はフリップフロップ11〜1nに入力されて動作
を行う。すると、シフト出力信号３の波形はフリップフ
ロップ1nの保持データとなり、その値はクロック信号が
入力される毎に変換することとなる。
一方、診断時においては、まずシフト制御信号１の論
理値が発振器７の出力の立下りタイミングにより“0"に
変化する（）。したがって、同期化回路８の正出力は
発振器６の出力の立下りに同期して“1"から“0"に変化
する（）。その結果、フリップフロップ11〜1nへのク
ロック信号は抑止される（破線部）。
理値が発振器７の出力の立下りタイミングにより“0"に
変化する（）。したがって、同期化回路８の正出力は
発振器６の出力の立下りに同期して“1"から“0"に変化
する（）。その結果、フリップフロップ11〜1nへのク
ロック信号は抑止される（破線部）。
また、組合せ論理回路４の出力値が抑止されるため各
フリップフロップ11〜1nの入力にはシフト入力信号２、
フリップフロップ11〜１（ｎ−１）の値が入力される。
つまり、シフト回路が構成されることになる。
フリップフロップ11〜1nの入力にはシフト入力信号２、
フリップフロップ11〜１（ｎ−１）の値が入力される。
つまり、シフト回路が構成されることになる。
ここで、診断論理回路100がクロック歩進信号５を発
振器７の出力の立下りに同期して、予め論理値“0"から
“1"にすれば（）、同期化回路９の正出力は発振器６
の出力の立下りに同期して論理値“0"から“1"に変化す
る（）。
振器７の出力の立下りに同期して、予め論理値“0"から
“1"にすれば（）、同期化回路９の正出力は発振器６
の出力の立下りに同期して論理値“0"から“1"に変化す
る（）。
すると、フリップフロップ101の出力はその後、１周
期遅れて“0"から“1"に変化する（）。そのため、ナ
ンド回路41及び42さらにはアンド回路40によりフリップ
フロップ11〜1nへのクロック端子には発振器６の出力の
１周期分のみが与えられる（）。したがって、フリッ
プフロップ11〜1nには、シフト入力信号2,フリップフロ
ップ11〜１（ｎ−１）の各状態値が夫々入力されて保持
されることとなる。
期遅れて“0"から“1"に変化する（）。そのため、ナ
ンド回路41及び42さらにはアンド回路40によりフリップ
フロップ11〜1nへのクロック端子には発振器６の出力の
１周期分のみが与えられる（）。したがって、フリッ
プフロップ11〜1nには、シフト入力信号2,フリップフロ
ップ11〜１（ｎ−１）の各状態値が夫々入力されて保持
されることとなる。
つまり、クロック歩進信号５を論理値“0"から“1"に
変化させたとき、シフト入力信号２に希望する論理値、
すなわち診断用データを与えておけば（）、フリップ
フロップ11〜1nには所望の値を設定することが可能とな
る。
変化させたとき、シフト入力信号２に希望する論理値、
すなわち診断用データを与えておけば（）、フリップ
フロップ11〜1nには所望の値を設定することが可能とな
る。
また、このときシフト出力信号３の値を診断論理回路
100が採取できるので、フリップフロップ1nの前段であ
るフロップ１（ｎ−１）の状態値を知ることができる
（）。さらに、他のフリップフロップ１（ｎ−２）〜
11の状態値を知るためにはクロック歩進信号５を“1"か
ら“0"に変化させた後、再び“0"から“1"に変化させる
という動作を繰返せば良い。
100が採取できるので、フリップフロップ1nの前段であ
るフロップ１（ｎ−１）の状態値を知ることができる
（）。さらに、他のフリップフロップ１（ｎ−２）〜
11の状態値を知るためにはクロック歩進信号５を“1"か
ら“0"に変化させた後、再び“0"から“1"に変化させる
という動作を繰返せば良い。
このように、順次シフトアウトされた各フリップフロ
ップにおける保持データを診断論理回路において期待値
と比較すれば、被診断論理回路を有効に診断することが
できるのである。
ップにおける保持データを診断論理回路において期待値
と比較すれば、被診断論理回路を有効に診断することが
できるのである。
発明の効果 以上説明したように本発明は、ある発振器の出力をク
ロック信号とする被診断論理回路に診断論理回路の出力
であるシフト動作制御信号をその発振器出力と同期化さ
せるための回路を付加することにより、他の発振器の出
力をクロック信号とする診断論理回路からのシフト入力
信号及びシフト出力信号を直接接続しても、クロック信
号を一元化することなく有効に診断を行うことができる
という効果がある。
ロック信号とする被診断論理回路に診断論理回路の出力
であるシフト動作制御信号をその発振器出力と同期化さ
せるための回路を付加することにより、他の発振器の出
力をクロック信号とする診断論理回路からのシフト入力
信号及びシフト出力信号を直接接続しても、クロック信
号を一元化することなく有効に診断を行うことができる
という効果がある。
第１図は本発明の実施例による論理回路診断システムの
構成を示すブロック図、第２図は従来の論理回路の診断
方法を示すブロック図、第３図は第１図の各部の動作を
示すタイムチャートである。 主要部分の符号の説明 6,7……発振器 8,9……同期化回路 100……診断論理回路
構成を示すブロック図、第２図は従来の論理回路の診断
方法を示すブロック図、第３図は第１図の各部の動作を
示すタイムチャートである。 主要部分の符号の説明 6,7……発振器 8,9……同期化回路 100……診断論理回路
Claims (1)
- 【請求項１】第１のクロック信号に同期して動作する診
断回路を有し、 シフトクロック信号に同期して前段から後段へと保持デ
ータをシフトするシフト回路を含み、前記第１のクロッ
ク信号とは非同期の第２のクロック信号に同期して動作
する被診断回路について、前記シフト回路からシフトア
ウトされた保持データに基づいて診断を行う論理回路診
断システムであって、 診断動作時に、前記第１のクロック信号に同期して発生
されるシフトクロック信号歩進指令に応答して、前記第
２のクロック信号を前記シフトクロック信号として送出
する手段を有することを特徴とする論理回路診断システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173281A JP2903548B2 (ja) | 1989-07-05 | 1989-07-05 | 論理回路診断システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173281A JP2903548B2 (ja) | 1989-07-05 | 1989-07-05 | 論理回路診断システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0337583A JPH0337583A (ja) | 1991-02-18 |
| JP2903548B2 true JP2903548B2 (ja) | 1999-06-07 |
Family
ID=15957544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173281A Expired - Fee Related JP2903548B2 (ja) | 1989-07-05 | 1989-07-05 | 論理回路診断システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903548B2 (ja) |
-
1989
- 1989-07-05 JP JP1173281A patent/JP2903548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337583A (ja) | 1991-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459855A (en) | Frequency ratio detector for determining fixed frequency ratios in a computer system | |
| US5459736A (en) | Scan path circuit for testing multi-phase clocks from sequential circuits | |
| JPH07114348B2 (ja) | 論理回路 | |
| US4070630A (en) | Data transfer synchronizing circuit | |
| JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JP2948245B2 (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| WO2000033097A1 (en) | Methods and apparatus for synchronizing asynchronous test structures and eliminating clock skew consideration | |
| JPH0295283A (ja) | 半導体集積回路装置 | |
| JPH03233492A (ja) | 駆動回路 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JP3159269B2 (ja) | 特定用途向け集積回路 | |
| JP2621205B2 (ja) | 分周回路 | |
| JP3147057B2 (ja) | 半導体集積回路およびその使用方法 | |
| JPH07273642A (ja) | 非同期式カウンタのテスト回路 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JP2856169B2 (ja) | スキャンパス回路 | |
| JPS62260418A (ja) | フリツプフロツプ回路 | |
| JP2000321331A (ja) | スキャンテスト回路及びこれを用いた半導体集積回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JP2848331B2 (ja) | ハザードフリー有限状態機械合成方式 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| JPH04109183A (ja) | 遅延試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |