JPH0337583A - 論理回路診断システム - Google Patents

論理回路診断システム

Info

Publication number
JPH0337583A
JPH0337583A JP1173281A JP17328189A JPH0337583A JP H0337583 A JPH0337583 A JP H0337583A JP 1173281 A JP1173281 A JP 1173281A JP 17328189 A JP17328189 A JP 17328189A JP H0337583 A JPH0337583 A JP H0337583A
Authority
JP
Japan
Prior art keywords
circuit
output
shift
logic circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1173281A
Other languages
English (en)
Other versions
JP2903548B2 (ja
Inventor
Shuichi Takanashi
高梨 秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1173281A priority Critical patent/JP2903548B2/ja
Publication of JPH0337583A publication Critical patent/JPH0337583A/ja
Application granted granted Critical
Publication of JP2903548B2 publication Critical patent/JP2903548B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は論理回路診断システムに関し、特に被診断論理
回路と診断論理回路とが異なるクロックで動作する非同
期回路における診断システムに関する。
従来技術 従来、論理回路の診断方法としては、第2図に示すよう
に、論理回路内のフリップフロップを論理的にシフトレ
ジスタのように接続しておき、これを用いて診断を行う
方法がある。第2図において、10はシフト制御端子、
20はシフト入力端子、30はシフト出力端子である。
また、一般に被診断論理回路は組合せ論理回路と順序回
路とに区分けすることができる。すなわち、第2図にお
ける組合せ論理回路4と順序回路であるフリップフロッ
プ11〜1nとに区分けすることができる。
図において、通常の動作時においては、シフト制御信号
1の論理値を1”にすることにより、各フリップフロッ
プ11〜]nの出力は組合せ論理回路4に入力され、組
合せ論理回路4の出力はフリップフロップ11〜]nに
人力されて動作を行う。
一方、これらの論理回路を診断する場合には、シフト・
制御信号1の論理値を’ 0”にすることにより、シフ
ト出力信号3を見れば、クロック(n号が入力される毎
にフリップフロップ]、 n 、  1 (n−1)、
・・・、1.2,1.1の状態値を順に知ることができ
る。また、シフト制御信号1の論理値を0″にし、クロ
ック信号が人力される毎にンフト人力信号2に値を′j
、えることてフリツブフロップ1112 ・・・ ]n
に状態値を設定することかできる。
次に、シフト制御信号1の論理値を゛]″にし、クロッ
ク信号を歩進させ、再びシフト制御仁号1の論理値を0
′′にすればクロック信号か人力される毎にンフト出力
(i号3とし2てンフト出力端J′30にフリップフロ
ップ1.1..1.2.  ・、]nの状態値を読出す
ことかできる。
このように、論理回路のうちの順序回路であるフリップ
フロップをシフト・レジスタのように接続するシフトバ
スを設けると、論理回路の診断か容易になるため、以」
二の診断方法が広く採用されている。
しかし、上連した従来の論理四路の診断方法では、シフ
ト人力信号1及びシフト制御人力信号2を与え、ンフト
出力信号3を読出ず診断論理回路のクロック伝号と被診
断論理回路のクロック(≦号とが同期していなけれはな
らない。したかって、診1折論理回路のクロック信号と
被診断論理回路のクロック信号とが異なる非同期論理回
路においてはこの診断方法を行うことができないという
欠点があった。
発明の目的 本発明は」−辻した従来の欠点を角q決するためになさ
れたものであり、被診断論理回路と診断論理回路とが昇
なるクロックで動作する場合においても有効に診断を行
うことができる論理回路診断システムを提供することで
ある。
発明の構成 本発明による論理1ril路診断システムは、拍1のク
ロック信号に同期して動作する診断回路と、シフトクロ
ック信号に同期して前段から後段へと保持データをシフ
トするシフト回路を含み、前記第1のクロック信号とは
非同期の第2のクロック信号に同期して動作する被診断
回路とを有し、前記シフト回路からシフトアウトされた
保持データに址ついて前記被診断回路の診断を行う論理
回路診断システムであって、診断動作時に、前記掬1の
クロック信号に同期して発生されるシフトクロック信号
歩進指令に応答して、前記第2のクロック信号を前記シ
フトクロック信号として送出する手段を有することを特
徴とする。
実施例 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明による論理回路診断システムの一実施例
の構成を示すブロック図であり、第2図と同等部分は同
一符号により示されている。
図において、100は診断論理回路であり、発振器7か
ら送出されるクロック信号に同期して動作するしのであ
る。これら診断論理回路100及び発振器7には周知の
り、SIテスタが用いられる。
また、8及び9はD型フリップフロップ等でff/i威
された同期化回路、6はクロック信号を送出する発振器
、101はフリップフロップ、40はアンド回路、4コ
及び42はナンド回路である。
さらにまた、被診断論理回路200は、組合せ論理回路
4と順序回路であるフリップフロップ11↑2.・・・
、Inとに区分けてきる。発振器6の出力であるクロッ
ク信号は同期化回路8と同期化回路9とに人力される他
に、アンド回路40を介してフリップフロップ1.1,
12.  ・・、1nにも入力されている。
通常の動作時、すなわち被診断時においては、シフト制
御信号1が論理値” ] ”であるため、同期化回路8
の正出力は論理値′1”となる。これにより、発振器6
の出力がアンド回路40を介してフリップフロップ11
〜1nの各クロック端子に入力される。そのとき、フリ
ップフロップ11゜]2.・・、]nの各入力端子には
組合せ論理回路4の出力が入力され、それらの出力も組
合せ論理回路4の人力信号となって論理回路を構成する
こととなる。
かかる構成とされた論理回路診断システムの動作につい
て第3図を用いて説明する。第3図は柘1図の各部の動
作を示ずタイムチャー1・である。
図においては、発振器6の出力(クロック信号)と、発
振器7の出力と、シフ)・制御信号1の波形と、同期化
回路8の屯田力と、クロック歩進信号5の波形と、同期
化回路9の1E出力と。フリップフロップ101の出力
と、フリップフロップ11〜1nへのクロック信号と、
シフト人力信号2の波形と、シフト出力信号3の波形と
が示されている。
まず、通常動作時においては、同期化回路8の正出力が
常に論理値” 1 ”であるため、各フリップフロップ
]]〜]nの出力は組合せ論理回路4に人力され、組合
せ論理回路4の出力はフリップフロップ11〜1nに入
力されて動作を行う。すると、シフト出力信号3の波形
はフリップフロップ]nの保持データとなり、その値は
クロックfl;号が入力される毎に変換することとなる
一方、診断時においては、まずシフト制御信号1の論理
値か発振器7の出力の立下りタイミングにより′0″に
変化する(■)。したがって、同期化回路8の正出力は
発振器6の出力の立下りに同期して1′°からO′′に
変化する(■)。その結果、フリップフロップ11〜1
nへのクロック信号は抑止される(破線部)。
また、組合せ論理回路4の出力値が抑止されるため各フ
リップフロップ11〜]nの人力にはシフト・人力信号
2、フリップフロップ11〜1.(n−1)の値が人力
される。つまり、ヘシフト回路が構成されることになる
ここで、診断論理回路1.00がクロック歩進信号5を
発振器7の出力の立下りに同期して、予め論理値0”か
ら]′′にすれば(■)、同期化回路9の正出力は発振
器6の出力の立下りに同期して論理値” D ”から1
′′に変化する(■)。
すると、フリップフロップ1.01の出力はその後、1
周期遅れて0″から1”に変化する(■)。
そのため、ナンド回路41及び42さらにはアンド回路
40によりフリップフロップ11〜1nへのクロック端
子には発振器6の出力の1周期分のみかり、えられる(
■)。したがって、フリップフロップ11〜1nには、
シフト入力信号2.フリップフロップ11〜1. (n
−1,)の各状態値が夫々人力されて保持されることと
なる。
つまり、クロ・)り歩進信号5を論理値” o ”から
1”に変化させたとき、シフト入力信号2に希望する論
理値、すなわち診断用データをちえておけば(■)、フ
リップフロップ11〜] nには所望の値を設定するこ
とが可能となる。
また、このときシフト出力信号3の値を診断論理回路1
00が採取できるので、フリップフロップ1nの前段で
あるフロップ1 (n−1)の状態値を知ることかでき
る(■)。さらに、他のフリップフロップ1 (n−2
)〜1]の状態値を知るためにはクロック歩進信号5を
1″から” O”に変化させた後、再び′0゛′から1
”に変化させるという動作を繰返せば良い。
このように、順次シフトアウトされた各フリップフロッ
プにおける保持データを診断論理回路において期待値と
比較すれば、被診断論理回路を有効に診断することがで
きるのである。
発明の詳細 な説明したように本発明は、ある発振器の出力をクロッ
ク信号とする被診断論理回路に診断論理回路の出力であ
るシフト動作制御信号をその発振器出力と同期化させる
ための回路をイ1加することにより、他の発振器の出力
をクロック信号とする診断論理凹路からのシフト入力信
号及びシフト・出力信号を直接接続しても、クロック信
号を一元化することなく有効に診断を行うことができる
という効果かある。
【図面の簡単な説明】
第1図は本発明の実施例による論理回路診断システムの
構成を示すブロック図、第2図は従来の論理回路の診断
方法を示すブロック図、第3図は第1図の各部の動作を
示すタイムチャートである。 主要部分の符号の説明 6.7・・・・・・発振器 8.9・・・・同期化回路 1(] 100 ・・・・・・診断論理回路

Claims (1)

    【特許請求の範囲】
  1. (1)第1のクロック信号に同期して動作する診断回路
    と、シフトクロック信号に同期して前段から後段へと保
    持データをシフトするシフト回路を含み、前記第1のク
    ロック信号とは非同期の第2のクロック信号に同期して
    動作する被診断回路とを有し、前記シフト回路からシフ
    トアウトされた保持データに基づいて前記被診断回路の
    診断を行う論理回路診断システムであって、診断動作時
    に、前記第1のクロック信号に同期して発生されるシフ
    トクロック信号歩進指令に応答して、前記第2のクロッ
    ク信号を前記シフトクロック信号として送出する手段を
    有することを特徴とする論理回路診断システム。
JP1173281A 1989-07-05 1989-07-05 論理回路診断システム Expired - Fee Related JP2903548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1173281A JP2903548B2 (ja) 1989-07-05 1989-07-05 論理回路診断システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173281A JP2903548B2 (ja) 1989-07-05 1989-07-05 論理回路診断システム

Publications (2)

Publication Number Publication Date
JPH0337583A true JPH0337583A (ja) 1991-02-18
JP2903548B2 JP2903548B2 (ja) 1999-06-07

Family

ID=15957544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173281A Expired - Fee Related JP2903548B2 (ja) 1989-07-05 1989-07-05 論理回路診断システム

Country Status (1)

Country Link
JP (1) JP2903548B2 (ja)

Also Published As

Publication number Publication date
JP2903548B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
JP2725258B2 (ja) 集積回路装置
GB2242085A (en) Timing adjustment circuit for serial data
US4961013A (en) Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer
JPH0784668A (ja) データ同期システムおよびその方法
JPH03136513A (ja) クロック信号の前縁および後縁の両方でデータをサンプルできるb型フリップフロップにd型フリップフロップを変換する装置
JPH0556085A (ja) インターフエイス回路
EP0772133A2 (en) System for data synchronisation
US4926445A (en) External asynchronous input tester for bit slice machines
JPH0337583A (ja) 論理回路診断システム
JP2997787B2 (ja) 駆動回路
US6185711B1 (en) Methods and apparatus for synchronizing asynchronous test structures and eliminating clock skew considerations
JP2948245B2 (ja) 通信ネットワーク局のための送受信同期化装置
JPH0295283A (ja) 半導体集積回路装置
JP3147057B2 (ja) 半導体集積回路およびその使用方法
JP2856169B2 (ja) スキャンパス回路
JP2556918Y2 (ja) Ic試験装置の波形制御回路
JP2000321331A (ja) スキャンテスト回路及びこれを用いた半導体集積回路
JPS62260418A (ja) フリツプフロツプ回路
JPH0668691A (ja) シフトレジスタ回路
JPS62252214A (ja) 診断回路付非同期式カウンタ回路
JP3115756B2 (ja) デマルチプレクサ回路
JPH0690265B2 (ja) テスト回路
JP3425580B2 (ja) 半導体集積回路のテスト信号発生回路
JPH04181186A (ja) 集積回路のテストモード設定回路
JPH05316086A (ja) クロック乗換回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees