JPH01204526A - 量子化ノイズの抑制方法および回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、２つの連続した瞬時デジタル値を比較し、
その値の変化が所定値を越えた時のみ、瞬時値の変化を
考慮するようにした、量子化ノイズの抑制方法および回
路に関する。

（従来の技術） アナログ測定信号をデ・ゾタル的に計測するためには、
このアナログ信号をスキャニングによシ分解して個々の
振幅のサンプル値、即ち瞬時値を得、この値をアナログ
／デジタル変換器に供給する必要がある。しかし乍ら、
理想的なアナログ信号・ゾタル変換器を用いたとしても
、各瞬時値は有限個の量子化段によシ変換されることに
なる。このことは、デジタル値に変換後、各瞬時値の最
下位ビットの値が不特定となシ、出力デジタル値が、ア
ナログ値と比較して、略１個のＬＳＢ（最下位ビット）
の値だけ大き過ぎるか、小さ過ぎるか、或いはアナログ
値と同じ値となりているのか、が正確に決定できないと
いうことを意味する。高精度のアナログ／デジタル変換
器にあっては、このＬＳＢによる測定誤差は副次的な問
題である。

しかし乍ら、これによる測定値の変動が大きな問題とな
ることもある。このことは測定値が極めて不正確である
という印象を与えるのみではなく、特に測定値が自動的
に記録されるときには、誤りた記録が為されることにな
る。即ち、例えば−時記憶装置において測定値の変化の
みを記録する場合、実除には測定値に変化がないのにＬ
ＳＢだけ変化があったものとして記録されてしまうこと
がある。

アナログ信号をデジタル化して伝送するときの量子化変
動を抑制する方法と回路が、ドイツ公開明細省筆３，５
０４，７６２号に開示されている。この回路は、出力に
アダー回路段を有するデジタル伝送路の最終位置に選択
的にアクセスできる記憶装置を有する。このアダー回路
段は、記憶装置からの出力デジタル値に＋１するための
ものである。このようにして＋１だけ値が増加したデジ
タル値は、記憶装置入力端において比較サイクル中にお
ける次の値と比較され、変化分が所定値より大きい場合
のみ、比較段が制御信号を出力し、記憶装置に選択的に
入力が与えられる。その上、記憶装置に変化値が与えら
れると、関連比較サイクルのだめのデジタル／アナログ
（Ｄ／Ａ　）変換器が適当にリセットされる。

（発明が解決しようとするｖｊＡ題） この発明に関係する分野の公知の冬山５の技術によれは
、その回路構成のコストが高く、アメ−回路とともに用
いられるという不都合がある。このアダー回路を必要と
する方法では、マイクｏｆ算セッサを用いたものがある
。このために非常に萬速のマイクロプロセッサを用いて
、漏速スキャン動作に応動できるシステムを作ることが
できるが、これは高価であシ、高速性が要求される場合
に紘適当なｒ−）プレイが必要である。

（発明の目的） この発明の目的は、アナログ瞬時値をデジタルに変換す
るときのＬＳＢにおける量子化ノイズを効果的に抑制で
きるようにした方法とともに、この方法を安価で簡単な
構成の回路、特にスイ、テドグートアレイを含んで形成
された回路を提供することである。

１題を解決するための手段） との目的は、２つの連続した瞬時値入力が同一方向に２
回変化したときのみその変化を考慮するようにしたこと
を特徴とした方法および回路によりて達成される。この
方法および回路の具体例は特許請求の範囲に記されてい
るとおシである。

この発明によれば、ＬＳＢによって従来不安定に変動し
たＡ／Ｄ変換値が正確に得られるようになった。即ち、
瞬時値の変化は、少なくとも２回同一方向へ変化したと
きのみ、少なくとも２つのＬＳＢの値を用いて測定値の
変動を防止するように制御される。このようなスレシホ
ールド値はそのための特別な方法を何等用いることなく
得ることができる１回路の構成としては、通常のゲート
と７リツプ７０ツブを用いることができ、これらは通常
のｆ−）プレイとして入手可能なものである。

２つの連続した瞬時値を比較するために、その前段に１
つの瞬時値を記憶するためのデジタルの中間記憶装置を
具えた。デジタル比較器が用いられる。この比較器は、
中間記憶装置の前段の瞬時値を中間記憶装置の出力と比
較する。そして、２つの瞬時値のうち、先行する値が後
の値より大きいときは第１のチャンネル、小さいときは
第２のチャンネルを通してＯＩＩ”−）に信号を供給す
る。

各チャンネルには、１個の７リツグフ０．プが接続され
、その前段には夫々２個のＤ−型フリラグフロッグが接
続され、後段にはＡＮＤゲートが接続される。ＡＮＩＩ
”−）は、前段の第２のＤ−型フリラグフロッグとフリ
、グフロ、グの出力とが”　Ｈｌｇｈ　”のときに、そ
の後段のＯＲゲートへ“Ｈｉｇｈ　’信号を出力する。

原理的には、比較器の前段にレジスタが接続されれば十
分である。これは、レジスタの前後で瞬時値が１周期分
だけ正確にずれているからである。

しかし、２つの瞬時値をよシ正確に同期させるためには
、更にこのレジスタの前段にレジスタを設ける必要があ
る。

比較器を用いることにょυ、２つの連続した瞬時値の開
で変化があったかどうかが分る。この場合、変化の方向
が正、負いずれであっても検出される０２つのチャンネ
ル内に設けられたＤ型フリッグフロ、プによって、瞬時
値の変化が同一方向に２回連続して生じたが否かがＡＮ
Ｄゲートを用いて分るようになる。この場合、この動作
は、第２のフリッゾ７Ｇｌｙグの状態を保持する方向性
フリップフロップによって補助される。これは、他方の
チャンネルの第２のフリ、プフロッゾによって方向性フ
リップフロップがリセットされない状態で行なわれる。

ＬＳＢによって生じる変動の抑制のためには瞬時値の変
化がどの方向に生じたかは重要ではないので、２つのチ
ャンネルの出力信号はＯＲゲートによって結合されて用
いられる。

この発明の方法の特に重要な適用が、瞬時値変化を記憶
するときの量子化ノイズの抑制である。

この場合、前述したタイプの回路が比較器として用いら
れ、その出力信号がアドレスカウンタを制御するのに用
いられる。アドレスカウンタの出力により瞬時値が第１
のＲＡＭへ順次記録されるが、比較器の出力が新しいア
ドレス信号を出さない場合、第１のＲＡＭの同じ記憶位
置に新しい瞬時値が重ねられて記憶される。従って、瞬
時値が新しい情報内容を持っている場合のみ第１のＲＡ
Ｍに新しい瞬時値が記憶される。

上述の回路は、記録形のオシロス・スコープのように信
号波形の再生に用いるときに有利である。

この場合、Ａ／Ｄ変換器が入力瞬時値のデジタル化に用
いられ、その後段に比較器がアドレスカウンタおよび第
１のＲＡＭとともに用いられる。このアドレスカウンタ
は、第１．第２のＲＡＭに出力アドレスを与えるもので
、付加カウンタの出力側に接続される。マイクロプロセ
ッサが、第１のＲＭＩに記憶された瞬時値の振幅データ
から信号曲線を再生するのに用いられる。このとき、第
２のＲＡＭに記憶された時間データも振幅データと共に
用いられる。マイクロプロセッサの出力曲線データは映
像出力二二、トに表示のために送られる。

オシロスコープの技術分野において、この発明の方法は
、ＴＹ記録による時間軸上への信号曲線の表示に限らず
、ＸＹ記録の場合にも同様に適用できるものである６と
の場合、時間データに応動する付加カウンタの代シに第
２の比較器を用いる。

この第２の比較器は、第１の比較器と同様に、Ｘ軸上の
対応する瞬時値と比較するように設定される。

（実施例） 以下図面を参照してこの発明の実施例を詳細に説明する
。第１図に示すように、プロ、りで示された比較器工は
、３入力Ｉｆ、Ｉ、？、ＩＪおよび２出力０１．０２を
有する。第１の入力１１は８ビツトのデータ入力であシ
、２個のレジスタ！。

２を介して比較器３の第１入力端Ｂへ接続され、その第
２入力端Ａは、第１のレジスタｌの出力と第２のレジス
タ２の入力との間に接続される。

比較器３の２つの出力は、２つのチャンネルＡ１〜１５
．Ｂｌ〜Ｂ５を介して別々に出力される。この２つのチ
ャンネル八１〜１５．Ｂｌ〜Ｂ５は、複数の同様に構成
された論理回路であシ夫々ＯＲゲート１２０２入力端へ
接続される。２チャンネルＡ１〜ＡＳ、Ｂｌ〜Ｂ５中に
は共通のフリップフロ、ｆｙが含まれ、その一方の入力
Ｒには、２つのＤ２１フリ、プフロッｆ６，７を直列に
介して比較器のＡ（Ｈの第１出力が接続される。

同様にして、他方の入力Ｓには、２つのＤ型フリップフ
ロッｆ４，５を介して比較器のＡ）Ｂの第２出力が接続
される。

更に、２つのチャンネル八１〜Ａ５．Ｂｌ〜Ｂ５と共に
、Ｄ型フリッゾ７０ツブ４．５の接続点およびフリップ
フロ、グ９のＱ出力がＡＮＤゲート１０の２つの入力に
接り篭され、同様にして、フリップフロツｆ６，７の接
続点と７す、グア０ツｆ９のＱ出力とがＡＮＤゲート１
１の２つの入力に接続される。この３つのＡＮＤゲート
ｉｏ、１１の出力はＯＲゲート１２０入力側に接続され
、ＯＲゲート１２の出力は比較器Ｉの出力端０１へ接続
される。

比較器工の第２の出力０２はデータ出力である。

これは回路の動作上は重要ではない、第２の入カニ２を
介して比較器工へはクロック信号Ｃ１ｏａｋ／ｊが供給
される。このクロック信号は２つのレジスタ１．２のク
ロック入力ＣＬＫへ供給される。反転クロック信号Ｃ１
ｏｃｋが第３の入カニ３へ供給され、ここからチャンネ
ルＡ１〜Ａ５内のＤ型フリ、ｆ７０ツブ４，５のクロッ
ク入力ＣＬＫおよびチャンネルＢ１〜Ｂ５内のＤ型フリ
、プフロッｆ６，７のクロック入力ＣＬＫに供給される
。

従来と同様に形成されたＡ／Ｄ変換器から得られたデジ
タル瞬時値が、比較器１１７）第１の入カニ１へ供給さ
れると、これが８ビツト幅を持つ第１のレジスタ１にク
ロック信号Ｃ１ｏｃｋ／ｆｆの周期で供給される。次の
クロック信号Ｃ１ｏｃｋ／２によってこのデジタル瞬時
値はレジスタ１からレジスタ２へ送られる。この場合、
新しい−ｙ−ジタル瞬時値がレジスタ１へ入力される。

これによシ、２つの連続したデジタル瞬時値がレジスタ
１，２のＱ出力として得られる。この出力は、８ビツト
幅のデジタル比較器３の入力Ａ、Ｂへ送られる。

この連続した２つのデジタル瞬時値が同じ直である間は
、比較器３からは出力が現われない。しかし乍ら、２つ
の値の間で変化が生じると、比較器３の入力Ａ、Ｂの差
として現われる。もしも、比較器３の入力Ａへ供給され
る２番目（後続の）瞬時値が入力Ｂへ与えられる値より
も小さいと、その第１の出力Ａ（Ｂが”　Ｈｌｇｈ　’
となる。次の反転クロック信号Ｃ１ｏｃｋ／２に応じて
、この変化がＤ−型フリラグフロップ６へ伝送されその
出力Ｂ２が同様に″Ｉ（ｉ　ｇｈ”となる。比較器３へ
再度供給される瞬時値の変化が同シの方向であれば、Ｒ
１゜Ｂ２が”　Ｈｌｇｈ　”のままであり、第２のＤ型
７す。

プフロ、プ７が同様にＢ３出力として′″Ｈｉｇｈ”を
出す。同時にフリラグフロップ９がセットされて、その
反転出力Ｑが”　Ｈｌｇｈ”となる、出力Ｂ２゜Ｂ４が
＠“Ｈｉｇｈ　”である間はＡＮＤゲート１〕が導通し
、Ｂ５出力として“Ｈｉｇｈ　”がＯＲゲート１２へ供
給される。従って、ＯＲゲート１２を介して比較器工の
出力０１として’　Ｈｌｇｈ”が得られる。

もしもデジタル瞬時値入力が増加すると、チャンネルＡ
１〜Ａ５の論理素子３〜１０において同様の動作が行な
われる。ここで、フリ、プフロッｆ９は′Ｍ要な役割を
果たす。即ち、比較器工の第１の出力０１において、入
力瞬時値が２回同じ方向に変化した場合のみ“Ｈｉｇｈ
　’″出力０１端に得られるようにするものである。従
って、フリ、７６７０ツｆ９は、入力瞬時値の変化の方
向が変わる度毎にリセットされるので、ＬＳＢ単位の入
力瞬時値の変動が原理的に抑制されることになる。

第２図は、Ｙ前記録用のオシロスコープにこの発明の比
較器を適用した実施例を示す０図において比較器工の出
力はＯＲゲート１４の入力に供給される。このＯＲゲー
ト１４の出力は、ＤＷフリッグ７０ツブ１５とＡＮＩＩ
”　−）　１６でなる同期回路１５．１６へ順次接続さ
れる。ＯＲゲート１４の他方の入力は、カウンタ■の出
力へ接続され、ＡＮＤｆ−）１６の他方の入力は比較器
工の第２人カニ２へ接続される。　ＡＮＤゲート１６の
出力はアドレスカウンタ２５のクロック入力へ結合され
る。

アドレスカウンタ２５の出力は、２個のＲＡＭ　２　ｊ
　。

２４ヘアドレスとして供給される。第１のＲＡＭ２３は
、この場合には比較器Ｉの第２出力０２に接続され、第
２のＲＡＭｆｆ４はカウンタ■の出力へ結合される。２
つのＲＡＭ：１３．２４からは夫々８ピ、ト幅のデータ
出力が得られ、これらはマイクロプロセッサ２１を介し
て映像出力二二、ト２２へ情報出力として与えられる。

タイミング発生器１９とＴ−フリ、プフロ、′ｆ２０と
で成るタイミング出力回路１９．２０は、タイミング発
生器１９のクロック周波数をＴ−７リツプフロツプ２０
で半分にして出力するようになっている。従って、第１
のクロック信号Ｃ１ｏｃｋ／２がＴ−７リツｆ７０ツｆ
ｘｏのＱ出力から得られて比較器Ｉの第２人カニ２へ出
力され、更にＡＮＤゲート１６の第２の入力へ結合され
る。Ｔ−７リツプフロツプ２０の反転出力Ｑは、比較器
Ｉの第３人カニ３およびＤ−型７す、プフロ、ｆ１５の
クロック入力端ＣＬＫへ、反転タイミング信号Ｃ１ｏｃ
ｋ／ｊとして与えられる。２分周されないクロック信号
が、タイミング発生器１９からカウンタ■のクロック入
力として与えられる。この場合は、カウンタ■中の初段
のバイナリカウンタ１８へ供給される。即ち、カウンタ
■は複数段のバイナリカウンタ１８で成シ、各段の出力
がアンドゲート１７に供給されるとともに、第２　ＲＡ
Ｍ　２４ヘデータラインを介して供給される。比較器工
の第１の入カニ１へは、アナログ瞬時入力が供給される
Ａ／Ｄ変換器１３の出力が供給される。

比較器工の入力端１１においてＡ／Ｄ変換器１３の出力
デジタル値が同一方向に２回変化すると、比較器Ｉの出
力０１が”　Ｈｌｇｈ”となって、ＯＲゲート１４へ供
給される０次の反転クロック信号Ｃ１ｏｃｋによって、
Ｄ−型フリ、プフロ、プ１５からも′″“Ｈｉｇｈ”信
号が出力される。従って、２つ目のクロックＣ１ｏｃｋ
／２で、ＡＮＩＩ”　−）　１６を介してアドレスカウ
ンタ２５がクリヤーされる。

アドレスカラ／り２５は、クリヤーされる都度、それに
同期して２つのＲＡＭ２３．２４ヘアドレス信号を送シ
、新しくデータが記憶される記憶位置がクリヤーされる
。

第１のＲＡＭＪｊは、各瞬時値入力の振幅データを記録
し、第２のＲＡＭ２４は、この瞬時値の時間データを同
時に記録する。瞬時値入力に変化がないと、アドレスカ
ウンタ２５は新しい記憶位置をクリヤーせず、従って、
夫々前回の記憶位置において新しい瞬時値が重ねて記録
される。このように、２つの連続した瞬時値が同一方向
に変化した場合にのみ、新しい瞬時振幅値が第１　ＲＡ
Ｍ　２３に記録されるとともに、カウンタ■のカウント
値が第２ＲＡＭｊ４へ時間データとして記録される。ア
ドレスカウンタ２５は、カウンタ■がオーバーフロー信
号をＯＲゲート１４へ出力し、その結果アドレスカウン
タ２５ヘクロック入力ＣＬＯＣＫが供給されたときも、
新しいアドレス信号を出力する。

すべての瞬時値を記録する従来の記録方法と比較して、
この発明では、２つのＲＡＭ２３．２４において２５６
個の記憶位置分だけカウンタ■の出力によって増加する
ことになる。

第２図のオシロスコープ回路の他の部分はこの発明にと
って重要ではなく、２つのプロ、り２１゜２２として示
しである。ここで、マイクロプロセッサ２１はＦ、ＡＭ
２３．２４から瞬時値の振幅データ、時間データを読み
取シ、時間軸上に信号曲線データを再構成する。この信
号曲線データは映像用カニニット２２へ供給され、可視
曲線をスクリーン上に生成する。

比較器■を用いた更に他の実施例が第３図に示される。

この回路はＸＹ記録型行なうための構成となっている。

Ｘ−Ｙ座櫟上のＸ、Ｙ方向に得られた瞬時値、又は振幅
値はマルチプレクサ２６に与えられ、アナログ瞬時値が
Ａ／Ｄ変換器１３へ交互に供給される。Ａ／Ｄ変換器１
３の出力は、Ｍｌの比較器ＩＸの第１人カニ１と第２比
較器ＩＹの第１入力１１へ夫々結合される。２個の比較
器ＩＸ、ＩＹの第１の出力０１はＯＲゲート１４へ接続
され、同期回路１５．１６を介して第２図と同様にアド
レスカウンタ２５のクロック入力へ接続される。この場
合にも、ＲＡＭ２３．２４は、ＯＲゲート１４の出力で
クリヤーされた時に、アドレスカウンタ２５の出力を受
ける。

第３図の場合には時間データが記録されないので、第２
図のカウンタ■に相当するカウンタを省略できる。従っ
て、第１比較器ＩＸの第２出力０２は第１のＲＡＭｊ、
？のデータ入力として結合され、第２の比較器ＩＹの第
２の出力０２は第２のＲＡｔ２４のデータ入力へ結合さ
れる。第３図に示したシステムの残シの部分は第２図と
対応し、２つの比較器ＩＸ、ＩＹは同一の構成を有し、
比較器工と同様にしてクロック信号が供給される。

第３図の回路の動作も比較器からＲＡＭ２３への信号の
順序に関して第２図の回路と同様である。

カウンタ■を省略したことに伴う相違があるのは勿論で
ある。第２　ＲＡＭ　、？　４は、第１　ＲＡＭ　２３
と同様に、振幅データ記録型行なうので、カウンタのオ
ーバーフローの艷録は省略される。ＲＡＭＺ、？。

２４の記憶容量は、カウンタの容量が小さくてもそれに
よって制限を受けない。なせならばＡ／Ｄ変換器の入力
端におけるアナログ測定値が変化しない限シデータが記
憶されないので、メモリの容量は無限に大きいと言うこ
とができる。

（発明の効果） 以上述べた如く、この発明によれば、比較器とレジスタ
とを組合せることによシ２つの連続した瞬時値が連続し
て同じ方向に変化したときのみ、入力のデジタル化され
た瞬時値の振幅にＬＳＢ単位で変化があったと見なすよ
うにしたので、従来のようなＬＳＢ単位の誤差の発生が
防止でき、しかも回路構成も簡単でコストも安い、量子
化ノイズの抑制方法および回路を提供することができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例の比較器のブロック構成図
、第２図はＹ前記録型行なうための実施例のブロック図
、第３図はＸＹ記録型行なうための実施例のブロック図
である。 ■・・・比較器、Ｉｆ、Ｉ！’、ＩＪ・・・入力、１，
２・・・レジスタ、３・・・比較器、４，５，６．７・
・・Ｄ！フリップフロップ、９・・・フリップフロップ
、１０゜１１・・・ＡＮＤゲート、１２・・・ＯＲゲー
ト、０１，０２・・・出力、１４・・・ＯＲゲート、１
５・・・Ｄ−型フリップフロップ、１６・・・ＡＮＤｒ
−）、ｎ・・・カウンタ、１７・・・カウンタ、１８・
・・バイナリカウンタ、１９・・・クロック発生器、２
０・・・Ｔ型フリップフロップ、２１・・・マイクロプ
ロセッサ、２２・・・表示ユニット、２３．２４・・・
ＲＡＭ、　２５・・・アドレスカウンタ、ＩＸ、ＩＹ・
・・比較器。

Claims (13)

【特許請求の範囲】
1. （１）２つの連続した瞬時デジタル値を比較し、その値
   の変化が所定値を越えた時にのみ瞬時値の変化を考慮す
   るようにした、量子化ノイズの抑制方法であって、２つ
   の瞬時値の比較を少なくとも２回連続して行ない、少な
   くとも１回目の比較の後で値の変化の方向が記憶され、
   瞬時値が少なくとも２回同一方向に変化したときのみ、
   その値の変化を考慮するようにしたことを特徴とする量
   子化ノイズの抑制方法。
2. （２）前記２つの連続値の比較のために、この２つの値
   が中間の記憶装置に記憶されることを特徴とする請求項
   １による量子化ノイズの抑制方法。
3. （３）２つの連続した瞬時値が等しいときは動作せず、
   第１の瞬時値が第２のよりも大きいとき、および第１の
   瞬時値が第２のよりも小さいときは夫々の瞬時値に応じ
   た信号が第１、第２のチャンネルへ伝送され、２つの変
   化値が同一方向の場合には共通チャンネルを介して供給
   するように比較するところの請求項１又は２のいずれか
   による方法。
4. （４）瞬時値を比較するデジタル比較器と、この前段に
   接続され、第１の瞬時値を記憶するための少なくとも１
   個のデジタル中間記憶装置とを有し、デジタル比較器は
   、デジタル中間記憶装置の入力側の第２の瞬時値をその
   出力側の第１の瞬時値と比較し、更に、第１の瞬時値が
   第２の値より大きいときに信号を通す第１のチャンネル
   と、第２の値より小さいときに信号を通す第２のチャン
   ネルと、この第１、第２のチャンネルの出力が供給され
   るＯＲゲートと、第１、第２チャンネル中に共通に用い
   られる方向検知用のフリップフロップとを有し、第１、
   第２のチャンネル中にはこのフリップフロップの前に夫
   々接続された２個のＤ型フリップフロップと、後に夫々
   接続されたＡＮＤゲートとが含まれ、このＡＮＤゲート
   からはその後段に接続されたＯＲゲートには、第２のＤ
   型フリップフロップの入力側とフリップフロップの出力
   側とに“Ｈｉｇｈ”信号とが存在しているときに、“Ｈ
   ｉｇｈ”信号が供給されることを特徴とする量子化ノイ
   ズの抑制回路。
5. （５）前記比較器の入力側には中間記憶装置として少な
   くとも１つのレジスタが接続され、この比較器の一方の
   入力はこのレジスタの入力側、他方の入力は出力側に接
   続されたことを特徴とする請求項４による量子化ノイズ
   の抑制回路。
6. （６）比較器の出力側には２個のＤ型フリップフロップ
   を介してフリップフロップが接続され、このフリップフ
   ロップの第１の入力は反転出力に対応して設けられ、２
   つのＤ型フリップフロップを介して比較器の第１の出力
   に接続され、第２の入力はその第２の出力に対応して設
   けられ、２つのＤ型フリップフロップを介して比較器の
   第２の出力に接続されることを特徴とする請求項４又は
   ５による量子化ノイズの抑制回路。
7. （７）前記フリップフロップの反転出力は第１のＡＮＤ
   ゲートを介して、他方の出力は第２のＡＮＤゲートを介
   してＯＲゲートに接続され、この第１、第２のＡＮＤゲ
   ートの他方の入力は、夫々対応する２個のＤ型フリップ
   フロップの接続点に接続されたことを特徴とする請求項
   ４、５又は６のいずれかによる量子化ノイズの抑制回路
   。
8. （８）前記比較器の入力側には第１、第２のレジスタが
   直列に接続され、夫々にはクロック信号が供給され、第
   １、第２のチャンネル中のＤ型フリップフロップには、
   前記クロック信号の反転クロック信号が供給されてなる
   、請求項４、５、６又は７のいずれかによる量子化ノイ
   ズの抑制回路。
9. （９）前記比較器は、デジタル瞬時値を受入するデータ
   入力端と、タイミングクロックを受入する第１クロック
   入力端と、反転タイミングクロックを受入する第２のク
   ロック入力端と、アドレスカウンタを制御する第１出力
   端と、瞬時値データを順次出力する第２出力端と、第１
   出力端の出力信号に応じてクロック信号をアドレスカウ
   ンタに供給する手段と、アドレスカウンタの出力によっ
   て第２出力端からの瞬時値を第１のＲＡＭに記憶させる
   手段と、比較器からの出力がないときに、アドレスカウ
   ンタから新しくアドレスデータが出ないようにし、第１
   のＲＡＭの記憶位置には新しい瞬時値が重ね合わされて
   記憶されるように制御する手段とを有することを特徴と
   する請求項４、５、６、７又は８のいずれかによる量子
   化ノイズの抑制回路。
10. （１０）更にタイミング発生手段が設けられ、このタイ
    ミング発生手段は、タイミング発生器と、このタイミン
    グ発生器の出力側に接続されたＴ−型フリップフロップ
    とより成り、Ｔ型フリップフロップはタイミング発生器
    の出力周波数を半分に分周するように接続され、その第
    １出力には非反転の、第２の出力には反転のクロック出
    力を出すものであることを特徴とする請求項４、５、６
    、７、８又は９のいずれかによる量子化ノイズの抑制回
    路。
11. （１１）測定信号曲線を時間軸上に表示して可視像とす
    るための記録型オシロスコープであって、Ａ／Ｄ変換器
    がデジタル瞬時値を得るために設けられ、比較器と、同
    期ユニットと、アドレスカウンタと、第１のＲＡＭとが
    その出力側に接続され、アドレスカウンタはカウンタの
    出力側に接続された第２のＲＡＭにアドレスデータを供
    給し、マイクロプロセッサは振幅データから信号曲線デ
    ータを再生するように接続され、第２のＲＡＭからの時
    間データとともに映像出力ユニットに供給して曲線の映
    像が表示されることを特徴とする請求項４、５、６、７
    、８、９又は１０のいずれかによる量子化ノイズの抑制
    回路。
12. （１２）第２のカウンタが、直列に接続された複数のバ
    イナリカウンタで構成され、これらバイナリカウンタの
    各出力はＡＮＤゲートへ供給されると共に、このカウン
    タがオーバーフロー状態になったときに、オーバーフロ
    ー信号をＯＲゲートへ供給し、このＯＲゲートの出力が
    同期ユニット中に含まれるＤ型フリップフロップの入力
    へ供給されるように接続されたことを特徴とする請求項
    ４、５、６、７、８、９、１０又は１１項のいずれかに
    よる量子化ノイズの抑制回路。
13. （１３）ＸＹ記録のためにＸ、Ｙの比較器の入力側にＡ
    ／Ｄ変換器を介してマルチプレクサが接続され、Ｘ入力
    の瞬時値がＸ比較器の第１入力に供給され、Ｙ入力の瞬
    時値がＹ比較器の第１入力に供給され、各Ｘ、Ｙ比較器
    の第１の出力がＯＲゲート、および同期回路を介してア
    ドレスカウンタへ接続され、Ｘ比較器の第２出力は第１
    ＲＡＭへ接続され、Ｙ比較器の第２出力は第２ＲＡＭへ
    接続され、マイクロプロセッサが第１、第２ＲＡＭの出
    力を受けて曲線信号を生成し、映像出力ユニットへ送っ
    て表示するようにしたことを特徴とする請求項４乃至１
    ０のいずれか１項による量子化ノイズの抑制回路。