DE3614597A1

DE3614597A1 - Verfahren und schaltungsanordnung zur a/d-wandlung eines gleichspannungssignals

Info

Publication number: DE3614597A1
Application number: DE19863614597
Authority: DE
Inventors: Winfried Dipl Ing Pohl
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1986-04-30
Filing date: 1986-04-30
Publication date: 1987-11-05
Also published as: US4725814A; GB2190257B; GB8710069D0; GB2190257A

Description

Allgemein bekannt ist die Tatsache, daß ein Analogsignal nach zweimaliger Wandlung, d.h. von analog in digital und umgekehrt, nicht mehr kontinuierlich, sondern nur noch in diskreten Stufen, sogenannten Quantisierungsstufen, darstellbar ist. Eine zeitlineare Änderung einer Gleichspannung ergibt somit eine treppenförmig verlaufende Spannung. Wenn nun eine dem A/D-Wandler zugeführte, mit Rauschen oder anderen Störungen überlagerte Gleichspannung den Schwellwert einer Quantisierungsstufe erreicht, kann es passieren, daß das am wenigsten signifikante Bit - im folgenden LSB (least significant bit) genannt - des digitalen Ausgangswortes dauernd hin- und hergeschaltet wird, weil vom A/D-Wandler nicht definiert entschieden werden kann. Auch wenn die Analoggleichspannung in der Nähe einer Schwelle konstant bleibt, findet ein permanentes, unregelmäßiges Umschalten des LSB statt, wobei auch höherwertige Bits bei bestimmten Digitalworten umschalten können.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur A/D-Wandlung eines mit Störsignalen behafteten Gleichspannungssignals anzugeben, bei dem trotz dieser überlagerten Störungen der Analog- Eingangsspannung immer ein definierter digitaler Ausgangswert zur Verfügung steht.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß ein absolut stabiles Digital-Ausgangssignal bei beliebigen Analog-Eingangsspannungen erhalten wird.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist die Anwendung des erfindungsgemäßen Verfahrens bei der Überlegung von Videosignalen.

Zeichnung

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild zur Durchführung des erfindungsgemäßen Verfahrens,

Fig. 2 ein Blockschaltbild der in Fig. 1 vorkommenden Auswerteschaltung,

Fig. 3 einige der in den Figuren 1 und 2 vorkommenden Impulssignale.

Im Blockschaltbild gemäß Fig. 1 liegt an einer Eingangsklemme 1 ein mit einem Störspannungssignal überlagertes analoges Gleichspannungssignal a (s. dazu auch Fig. 3). Diese Klemme 1 ist mit einem Eingang einer Abtast- und Halteschaltung 2 verbunden, in welcher das Analogsignal zu bestimmten Zeiten abgetastet und während der übrigen Zeit gespeichert ist. Der Ausgang der Schaltung 2 ist an einen Eingang eines Summierverstärkers 3 angeschlossen, an dessen weiteren Eingang je ein rechteckförmiges Impulssignal b bzw. c anliegen. Diese Impulssignale b und c werden im Summierverstärker 3 so bewertet, daß ein rechteckförmiges Wechselspannungssignal d entsteht, welches im Summierverstärker dem Analogsignal hinzuaddiert wird. Die Impulssignale b und c sowie das Setzimpulssignal für die Abtast- und Halteschaltung 2 werden von einem Taktgeber 4 erzeugt, welchem über Klemme 6 das Wandler- Taktsignal zugeführt wird. Der Ausgang des Summierverstärkers 3 ist an den Analogeingang eines A/D-Wandlers 7 angeschlossen, dem über Klemme 6′ ebenfalls das Wandler-Taktsignal zugeleitet wird. Am Starteingang des A/D-Wandlers 7 liegen drei vom Taktgeber 4 erzeugte Startimpulse e. An den Digitalausgang des A/D-Wandlers 7 sind zwei 8-Bit- Speicher 8 und 9 parallel angeschlossen. Der Speicher 8 wird dabei mit einem Impulssignal f und der Speicher 9 mit den Startimpulsen e getaktet. Die Ausgänge der beiden 8-Bit-Speicher 8 und 9 sind mit je einem Eingang eines 8-Bit-Komparators 11 verbunden, dessen Ausgang an den Eingang 10 einer Auswerteschaltung 12 angeschlossen ist. Der Ausgang des Speichers 8 stellt gleichzeitig den Ausgang 13 der Schaltung dar, an welchem das digitale Ausgangswort des A/D-Wandlers 7 mit definiertem Wert des LSB zur weiteren Verarbeitung zur Verfügung steht. Der Auswerteschaltung 12 werden außerdem die Impulssignale f, b und c über die Eingänge 14, 15 und 16 sowie das zum digitalen Ausgangswort des A/D- Wandlers 7 gehörende LSB über Eingang 17 zugeführt.

In Fig. 2 ist die Auswerteschaltung 12 etwas detaillierter dargestellt. Das vom Taktgeber 4 erzeugte Impulssignal f für die Taktung des Speichers 8 liegt über Eingangsklemme 14 an einer Torschaltung 21, welche mit Hilfe eines Sperrimpulses g von einem RS- Flip-Flop 22 gesperrt werden kann. Die Sperrung der Torschaltung 21 wird immer dann wirksam, wenn an Eingangsklemme 17 ein sich ändernder Wert des LSB h oder i) anliegt. Die Impulsflanken dieser Wertänderung werden in einer Differenzierstufe 23 differenziert und dem einen Eingang einer Setzimpuls- Torschaltung 24 zugeführt. Am Ausgang dieser Torschaltung 24 entsteht dann ein Setzimpuls k, wenn gleichzeitig an dem anderen Eingang der Torschaltung 24 ein Impulssignal l anliegt, welches mit Hilfe einer Und-Verknüpfung 26 aus den Impulssignalen b und c abgeleitet wird. Beim Anliegen des Setzimpulses k am Setzeingang des RS-Flip-Flops 22 wird bewirkt, daß an dessen Ausgang der Sperrimpuls g abnehmbar ist und die Torschaltung 21 sperrt, so daß am Ausgang 18 kein Taktimpuls entstehen kann. Zum Rücksetzen des RS- Flip-Flops 22 wird die Rückflanke des Taktimpulssignals f in einer Differenzierstufe 27 differenziert und dem Rücksetzeingang 28 des Flip-Flops 22 zugeführt. Der Setzimpuls-Torschaltung 24 wird außerdem das vom Komparator 11 erzeugte Umschaltsignal über Klemme 10 zugeführt, welches im Falle der Abgabe einer Schaltspannung bei Nichtübereinstimmung der dem Komparator 11 zugeführten Digitalwerte die Torschaltung 24 sperrt, so daß das Taktsignal f am Ausgang 18 abnehmbar ist.

Wie bereits oben ausgeführt, kann das an der Eingangsklemme 17 der Auswerteschaltung 12 liegende LSB kurzzeitig unterschiedliche Werte (s. z.B. Fig. 3 h bzw. i] annehmen, je nach dem, ob die Analogspannung im mittleren Bereich zweier Quantisierungsstufen n, n+1 oder in der Nähe einer der Quantisierungsstufen liegt. Ist beispielsweise die mit der rechteckförmigen Wechselspannung überlagerte Analogspannung d1 im mittleren Bereich der Quantisierungsstufen n, n+1 gelegen, dann ändert sich im Zeitraum der anliegenden drei Startimpulse e am Wert des LSB nichts, da für den A/D-Wandler 7 während dieser Zeit immer der gleiche Analogwert vorliegt. An Klemme 17 liegt somit kein Impulssignal.

Sobald jedoch bei Änderung der analogen Gleichspannung die rechteckförmige Wechselspannung eine Schwelle n bzw. n+1 überschreitet, wird vom A/D-Wandler 7 nach Ablauf der Wandelzeit t _W ein neuer Wert des LSB abgegeben. Im Falle des Unterschreitens der Schwelle n entsteht aus dem Signal d 2 das Signal h, dessen Vorderflanke um die Wandelzeit t _W zeitlich versetzt ist. Die Erzeugung dieses Signals erfolgt durch Anlegen des ersten Startimpulses e. Beim zweiten Startimpuls springt die Eingangsspannung d 2 wieder über die Schwelle n zurück, so daß der Wert des LSB zurückgesetzt wird. Beim dritten Startimpuls liegt der ursprüngliche Wert der Analogspannung d 2 wieder vor, und es ergibt sich keine weitere Änderung des LSB. In gleicher Weise wird der veränderte Wert des LSB im Signal i erzeugt. Das mit der rechteckförmigen Wechselspannung überlagerte Analogsignal überschreitet beim Signal d 3 die Wandlerschwelle n+1, so daß im Signal i nach der Wandelzeit t _W ein neuer Wert des LSB entsteht.

Diese am Eingang 17 der Auswertschaltung 12 liegenden Signale h oder i bewirken, wie oben beschrieben, eine Sperrung des Taktimpulses f am Ausgang 18 der Schaltung 12, so daß der Speicher 8 das neue, evtl. gestörte Digitalwort nicht aufnehmen kann, sondern das bisher gespeicherte an seinen Ausgang 13 abgibt.

Bei schnellen Änderungen des Eingangssignals des A/D- Wanders 7 kann es passieren, daß durch die Auswertschaltung 12 nicht alle gewandelten Worte in den Speicher 8 übernommen werden. Der 8-Bit- Komparator 11 verhindert das. Es werden jeweils nach der Wandelzeit die Digitalworte in den Speichern 8 bzw. 9 gespeichert und im Komparator 11 miteinander verglichen, wobei durch die Taktung des Speichers 9 mit Hilfe der Startimpulse e und des Speichers 8 mit Hilfe des Taktimpulses f jeweils zwei zeitlich hintereinander liegende Werte verglichen werden. Und zwar wird während der Zeitdauer der Startimpulse e der im Speicher 9 gespeicherte neue Werte mit dem im Speicher 8 gespeicherten alten Wert verglichen. Bei Übereinstimmung dieser Werte, also bei konstanter Eingangs-Analogspannung, wird vom Komparator 11 ein Signal abgegeben, welches die Torschaltung 24 durchlässig schaltet. Unterscheiden sich jedoch die Werte der Speicher 8 und 9 voneinander, dann wird vom Komparator 11 ein Sperrsignal für die Torschaltung 24 abgegeben, so daß der Impuls f an den Ausgang 18 durchgeleitet wird.

Zusammenfassend kann gesagt werden, daß immer dann ein Impulssignal f an den Speicher 8 abgegeben wird, wenn eine Änderung zwischen den Werten zweier aufeinanderfolgender Abtastungen festgestellt wird. Wenn keine Änderung zwischen den Werten zweier aufeinanderfolgender Abtastungen festgestellt wird, dann wird das Taktimpulssignal f nur abgegeben, wenn das Analogsignal nicht im kritischen Bereich der Quantisierungsstufen liegt.

Bei der Anwendung des erfindungsgemäßen Verfahrens für die Überblendung von Videosignalen wird die der Analogspannung entsprechende Blendspannung während der vertikalen Austastlücke abgetastet und gewandelt. Bei einer schnellen Änderung der Analogspannung durch ein schnelles Überblenden der Videosignale wird also die digitalisierte Blendspannung vom Speicher 8 an den Ausgang 13 geliefert, ohne daß eine Auswertung der Lage der Analogspannung bezüglich der Quantisierungsstufen durchgeführt wird.

Claims

1. Verfahren zur A/D-Wandlung eines mit Störungssignalen behafteten, sich langsam ändernden analogen Gleichspannungssignals in ein Digitalsignal mit definiertem Ausgangswert, wobei dem Analogsignal während der Wandlungsdauer ein rechteckförmiges Wechselspannungssignal mit etwa der Hälfte der Quantisierungsstufe entsprechenden Amplitude überlagert wird, dadurch gekennzeichnet, daß während der Dauer eines Schwingungszuges des rechteckförmigen Wechselspannungssignals (d) dem A/D-Wandler (7) drei mit den Flanken des rechteckförmigen Wechselspannungssignals zeitlich übereinstimmende Startimpulse (e) zugeführt werden, daß danach bei Vorliegen eines Analogsignalswertes (d 1) im mittleren Bereich zweier Quantisierungsstufen ein eindeutig definierter Wert des LSB und bei Vorliegen eines Analogsignalwertes (d 2, d 3) in der Nähe einer der Quantisierungsstufen nach Ablauf der Wandelzeit (t _W ) nach einem der Startimpulse zeitweise einer neuer Wert (h, i) des LSB erzeugt wird, und daß digitale Ausgangswort des A/D-Wandlers (7) mit definiertem Wert des LSB zur weiteren Verarbeitung zur Verfügung steht, wogegen dasjenige mit sich änderndern Wert des LSB nicht weitergeleitet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das digitale Ausgangswort des A/D-Wandlers (7) bei sich änderndem Wert des LSB nicht in einen Speicher geladen wird, bis ein digitales Ausgangswort mit definiertem Wert des LSB vom A/D-Wandler (7) abgegeben wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die digitalen Ausgangsworte des A/D-Wandlers (7) einerseits während der Dauer der Startimpulse (e) und andererseits nach dem Ende des die Wandelzeiten der Startimpulse umfassenden Wandelzyklus (t _z ) getrennt gespeichert werden, daß während der Dauer der Startimpulse die gespeicherten aktuellen Werte einerseits mit den Werten nach dem Ende des vorangegangenen Wandelzyklus (t _z ) andererseits jeweils verglichen werden, und daß nur bei Übereinstimmung dieser Werte eine Auswertung der Lage des Analogsignals erfolgt.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Analogsignal ein Blendspannungssignal zum Überblenden von Videosignalen ist, welches über eine Abtast- und Halteschaltung (2) an den A/D-Wandler (7) geführt und nur während der V-Austastlücke gewandelt wird.

5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, daß bei einer schnellen Änderung des Blendspannungssignals keine Störsignalauswertung des Analogsignals erfolgt.

6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß das analoge Gleichspannungssignal am Eingang einer Abtast- und Halteschaltung (2) liegt, deren Ausgang über einen Summierverstärker (3) mit dem Analogeingang des A/D-Wandlers (7) verbunden ist, wobei dem Summierverstärker (3) die rechteckförmigen Impulssignale (b, c) zugeführt sind, und am Starteingang des A/D-Wandlers (7) die drei Startimpulse (e) während des Wandelzyklus (t _z ) anliegen, daß der Digital-Ausgang des A/D-Wandlers (7) mit je einem Eingang zweier 8-Bit-Speicher (8, 9) verbunden ist, von denen dem Setzeingang des einen Speichers (9) die drei Stammimpulse (e) und dem Setzeingang des anderen (8) ein zeitlich danach liegender Setzimpuls (f) zugeführt sind und deren Ausgänge an die Eingänge eines 8-Bit-Komparators (11) angeschlossen sind, dessen Ausgang mit einer den Setzimpuls (f) für den anderen Speicher (8) abgebenden Auswerte-Schaltung (12) verbunden ist, und daß dieser Auswerte-Schaltung (12) außerdem die rechteckförmigen Impulssignale (b, c) der Setzimpuls (f) für den anderen Speicher (8) von einem Taktgeber (4) sowie das LSB vom Ausgang des TA/D-Wandlers (7) zugeführt sind.