AT356U1

AT356U1 - Analog-digital-wandlerschaltung

Info

Publication number: AT356U1
Application number: AT0029094U
Authority: AT
Inventors: Alfred Dipl Ing Kraker
Original assignee: Siemens Ag Oesterreich
Priority date: 1994-09-15
Filing date: 1994-09-15
Publication date: 1995-08-25

Description


   <Desc/Clms Page number 1> 
 



  Die Wandlung analoger Signale in eine digitale Signaldarstellung ist durch drei Schritte charakterisiert, durch die Abtastung des analogen Signales zu üblicherweise periodischen Zeitpunkten, die Quantisierung der bei der Abtastung erhaltenen Amplitudenwerte über eine Treppenfunktion mit 2N Stufen   (N   ist die Auflösung des   A/D-Wandters   in bit) und die digitale Codierung der quantisierten Amplitudenwerte. 



  Die Quantisierung ist deshalb notwendig, weil der für die Codierung zur Verfügung stehende Zeichenvorrat aufgrund technologischer Grenzen beschränkt ist. Diese Quantisierung bewirkt jedoch Störungen im Ausgangssignal, das sogenannte Signalisierungsrauschen, die Höhe der Störungen ist vor allem von der Anzahl der möglichen Amplitudenstufen abhängig, je mehr Stufen desto geringeres Rauschen. 



  Die Anzahl der möglichen Stufen ist jedoch durch technologische Schwierigkeiten begrenzt, so werden in der   Audio- Technik üblicherweise Analog-Digital-Wandler   mit einer Auflösung von N=16 bit oder ca. 64000 diskreten Amplitudenstufen eingesetzt. 



  Der Erfindung liegt daher die Aufgabe zugrunde, das Signalisierungsrauschen bei einer Analog-Digital-Wandlerschaltung mit bestimmter Auflösung zu vermindern. 



  Dies geschieht erfindungsgemäss mit einer Analog-Digital-Wandlerschaltung mit einem ersten AlD-Wandler mit einer Auflösung von N bit, der das an seinem Eingang anliegende Analogsignal innerhalb des Wertebereiches 0 bis q*2N gleichförmig quantisiert in eine digitale Signaldarstellung mit 2N möglichen Werten umsetzt, wobei ein zweiter, gleichartiger AlD-Wandler (2) vorgesehen ist, an dessen Eingang das mit einem wählbaren Gleichspannungsanteil (b) additiv beaufschlagte Analogsignal f (t) anliegt, wobei die Ausgänge von erstem A/D-Wandier (1) und zweitem A/D-Wandler (2) mit einer Summierschaltung (3) verbunden sind an deren Ausgang ein Multiplizierer (4) angeschlossen ist, an dessen Ausgang das digitale Ausgangssignal fD (t) vorliegt. 

 <Desc/Clms Page number 2> 

 
 EMI2.1 
 
 EMI2.2 
 
 EMI2.3 
 
 EMI2.4 
 ungeradzahligesüberschritten werden. 



  Vorteilhaft ist es dabei, wenn eine Schaltung zur Erzeugung des Gleichspannungsanteiles und eine Regelschaltung in der Weise vorgesehen sind, dass der   Signal/Rauschabstand   des digitalen Ausgangssignales ein Maximum ist. 



  Gelöst wird die eingangs genannte Aufgabe auch durch eine Analog-DigitalWandlerschaltung mit einem A/D-Wandier, bei welcher der Eingang des A/DWandlers über einen Schalter abwechselnd mit dem Analogsignal und dem mit einem Gleichspannungsanteil beaufschlagten Analogsignal verbunden ist, und bei welcher eine Summierschaltung mit Eingangsspeicher an den A/D-Wandier angeschlossen ist, an deren Ausgang die Summe der gewandelten Signale vorliegt, und bei welcher am Ausgang der Summierschaltung ein Multiplizierer angeschlossen ist, an dessen Ausgang das digitale Ausgangssignal vorliegt. 



  Die Erfindung wird anhand zweier Figuren näher erläutert. Es zeigen beispielhaft : Fig 1 eine Analog-Digital-Wandlerschaltung mit zwei   A/D-Wandiem   und Fig 2 eine Analog-Digital-Wandlerschaltung mit einem A/D-Wandier. 



  Die in Figur 1 dargestellte Analog-Digital-Wandlerschaltung umfasst einen ersten   A/D-   Wandler 1, an dessen Eingang das Analogsignal f (t) anliegt, einen zweiten   A/D-   Wandler 2, an dessen Eingang das mit einem wählbaren Gleichspannungsanteil (b) beaufschlagte Analogsignal   f (t) anliegt,   eine Summierschaltung 3, deren Eingänge an die Ausgänge von erstem A/D-Wandier 1 und zweitem   A/D-Wandter   2 angeschlossen 

 <Desc/Clms Page number 3> 

 sind und einen Multiplizierer 4 der an den Ausgang der Summierschaltung 3 angeschlossen ist, an dessen Ausgang das digitale Ausgangssignal fD (t) vorliegt. 



  Die Ausgangssignale der beiden A/D-Wandier sind zueinander korreliert. Damit ist auch das Quantisierungsrauschen korreliert und eine einfache Parallelschaltung zweier idealer Wandler bringt keinen Gewinn. Durch die Beaufschlagung mit einem Gleichspannungsanteil b wird die   Korrelation   des Quantisierungsrauschens der beiden   A/D-Wandier weitgehend   aufgehoben. Durch die danach erfolgende Summation der beiden Signale erfolgt eine Mittelwertbildung und damit eine Verringerung des Signalrauschens um maximal 6 dB bei idealen   AlD-Wandlem.   Dazu ist ein Gleichspannungsanteil b in der Höhe einer halben Quantisierungsstufe der A/D-Wandier oder einem ungeradzahligen Vielfachen davon nötig.

   Da die Eigenschaften   realer A/D-Wandier   nicht exakt vorhersagbar sind, werden optimale Ergebnisse in den Praxis dann erzielt, wenn über eine geeignete Regelschaltung der Gleichspannungsanteil so eingestellt wird, dass der Signal-Rauschabstand ein Maximum ist. 



  Fig 2 zeigt eine Analog-Digital-Wandlerschaltung mit einem einzelnen A/D-Wandier 5 wobei der Eingang des AID-Wandlers über einen Schalter 6 abwechselnd (mit einer maximalen Dauer gleich einem halben   Abtastintervall)   mit einem Abtastwert des Analogsignals und dem gleichen mit einem Gleichspannungsanteil b beaufschlagten Abtastwert des Analogsignals verbunden ist, und wobei eine Summierschaltung mit Eingangsspeicher 7 an den einzelnen A/D-Wandler 5 angeschlossen ist, an deren Ausgang die Summe der gewandelten Signale vorliegt, und wobei am Ausgang der Summierschaltung mit Eingangsspeicher ein Multiplizierer (4) angeschlossen ist, an dessen Ausgang das digitale Ausgangssignal   fr) (t) vorliegt.   



   Für die Schaltung nach Fig. 2 gilt analog das zu der Schaltung nach Fig. 1 gesagte.

Claims

Ansprüche 1) Analog-Digital-Wandlerschaltung mit einem ersten A/D-Wandler mit einer Auflösung von N bit, der das an seinem Eingang anliegende Analogsignal innerhalb des Wertebereiches 0 bis q*2N in eine digitale Signaldarstellung mit 2N möglichen Werten umsetzt, dadurch gekennzeichnet, dass ein zweiter, gleichartiger A/D-Wandler (2) vorgesehen ist, an dessen Eingang das mit einem wählbaren Gleichspannungsanteil (b) additiv beaufschlagte Analogsignal f (t) anliegt, dass die Ausgänge von erstem A/D-Wandier (1) und zweitem A/D-Wandler (2) mit einer Summierschaltung (3) verbunden sind an deren Ausgang ein Multiplizierer (4) EMI4.1 EMI4.2 EMI4.3 beaufschlagten Analogsignal verbunden ist, und dass eine Summierschaltung mit Eingangsspeicher (7)

an den einzigen A/D-Wandier (5) angeschlossen ist, an deren Ausgang die Summe der gewandelten Signale vorliegt, und dass am Ausgang der Summierschaltung ein Multiplizierer (4) angeschlossen ist, an dessen Ausgang das digitale Ausgangssignal fD (t) vorliegt.