DE3422994A1

DE3422994A1 - Schaltungsanordnung zur ruhegeraeuschunterdrueckung bei nach dem pcm-prinzip durchgeschalteten fernsprechverbindungen

Info

Publication number: DE3422994A1
Application number: DE19843422994
Authority: DE
Inventors: Gerhard Dipl.-Ing. 3575 Kirchhain Mitlehner; Richard Ing.(grad.) 6234 Hattersheim Müller
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Telenorma GmbH
Priority date: 1984-06-22
Filing date: 1984-06-22
Publication date: 1986-01-02
Also published as: DE3422994C2

Description

Schaltungsanordnung zur Ruhegeräuschunterdrückung bei
nach dem PCM-Prinzip durchgeschalteten Fernsprechverbindungen Die Erfindung betrifft eine Schaltungsanordnung zur Ruhegeräuschunterdrückung bei nach dem PCM-Prinzip durchgeschalteten Fernsprechverbindungen, wie dies im Oberbegriff des Patentanspruches 1 näher bezeichnet ist.
Aus der DE-PS 27 42 783 ist es bereits bekannt, bei einem PCM-Codewort eine oder mehrere Bit-Stellen mit der niedrigeren Wertigkeit auf den niedrigsten Spannungswert (Null) zu setzen, wenn durch eine Überwachungseinrichtung erkannt wird, daß die übrigen Bit-Stellen denWert Null beinhalten. Eine Weiterentwicklung dieser Schaltungsanordnung ist angegeben in der DE-PS 28 41 221. Mit dieser Schaltungsanordnung zur Unterdrückung des Verstärkens von sehr kleinen Geräusch-und ìwebensprechsignalen in PCM-Systemen wird erreicht, da£ mit dem Ausgangs signal der Überwachungseinrichtung das Vorzeichenbit eines PCM-Codewortes auf einem festen Wert gehalten wird. In den Unteransprüchen dieser Patentschrift ist beschrieben, daß das Festhalten des Vorzeichenbits erst dann wirksam wird, wenn eine aus einem Zähler bestehende Verzögerungseinrichtung sich in ihrer Arbeitslage befindet.
Damit wird erreicht, daß die Schaltungsanordnung nicht bei jedem Nulldurchgang wirksam wird, wodurch zusätzliche Geräuschbildungen entstehen könnten. Es wird weiterhin in der DE-PS 28 41 221 erwähnt, daß das Vorzeichenbit sofort wieder für eine Umschaltung freigegeben wird, wenn im PCM-Codewort wieder größere Spannungswerte erscheinen. Damit ist auch die sofortige Freigabe des gesamten Inhaltes eines PCM-Codewortes verbunden.
Es kann nun vorkommen, daß bei sehr kleinen Geräuschspannungen, die zeitweise einen bestimmten Wert überschreiten, von der tberwachungseinrichtung immer wieder die bereits wirksam gewordene Verzögerungseinrichtung ausgeschaltet wird. Es kann also durch das wiederholte Ein- und Ausschalten der Uberwachungseinrichtung, die das PCM-Codewort auf Null setzt, eine zusätzliche Geräuschbildung entstehen.
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung zur Ruhegeräuschunterdrckung vorzustellen, womit erreicht wird, daß bei Ruhegeräuchschwankungen keine zusätzliche Geräuschbildung entstehen kann. Diese Aufgabe wird durch eine im Patentanspruch 1 gekennzeichnete Merkmalskombination gelöst.
Damit wird in vorteilhafter Weise erreicht, daß definierte Schwellwerte festgelegt sind, bei denen das Nullsetzen eines PCM-Wortes einsetzt und wieder aufgehoben wird Diese Schwellwerte sind so festgelegt, daß ein weiterzusendendes PCM-Wort nur dann auf Null gesetzt wird, wenn das empfangene PCM-Wort einen sehr kleinen Binärwert enthält, und das empfangene PCM-Wort unverändert weitergesendet wird, wenn das empfangene PCM-Wort einen Binärwert enthält, der größer ist als der Binärwert, der zur Nullsetzung des PCM-Wortes führen würde. Es wird also mit dieser Schaltungsanordnung eine Hysterese festgelegt, womit erreicht wird, daß schwankende Ruhegeräuschstannungen nicht in der Lage sind, ein dauerndes Ein- und Ausschalten der Einrichtung zu bewirken, die ein PCM-Wort auf Null setzt.
Gegeniiber den in den eingangs genannten Patentschriften angegebenen Schaltungsanordnungen ergibt sich durch die vorliegende Erfindung außerdem der Vorteil, daß ein unverändert weiterzusendendes PCM-Wort ohne Laufzeitverlust direkt an den Sendeausgang gelangt, weil durch den Einsatz eines Multiplexers keine erneute Parallel-Seriell-Wandlung vorgenommen werden muß. Weiterbildungen der Erfindzuneg' ' v ergeben sich aus den Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand einer Zeichnung näher erläutert. Die seriell ankommenden PCM-Worte werden in einem Seriell/Parallel-Wandler S/P empfangen und gelangen gleichzeitig an einen Muliplexer für PCM-Worte MP . Im Ruhezustand ist dieser Multiplexer MP) wie symbolisch durch einen Kontakt dargestelltdurchgeschaltet, so daß das jeweilige PCM-Wort direkt an den Ausgang gelangt. Die Parallel-Ausgänge des Seriell/Parallel-Wandlers S/P sind direkt mit einem Bitmuster-Vergleicher BV verbunden. Der Bitmuster-Vergleicher BV ist so ausgestaltet, daß an seinen weiteren Eingängen zwei verschiedene Binärwerte BW1 und BW2 eingestellt werden können. Jedesmal, wenn ein PCM-Wort vollständig empfangen worden ist, gibt der Taktgeber TG ein Freigabesignal an den Bitmuster-Vergleicher BV ab. Ist der Binärwert eines PCM-Wortes gleich oder geringer als der am Bitmlster-Vergleicher BV anliegende voreingestellte kleinere Binärwert Bl1, so erscheint an einem Ausgang des Bitiiuster-Vergleichers BV ein Einschaltesignal E, das den Verzögerungseinrichtungen VZ zugeführt wird. In gleicher Weise erscheint an dem anderen Ausgang des Bitmuster-Vergleichers BV ein Ausschaltesignal A, wenn der Binärwert des empfangenen PCM-Wortes größer ist als der andere am Bitmuster-Vergleicher BV anliegende größere Binärwert BW2.
Die Ein- und Ausgangssignale E,A sind zwar parallel an alle Verzögerungseinrichtungen VZ angeschlossen, sie werden jedoch am Eingang einer jeden Verzögerungseinrichtung VZ1 bis VZn mit einem kanalindividuellen Impuls verknüpft, der von einem Impulsverteiler IV abgegeben wird. Der Impulsverteiler IV wird vom Taktgeber TG gesteuert und schaltet zyklisch einzelne Impulse auf jeweils eine Verzögerungseinrichtung VZ, die einem Zeitkanal zugeordnet ist. Mit dem vom Impulsverteiler IV kommenden Impuls wirdauchdas Ausgangssignal einer Verzögerungseinrichtung VZ verknüpft, so daß dieses nur während des betreffenden Zeitkanals auf den Muliplexer für PCM-Worte MP wirken kann. Die Verzögerungseinrichtungen VZ1 bis VZn sind jedem einzelnen Zeitkanal individuell zugeordnet, während der Bitmuster-Vergleicher BV und der Seri ell/Paral le t-Wandler S/P für mehrere Zeitkanäle gemeinsam benutzt werden können.
Jede einzelne Verzögerungseinrichtung VZ kann so ausgesta tet sein, wie dies in der DE-PS 28 41 221 angegeben ist. Dabei können die Einschaltsignale E auf einen Zähler geleitet werden, der beim Erreichen eines vorbestimmten Zählschrittes ein nachgeschaltetes bistabiles Speicherelement in seine Arbeitslage bringt. Das daraufhin entstehende Ausgangssignal bleibt so lange bestehen, bis vom Bitmuster-Vergleicher BV ein Ausschaltesignal A den Zähler und auch das bistabile Speicherelement zurücksetzt. Wenn also das bistabile Speicherelement innerhalb einer Verzögerungseinrichtung VZ sich in seiner Arbeitslage befindet, so gelangt ein Ausgangssignal zum Multiplexer für PaN-Worte MP, wenn vom Impulsverteiler IV der kanalindividuelle Impuls anliegt. Der Multiplexer MP wird daraufhin so umgesteuert, dalS anstelle des empfangeneii PCM-Wortes ein den Binärwert Null enthaltendes PCM-Wort abgesendet wird. Der Mul.tiplexer fiir PCM-Worte MP wird also immer nur dann in seine in der Zeichnung durch einen Kontakt symbolisch dargestellte Arbeitslage gebracht, wenn die dem betreffenden Zeitkanal zugeordnete Verzögerungseinrichtung V angesprochen hat und ein Ausgangssignal liefert.

Claims

Schaltungsanordnung zur Ruhegeräuschunterdrückung bei nach dem PCM-Prinzip durchgeschalteten Fernsprechverbindungen Pa tentansprüche Ö Schaltungsanorndung zur Ruhegerauschunterdrückung bei nach dem PCM-Prinzip durchgeschalteten Fernsprechverbindungen, womit beim Empfangen eines PCM-Wortes mit einem sehr geringen Binärwert ein PCM-Wort mit dem Wert 1'Null" weitergegeben und auch ein Vorzeichenwechsel unterdrückt wird, wobei außerdem eine Verzögerungseinrichtung vorgesehen ist, damit die Abgabe eines Null-WDrtes nicht sofort wirksam werden kann, dadurch gekennzeichnet, daß ein Bitmuster-Vergleicer (BV) v;)rgesehen ist, der ein Einschaltsignal (E) für eine Verzögerungseinrichtung (VZ) liefert, wenn der Binärwert des empfangenen PCM-Wortes gleictl oder kleiner ist als ein voreingestellter sehr geringer Binärwert (BW1), und ein Ausschaltsignal für die Verzögerungseinrichtung (VZ) liefert, wenn das empfangene PCM-Wort in seinem Binärwert gleich oder größer ist als ein anderer größerer voreingestellter Binärwert (BW2), und daß ein Muliplexer für PCM-Worte (MP) vorgesehen ist, der bei eingeschalteter und wirksamer Verzögerungseinrichtung (VZ) ein PCM-Wort mit dem Wert "Null" und bei ausgeschalteter Verzögerungseinrichtung (VZ) das empfangene PCM-Wort unmittelbar zur Weitersendung durchschaltet.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (VZ) einem Zeitkanal zugeordnet ist und aus einem Zähler oder einer monost-abilen Kippstufe mit einem nachgeschalteten bistabilen Speicherelement besteht.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Bitmuster-Vergleicher (BV) für mehrere Zeitkanäle gemeinsam benutzt wird und zu diesem Zweck ein Impulsverteiler (IV) vorgesehen ist, der die Ausgangssignale des Bitmuster-Vergleichers (BV) jeweils der kanalindividueller Verzögerangseinrichtung (VZ) zuführt und auch deren Ausgangssignal mit dem gemeinsamen Multiplexer für PCM-Worte (MP) verbindet, wobei das åeweilige Ausgangssignal mit dem kanalindividuellen Impuls verknüpft wird.