DE2850652C2 - Digitale Halbleiterschaltung - Google Patents
Digitale HalbleiterschaltungInfo
- Publication number
- DE2850652C2 DE2850652C2 DE2850652A DE2850652A DE2850652C2 DE 2850652 C2 DE2850652 C2 DE 2850652C2 DE 2850652 A DE2850652 A DE 2850652A DE 2850652 A DE2850652 A DE 2850652A DE 2850652 C2 DE2850652 C2 DE 2850652C2
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- clock
- pulses
- input
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
- G10H1/182—Key multiplexing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Shift Register Type Memory (AREA)
- Electrophonic Musical Instruments (AREA)
- Logic Circuits (AREA)
Abstract
Die Erfindung bezieht sich auf eine digitale Halbleiterschaltung mit zwei Schaltungsteilen, die jeweils eine Kette hintereinander geschalteter Flip-Flopzellen enthalten. Von einem Taktgeber wird dabei eine zur Steuerung der beiden Schaltungsteile dienende Folge von Taktimpulsen zur Verfuegung gestellt. Einer dieser beiden Schaltungsteile ist als Schieberegister ausgebildet, sein Schiebetakt ist durch die genannte Folge von Taktimpulsen gegeben. Eine solche Schaltung ist in der DE-AS 21 12 637 beschrieben. In ihr ist auch der zweite Schaltungsteil als Schieberegister ausgebildet. Die Erfindung schlaegt nun vor, zur Informationsvermittlung die Kombination eines Schieberegisters mit einem Dualzaehler zu verwenden. Die Schaltung hat sich z.B. bei der Steuerung der Digitalbausteine in einer elektronischen Orgel bewaehrt. and erfordert. Der vorliegenden Erfindung liegt die Aufgabe zu
Description
Die Erfindung bezieht sich auf eine digitale Halbleiterschaltung mit einem eine Kette hintereinander geschalteten
Flip-Flopzellen enthaltenden ersten Schaltungsteil und einem eine weitere Kette hintereinander
geschalteter Flip-Flopzellen enthaltenden zweiten Schaltungsteil, bei der von einem Taktgeber eine zur
Steuerung der beiden Schaltungsteile dienende Folge von Taktimpulsen zur Verfügung gestellt und bei der
einer dieser beiden Schaltungsteile als Schieberegister ausgebildet sowie dessen Schiebetakt durch die genannte
Folge von Taktimpulsen gegeben ist.
Eine solche Schaltung ist in der DE-AS 21 12 637 beschrieben. Diese Auslegeschrift bezieht sich auf eine
komplexe Schaltungsanordnung mit einander verschalteten integrierten Schaltkreisen, deren einzelne Merkmale
für die vorliegende Betrachtung nicht genannte zu werden brauchen. Bei diesen Schaltkreisen ist jedoch
vorgesehen, daß die von ihnen gelieferten Informationen parallel einem Ausgabeschieberegister zur seriellen
Übertragung in ein dem benachbarten Schaltkreis zugehöriges Eingabe-Schieberegister übertragen und von
diesem parallel an einzelne Bestandteile jenes Schaltkreises angeboten werden.
Bei dieser Schaltung ist also der erste Schaltungsteil durch ein als Parallel-Serienwandler betriebenes Schieberegister
und der zweite Schaltungstei! durch ein in bezug auf den ersten Schaltungsteil als Serien-Parallelwandler
geschaltetes weiteres Schieberegister gegeben. Der Hauptteil eines solchen Schieberegisters ist gewöhnlich
durch eine Kette hintereinander geschalteter gleicher Fiip-Flopzellen mit jeweils einem Takteingang
für den Schiebetakt und einem Informationseingang sowie einem Informationsausgang gegeben, der an den
Informationseingang der jeweils folgenden Zelle geschaltet ist. Mit der bekannten digitalen Halbleiterschaltung
lassen sich also Informationen von einem Schaltungsteil zu einem anderen Schaltungsteil übertragen,
wobei bei aus einzelnen Bausteinen zusammengesetzten Komplexschaltungen die beiden Schieberegister in
verschiedenen Chips angeordnet sein können.
Bekanntlich ist ein Schieberegister eine Schaltung, bei der eine Information in unveränderter Form transportiert
werden kann. Dies liegt daran, weil die einzelnen Flip-Flopzellen (meist Master-Slave-Flip-Flops) des
Schieberegisters so miteinander verbunden sind, daß mit jedem Taktimpuls die in der einzelnen Zelle gespeicherte
Information auf die jeweils folgende Zelle derart
übertragen wird, daß die gespeicherte Gesamtinformation sich um einen Schritt in der gleichen Richtung verschiebt.
Jedoch gibt es noch die Möglichkeit die Zellen einer Flip-Flopkette in anderer Weise, näml'ch als Dualzähler,
zu schalten. Auch hier findet eine Steuerung des Betriebszustandes der jeweils nachfolgenden Zelle
durch die jeweilige Vorzelle statt Jedoch ist die Steuerung so, daß unmittelbar nach einer Änderung des Betriebszustandes
einer jeweils nachgeschalteten Flip-Flopzelle diese zwar den Betriebszustand der Vorzelle
übemommeii hat, daß aber andererseits die Vorzelle in
der Regel ihren Betriebszustand gewechselt hat, wobei Rückkopplungen von nachgeschalteten Zählzellen auf
Vorzellen wirksam werden.
Dieses zum Verhalten eines Schieberegisters abweichende Verhalten eines Dualzählers eröffnet, wie gemäß
der Erfindung erkannt wurde, interessante Möglichkeiten der Informationssteuerung zwischen verschiedenen
Schaltungsteilen einer digitalen Halbleiterschaltung.
Der Erfindung lag die Aufgabe zugrunde, eine Halbleiterschaltung der eingangs genannten Art anzugeben,
die geeignet ist, binär codierte, zeitlich sich ändernde Informationen nach vorgegebenen Kriterien auszuwählen
und sie in einer zeitlichen Zuordnung ggf. wieder abrufbereit zu halten.
Gemäß der Erfindung ist deshalb die eingangs angegebene digitale Halbleiterschaltung so ausgestaltet, daß
der andere der beiden Schaltungsteile als Dualzähler ausgebildet und mit den Impulsen des Schiebetakts als
Zählimpulse beaufschlagt ist, daß ferner der Taktgeber zur periodischen Abgabe eines der Steuerung der Informationsaufnahme
und/oder Informationsabgabe des Schieberegisters dienenden Hilfsimpulses mit einer im
Vergleich zur Häufigkeit der Schiebetaktimpulse kleineren Häufigkeit derart befähigt ist, daß die Anzahl der
pro Sekunde anfallenden Schiebetaktimpulse zu der Anzahl der pro Sekunde anfallenden Steuerimpulse in
einem festen ganzzahligen Verhältnis steht, daß ferner die Steuerimpulse auch als Rücksetzimpulse für den
Dualzähler diener und daß schließlich die am Informationsausgang des ersten Schaltungsteiles anfallenden Informationen
zur Steuerung der Informationsweitergabe aus dem zweiten Schaltungsteil vorgesehen sind.
Bei einer ersten Ausführungsform der Erfindung ist der erste Schaltungsteil durch das Schieberegister und
der zweite Schaltungsteil durch den Dualzähler gegeben. Bei einer zweiten Ausführungsform ist der erste
Schaltungsteil der Dualzähler und der zweite Schaltungsteil das Schieberegister.
Die Erfindung wird nun anhand der F i g. 1 bis 4 näher beschrieben. Dabei sind in den
F i g. 1 und 4 Ausführungen nach der ersten Variante der Erfindung und in
F i g. 2 eine Ausführung entsprechend der zweiten Variante und in
Fig. 3 eine Möglichkeit der Erzeugung der Hilfsimpulse
mittels eines der Schiebetakte liefernden Taktgebers gezeigt.
Bei der in F i g. 1 im Blockschaltbild dargestellten Anlage gemäß der Erfindung ist der erste Schaltungsteil
mit einer Flip-Flopkette durch das Schieberegister SR und der zweite Schaltungsteil durch einen Dualzähler
DZgegeben. Der Dualzähler kann ein Asynchronzähler
oder im Interesse einer höheren Schaltgeschwindigkeit ein Synchronzähler sein
Die zu verarbeitenden Informationen in Gestalt von Digitalsignalen fallen an mehreren Informationseingängen
I, N, III usw. der Anlage parallel an und werden über je ein dem betreffenden Signaleingang i bzw. Il bzw. III
usw. zugeordnetes UND-Gatter U in bekannter Weise parallel in das Schieberegister SR eingeschrieben, sobald
der von dem Taktgeber !"gelieferte Hilfstakt Ub als
Übernahmetakt auf den zweiten Eingang der UND-Gatter U gegeben ist. Dieser Übernahmetakt Ub dient
zugleich zur Beaufschlagung des Rücksetzeinganges R des Dualzählers DZ und sorgt deshalb bei seinem Auftreten
dafür, daß der Dualzähler .DZ auf den Ausgangszustand zurückgestellt wird.
Der somit als Steuerimpuls gemäß der oben gegebenen Definition dienende Hilfsimpuls LA, wird vom Ausgang
2 des Taktgebers Tund der Schiebetakt biiw. Zähltakt
Φ vom Ausgang 1 des Taktgebers T jeweils in periodischen Abständen abgegeben. Demzufolge hat
man die folgende Schaltweise: Zunächst liegt der Ausgang 2 des Taktgebers T am Rücksetzeingang R des
Dualzählers DZ und an je einem der beiden Signaleingänge der UND-Gatter U, während der die Schiebetaktimpulse
Φ liefernde Ausgang 1 des Taktgebers Tmit dem Zähleingang ZE des Dualzählers DZ und dem
Schiebetakteingang SE des Schieberegisters SR verbunden ist Der Signalausgang der einzelnen UND-Gat·
ter U ist in der bei Anschaltung eines Schieberegisters als Parallel-Serienwandler üblichen Weise entsprechend
der vorgesehenen Reihenfolge an je einen Signaleingang für Information des Schieberegisters SR gelegt.
Die einzelnen Ausgänge des Dualzählers DZ liegen an je einem Eingang je eines zwei Eingänge aufweisenden
UND-Gatters U", welches zur Weitergabe des im Zähler DZ vorliegenden Zählstandes bei Freigabe
durch die am Ausgang des ersten Schaltungsteils SR erscheinenden Information vorgesehen ist. Demzufolge
ist der Signalausgang SA des ersten Schaltungsteils, also der Signalausgang SA für serielle Auslesung des Schieberegisters
SR, an den zweiten Eingang der UND-Gatter U* gelegt, während die Ausgänge der einzelnen
UND-Gatter U* an je einen Adreßeingang eines durch den Dualzähler DZ zu beaufschlagenden Speichers SP,
z. B. eines vom Taktgeber T gesteuerten Schieberegisters angeschaltet sind. Dieser Speicher SP sorgt für die
Weiterleitung und Auswertung des im Dualzähler DZ beim Vorliegen eines entsprechenden Steuersignals D
am Ausgang SA des den ersten Schaltungsteil bildenden Schieberegisters SR vorhandenen Zählerstandes. Liegt
am Informationsausgang SA des Schieberegisters SR eine EINS vor, so wird der Zählstand EINS von den
einzelnen Ausgängen des Dualzählers DZaIs EINS und
der Zählstand NULL als NULL an den Speicher SP übertragen. In allen anderen Fällen wird lediglich eine
NULL übertragen, gleichgültig, ob der Stand an dem betreffenden Zählausgang einer NULL oder einer EI NS
entspricht.
Wie noch anhand der Fig.4 gezeigt wird, spielt die
soeben beschriebene Variante der Erfindung eine Rolle bei der Herstellung einer elektronischen Orgel.
Die zweite Variante der Erfindung liegt der in Fig. 2 dargestellten Anlage zugrunde. Als erster Schaltungsteil
bo ist demgemäß ein Dualzähler DZ und als zweiter Schaltungsteil
ein Schieberegister SR vorgesehen. Ein UND-Gatter UG] wird von mindestens einem Teil der Zählerstufer, Jes Dualzählers DZ und ggf. noch vom Schiebetakt
Φ bzw. durch über einen externen Signaleingang !V
b5 zugefiihrte Digitalsignale gesteuert. Dabei ist je ein Eingang
des UND-Gatters LOi je einem steuernden Signaiausgang
des Dualzählers DZ und dem Ausgang 1 des Taktgebers 7" bzw. dem Signaleingang IV zugeord-
net. Die am Ausgang 2 des Taktgebers Terscheinenden Steuerimpulse Ut, werden wiederum als Rücksetzimpulse
an den Reseteingang R des Dualzählers DZ gelegt, während sie andererseits dazu dienen, die Informationseingabe
in das Schieberegister SR zu steuern. Dies kann z. B. in derselben Weise wie bei dem Schieberegister SR
der Anordnung gemäß F i g. 1 erfolgen. Es ist aber auch möglich, durch die Impulse Ub jedesmal eine Rücksetzung
des Schieberegisters SR zu veranlassen.
Der Ausgang des UND-Gatters UC] gibt nur dann to
ein Signal ab, wenn alle seine Eingänge mit einer logischen EINS beaufschlagt sind. Das ist der Fall, wenn an
den an das UND-Gatter UG\ angeschlossenen Ausgängen der Zählerstufen des Dualzählers (gewöhnlich sind
dies entweder die Q-Ausgänge oder die Q-Ausgänge)
jeweils eine logische EINS vorliegt. Bei Vorhandensein
einer Verbindung vom Ausgang 1 des Taktgebers Tzum UND-Gatter UG\ und einer solchen Verbindung zwischen
dem externen Signaleingang IV und dem Gatter UG\ muß auch hier eine EINS vorliegen, bis das Gatter
UG\ anspricht und sein Ausgang ein der Steuerung der Informationsabgabe aus dem Schieberegister SR dienendes
Signal D abgibt.
Soll der Aufbau der Information im Schieberegister Si? entsprechend dem obigen Hinweis durch Anwendung
der Signale Ub durch Rücksetzen des Schieberegisters
SR in den Ausgangszustand erfolgen, so werden durch das Signal Ub alle Zellen des Schieberegisters SR
in den Ausgangszustand versetzt, so daß mit dem Auftreten des Impulses Ub die im Schieberegister enthaltene
Information gelöscht wird.
Die aus F i g. 3 ersichtliche Darstellung des Taktgebers T ist derart ausgestaltet, daß neben den für die
Steuerung der Flip-Flopketten im Dualzähler DZ und im Schieberegister SR erforderlichen Impulsen TM und
TiSauch die Steuerimpulse Ub anfallen. Hierzu wird eine
Taktgeberanlage Γ benötigt, welche zwei entsprechende Impulsfolgen, z. B. 75 und eine weitere Folge von
Impulsen zu liefern imstande ist Die Folge TS kann dann unmittelbar als TS-Takt für das Schieberegister
verwendet. Der die andere Impulsfolge liefernde Ausgang des Taktgebers Γ ist erstens an den Zähleingang
eines Dualzählers Z, zweitens an den einen Eingang eines NAND-Gatters NG* und drittens an den einen
Eingang eines UND-Gatters UG* gelegt. Außerdem liegt ein gewählter Ausgang des Zählers Z sowohl an
dem anderen Eingang des NAN D-Gatters NG * als auch. an dem anderen Eingang des UND-Gatters UG*. Der
Signalausgang des NAND-Gatters /VG'Iiefert dann die
zweite Folge TM der Taktimpulse und der Signalausgang des UND-Gatters UG* die Folge der Steuerimpulse
Ub- Suinii sicil't der Ausgang des UND-Gatters
UG*den Ausgang 2 und der Ausgang des NAND-Gatters NG* und der das Signal TS liefernde Ausgang des
Taktgebers Tgememsam den Ausgang 1 dar.
Im Zusammenhang mit der nun zu beschreibenden F i g. 4 wird zunächst auf folgende Sachlage beim Bau
von elektronischen Orgeln hingewiesen- Bei einer solchen Orgel ist eine Vielzahl von Spieltasten, z. B. Manuale
zu je 61 Tasten und ein Pedal mit 31 Tasten sowie eine Anzahl von Programmierschahern vorzusehen, die
jederzeit und voneinander unabhängig einsetzbar sein müssen. Ferner soll dabei die Möglichkeit einer Eruierung
bei Betätigung der zuerst oder der zuletzt angespielten Taste sowie die Möglichkeit weiterer Gruppie- es
rungen der durch die Betätigung der einzelnen Spieltasten entstehenden Informationen vorgesehen sein, wobei
diese Gruppierungen, ggf. von den jeweils gedrückten Tasten, insbesondere auch programmierbar, abhängen
können.
Die in Fig.4 im Blockschaltbild dargestellte Anlage soll diesen Bedürfnissen entgegenkommen. Sie beruht,
wie bereits oben erwähnt, auf der ersten Variation der Erfindung und entspricht somit dem aus F i g. 1 ersichtlichen
Konzept.
Demzufolge werden die Signaleingänge I, II, 111, ...
usw. durch je einen durch die gespielte Taste oder sonstige Art zu schließenden Schalter Si, Sj,... Sn an ein
Dauersignal gelegt, das mit dem öffnen des betreffenden Schalters wieder verschwindet. Das dem jeweils
betätigten Schalter zugeordnete Signal wird an den Eingang je eines UND-Gatters Ugelegt, das in der bereits
in F i g. 1 dargestellten Weise zur Beaufschlagung der einzelnen !nformationseingänge des als erster Schaltungsteil
vorgesehenen Schieberegisters SR vorgesehen ist. Die Steuerung des Dualzählers DZ und des diesem
zugeordneten Speichers SP geschieht ebenfalls in der aus F i g. 1 ersichtlichen Weise.
Das von dem Schieberegister SR gelieferte Signal D ist jedoch nicht nur, wie bei der Anordnung gemäß
F i g. 1, an den Zähleingang des als zweiten Schaltungsteil vorgesehenen Dualzählers DZ sondern auch noch
an die Informationseingänge von weiteren Schieberegistern SR*\, SR*2, usw. gelegt. Diese weiteren Schieberegister
sind wiederum durch eine Anzahl von UND-Gattern U** entsprechend dem Schieberegister SR in
F i g. 2 an die Adreßeingänge eines jeweils zugeordneten Speichers SP*\, SP*2, usw. gelegt. Jedoch erfolgt die
Steuerung der zweiten Eingänge dieser UND-Gatter U** nicht wie bei den UND-Gattern U*durch das vom
Schieberegister SR gelieferte Signal D sondern durch die vom Ausgang 2 des Taktgebers Tgelieferten Steuerimpulse
Ub-
Damit hat man nun folgendes Verhalten: Die Betriebszustände der einzelnen Schalter S1, S2 ■■■ Sn werden
durch das Signal Ub abgefragt, dem man beispielsweise
für den Einsatz der Anlage in einer elektronischen Orgel eine Dauer von jeweils 10 μ5 gibt. Über die UND-Gatter
U wird die Information je Schalter (also Orgeltaste) in je eine Zelle des Schieberegisters SR eingeschrieben.
Der Impuls Ub, mit dem man die Tastaturinformationen
parallel aus der Anordnung der Schalter Si, S2
usw. abfragt, sowie die folgenden Schiebetakte Φ werden mit Hilfe des Taktgebers Γ und eines (nicht dargestellten)
zentralen Steuerwerks an das Schieberegister SR abgegeben. Mit den Schiebetaktimpulsen Φ wird
außerdem die Information aus dem Schieberegister SR seriell ausgelesen und sowohl dem Dualzähler DZ als
auch den Schieberegistern SR*\, SR*2 usw. angeboten. Dabei spielt es keine Rolle, ob das Schieberegister SR
und die übrigen Schieberegister sich auf einem gemeinsamen Halbleiterchip befinden, da, wie ohne Weiteres
ersichtlich, die Steuerung unter Anwendung einer der Erfindung entsprechenden Anlage in beiden Fällen
funktioniert
Die Schieberegister SR\ SR*2 usw. nehmen die vom
Schieberegister SÄ gelieferte Information auf. Mit dem nächsten Hilfsimpuls Ub wird die in den Schieberegistern
SÄ*, SR*2 usw. enthaltene Information parallel in die Speicher SP*, SP*2 usw. übernommen und die
Schalterreihe Si, S1,... Sn erneut abgefragt Der Dualzähler
DZ wird mit jedem Impuls Ub in die Ausgangsstellung
zurückgesetzt. Dieser Dualzähler zählt alle Schiebetakte Φ. Wenn gleichzeitig aus dem Schieberegister
SÄ ein geschlossener Schalter S1, S2,... Sn gemeldet
wird, dann kann der zugehörige Zählstand des Dual-
Zählers DZ abgespeichert oder auf eine sonstige Weise
verwendet werden.
verwendet werden.
Hierzu 2 Blatt Zeichnungen
10
15 %
20
40
45
50
55
60
65
Claims (8)
1. Digitale Halbleiterschaltung mit einem eine Kette hintereinander geschalteter Flip-Flopzellen
enthaltenden ersten Schaltungstei! und einem eine weitere Kette hintereinander geschalteter Flip-Flopzellen
enthaltenden zweiten Schaltungsteil, bei der von einem Taktgeber eine zur Steuerung der
beiden Schaltungsteile dienende Folge von Taktimpulsen zur Verfugung gestellt und bei der einer dieser
beiden Schaltungsteile als Schieberegister ausgebildet sowie dessen Schiebetakt durch die genannte
Folge von Taktimpulsen gegeben ist, dadurch gekennzeichnet, daß der andere der beiden \s
Schaltungsteile als Dualzähler (DZ) ausgebildet und mit den Impulsen des Schiebetaktes (Φ) als Zählimpulse
beaufschlagt ist, daß ferner der Taktgeber (T)
zur periodischen Abgabe eines der Steuerung der Informationsaufnahme und/oder Informationsabgabe
des Schieberegisters (SR) dienenden Hilfsimpulses (Ub) mit einer im Vergleich zur Häufigkeit der
Schiebetaktimpulse (Φ) kleineren Häufigkeit derart
befähigt ist, daß die Anzahl der pro Sekunde anfallenden Schiebetaktimpulse (Φ) zu der Anzahl der
pro Sekunde anfallenden Steuerimpulse in einem festen ganzzahligen Verhältnis steht, daß ferner die
Steuerimpulse (Ub) auch als Rücksetzimpulse für den Dualzähler (DZ) dienen und daß schließlich die
am Informationsausgang (SA) des ersten Schaltungsteils anfallenden Informationen zur Steuerung
der Informationsweitergabe aus dem zweiten Schaltungsteil vorgesehen sind.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als erster Schaltungsteil das Schieberegister
(SR) und als zweiter Schaltungsteil der Dualzähler (DZ) vorgesehen ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Schieberegiste.- (SR) als Parallel-Serienwandler
geschaltet ist, daß dabei je ein Signaleingang (I, II, III,...) für Informationen an den einen
Eingang je eines UND-Gatters (U) und der andere Eingang jedes dieser UND-Gatter (U) an den die
Hilfsimpulse (Ub) liefernden Ausgang (2) des Taktgebers (T) gelegt ist, daß ferner der Signalausgang jedes
dieser UND-Gatter (U) mit dem jeweils zugeordneten Informationseingang des Schieberegisters
(SR) verbunden ist, daß schließlich die den Zählstand des Dualzählers (DZ) angebenden Signalausgänge
desselben über je ein — mit zwei Eingängen versehenes — UND-Gatter (U*) mit mindestens einem
weiteren Schaltungsteil (SP) verbunden sind und daß dabei der zweite Eingang der die Verbindung bewirkende
UND-Gatter (U*)mh dem Signalausgang des Schieberegisters (SR) verbunden ist.
4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Schieberegister (SR) als Informationslieferant
auf mindestens ein als Serien-Parallelwandler geschaltetes weiteres Schieberegister
(SR*\, SR*2) vorgesehen ist.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Schahungsteil durch den
Dualzähler (DZ)und der zweite Schaltungsteil durch das Schieberegister (S/?>gegeben ist.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß mindestens ein Teil der Signalausgänge
des Dualzählers (DZ) und ggf. ein externer Signaleingang (IV) und/oder einer der Signalausgänge
des Taktgebers (T) zur Steuerung eines UND-Gatters (UG\) derart vorgesehen sind, daß je ein Eingang
des UND-Gatters (UG1) durch je einen Signalausgang
gesteuert ist, und daß der Signalausgang (SA) dieses UND-Gatters (UG1) zur Steuerung der
Signalaufnahme bzw. Abgabe des Schieberegisters (SR) vorgesehen ist
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Signalausgang des durch den Dualzähler
(DZ) beaufschlagten UND-Gatters (Ud) zur Steuerung einer Anzahl von UND-Gattern (W) mit
jeweils zwei Eingängen vorgesehen ist, deren anderer Eingang jeweils informationsführend ist
8. Vorrichtung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß der die Hilfsimpulse (Ub)
liefernde Ausgang des Taktgebers (T) auf den Rücksetzeingang
des Schieberegisters (!S/?)geschaltet ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2850652A DE2850652C2 (de) | 1978-11-22 | 1978-11-22 | Digitale Halbleiterschaltung |
US06/090,998 US4333159A (en) | 1978-11-22 | 1979-11-05 | Combination shift register, counter and memory device |
FR7928062A FR2442489A1 (fr) | 1978-11-22 | 1979-11-14 | Circuit numerique a semiconducteurs |
JP15054879A JPS5573995A (en) | 1978-11-22 | 1979-11-20 | Digital semiconductor dcircuit |
GB7940232A GB2036397B (en) | 1978-11-22 | 1979-11-21 | Keyboard circuit and electronic organ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2850652A DE2850652C2 (de) | 1978-11-22 | 1978-11-22 | Digitale Halbleiterschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2850652A1 DE2850652A1 (de) | 1980-06-04 |
DE2850652C2 true DE2850652C2 (de) | 1984-06-28 |
Family
ID=6055346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2850652A Expired DE2850652C2 (de) | 1978-11-22 | 1978-11-22 | Digitale Halbleiterschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4333159A (de) |
JP (1) | JPS5573995A (de) |
DE (1) | DE2850652C2 (de) |
FR (1) | FR2442489A1 (de) |
GB (1) | GB2036397B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1128762B (it) * | 1980-02-20 | 1986-06-04 | Cselt Centro Studi Lab Telecom | Circuito per diagnosi di reti di connessione pcm |
US4611273A (en) * | 1983-12-30 | 1986-09-09 | International Business Machines Corporation | Synchronized microsequencer for a microprocessor |
FR2576432B1 (fr) * | 1985-01-24 | 1989-06-02 | Brion Alain | Dispositif d'echange de donnees entre un calculateur et une unite peripherique |
US5060179A (en) * | 1989-11-14 | 1991-10-22 | Roland Corporation | Mathematical function-generating device for electronic musical instruments |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1257200B (de) * | 1965-11-10 | 1967-12-28 | Standard Elektrik Lorenz Ag | Anordnung zum Erkennen einer Folge von n gleichen Zeichen, insbesondere in einer PCM-Impulsfolge |
US3531720A (en) * | 1969-09-22 | 1970-09-29 | Boeing Co | Digital shift register filter with continuing frequency-fold sampling and time shared sub-band filtering |
US3610799A (en) * | 1969-10-30 | 1971-10-05 | North American Rockwell | Multiplexing system for selection of notes and voices in an electronic musical instrument |
US3631402A (en) * | 1970-03-19 | 1971-12-28 | Ncr Co | Input and output circuitry |
US3777278A (en) * | 1971-09-10 | 1973-12-04 | Boeing Co | Pseudo-random frequency generator |
CH572687A5 (de) * | 1972-04-11 | 1976-02-13 | Europ Teletransmission | |
GB1460459A (en) * | 1973-12-21 | 1977-01-06 | Atalla Technovations | Personal verification system and method using plural code words and secret code word |
JPS5615519B2 (de) * | 1974-08-12 | 1981-04-10 | ||
JPS5245322A (en) * | 1975-08-06 | 1977-04-09 | Kawai Musical Instr Mfg Co Ltd | Circuit for selecting key signals in electronic musical instrument |
US4023144A (en) * | 1976-04-02 | 1977-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Parallel to serial digital converter |
US4179747A (en) * | 1976-12-14 | 1979-12-18 | Pitney-Bowes, Inc. | Mailing system |
US4203030A (en) * | 1978-10-23 | 1980-05-13 | Bell Telephone Laboratories, Incorporated | Method and structure for detecting recycling of polynomial counters |
-
1978
- 1978-11-22 DE DE2850652A patent/DE2850652C2/de not_active Expired
-
1979
- 1979-11-05 US US06/090,998 patent/US4333159A/en not_active Expired - Lifetime
- 1979-11-14 FR FR7928062A patent/FR2442489A1/fr active Granted
- 1979-11-20 JP JP15054879A patent/JPS5573995A/ja active Pending
- 1979-11-21 GB GB7940232A patent/GB2036397B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2442489B1 (de) | 1985-04-26 |
FR2442489A1 (fr) | 1980-06-20 |
US4333159A (en) | 1982-06-01 |
DE2850652A1 (de) | 1980-06-04 |
GB2036397B (en) | 1982-08-04 |
JPS5573995A (en) | 1980-06-04 |
GB2036397A (en) | 1980-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2636281A1 (de) | Einrichtung zur identifizierung eines betaetigten tastenschalters von zahlreichen tastenschaltern | |
DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
DE2518051A1 (de) | Multiplexiervorrichtung fuer n plesiochrone bitfolgen | |
DE1774943B2 (de) | Dateneingabeeinrichtung Ausscheidung aus 1474025 | |
DE1293852B (de) | Pufferschaltung mit einem dynamisch arbeitenden Speicher | |
DE3788783T2 (de) | Multiplexer für Taktsignale. | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
EP0217122A1 (de) | Schaltungsanordung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
DE2850652C2 (de) | Digitale Halbleiterschaltung | |
DE3843372C2 (de) | Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik | |
EP0213584B1 (de) | Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
EP0607630B1 (de) | Schaltungsanordnung zum Verzögern eines Nutzsignals | |
DE68913919T2 (de) | Hochfrequenz-Taktimpulszähler. | |
EP0021084B1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE2133729C3 (de) | Anordnung mit einer Kaskadenschaltung einer Anzahl von Speicherelementen | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen | |
EP0017245B1 (de) | Monolithisch integrierbare Halbleiterschaltung mit einem taktgesteuerten Schieberegister | |
EP0043093B1 (de) | Digitale Halbleiterschaltung für eine elektronische Orgel | |
DE2511056B1 (de) | Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei zeichenrahmen-gebundener zeitmultiplex-datenuebertragung | |
DE2736503A1 (de) | Rastersynchronisieranordnung | |
DE69016242T2 (de) | Multiplex-Synchronzählermatrix für integrierte Schaltungen. | |
DE2326580C3 (de) | Speicher mit einem dynamischen, rückgekoppelten Schieberegister | |
DE2057800A1 (de) | Kippschaltung fuer gestoerte Eingangssignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |