DE2636281A1 - Einrichtung zur identifizierung eines betaetigten tastenschalters von zahlreichen tastenschaltern - Google Patents

Description

VON KREISLER SCHÖNWALD MiYES! EISHOLD FUES VON KREISLET. KELLER SELUhlGr

PATENTANWÄLTE Anmelder in Dr.-Ing. von Kreisler + 1973

Dr.-Ing. K. Schönwald, Köln

NIPPON GAKKI SEIZO Dr.-Ing. Th. Meyer, Köln

KABÜSHIKI KAISHA Dr.-Ing. K. W. Eishold, Bad Soden

_Λ η λ -.t ι ι Dr. J. F. Fues, Köln

10-1, Nakazawa-Cho, Dipl.-Chem. Alek von Kreisler, Köln

Hamamat SU-shl , ShlZUOka-ken , _Dip|.._Chem. Carola Keller, Köln

^JaP^an Dipl.-Ing. G. Selling, Köln

Sg-Is 5 KÖLN 1 9. Aug. 1976

DEICHMANNHAUS AM HAUPTBAHNHOF

Einrichtung zur Identifizierung eines betätigten Tastenschalters von zahlreichen Tastenschaltern

Die Erfindung betrifft eine Einrichtung zur Identifzizierung eines betätigten Tastenschalters von zahlreichen Tastenschaltern.

Es sind verschiedene Lösungen bekannt, um einen Betriebszustand (öffnen oder Schließen) eines oder mehrerer Tastenschalter, in in einem Kontaktfeld, beispielsweise in Form der Tastatur eines elektronischen Musikinstrumentes, das eine große Zahl von Tasten aufweist, enthalten sind, zu identifiz ieren.

Bei einer bekannten Vorrichtung sind die Leitungen einzeln mit den jeweiligen Tastenschaltern verbunden und die Ausgangssignale, die auf diesen Leitungen abgegeben werden, werden einzeln identifiziert. Diese Einrichtung erfordert eine komplizierte Verdrahtung und ist daher unwirtschaftlich. Außerdem erfordert diese Einrichtung eine große Anzahl von Verbindungsanschlüssen zur Verbindung der

709808/0867 _ ₂

Telefon: (0221) 234541-4 ■ Telex: 8882307 dopa d · Telegramm: Dompatent Köln

Drähte mit einer Schaltung, die das Ergebnis der Identifizierung der Tastenschalterzustände auswertet, so daß sie ungeeignet ist für eine Schaltungskonstruktion, die mit integrierten Halbleiterschaltkreisen arbeitet, bei denen die Anzahl der verfügbaren bzw. beschaltbaren Anschlußstifte begrenzt ist.

Bei einer anderen bekannten Lösung sind die Tastenschalter in einer Matrixschaltung angeordnet, so daß jeder dieser Tastenschalter durch eine Spaltenleitung (Eingangsleitung) und eine Zeilenleitung (Ausgangsleitung),an denen der Tastenschalter angeordnet ist, identifiziert wird und der Betriebszustand eines jeden Tastenschalters wird durch sequentielle Abtastung aller dieser Tastenschalter entdeckt (US-PS 3 882 751). Die bekannte Vorrichtung ist insofern vorteilhaft, als die Anzahl der zwischen die ausgangsseitige Schaltung und die Tastenschalter geschalteten Leitungen geringgehalten werden kann. Diese Einrichtung bringt jedoch die Schwierigkeit, daß manchmal eine unerwünschte Zeitverzögerung zwischen dem tatsächlichen Schließen oder öffnen der Tastenschalter und der Erkennung dieses Zustandes eintritt, weil alle Tastenschalter einzeln abgetastet werden müssen. Weiterhin ist die Zeit, die zur Identifizierung der Zustände aller Tastenschalter benötigt ist, fest und hängt nur von der Abtastgeschwindigkeit ab, so daß, wenn nur wenige Tastenschalter aus einer großen Anzahl von Tastenschaltern betätigt werden, viel Leerzeit infolge der festen Erkennungszeit vorhanden ist. Um die Leerzeit zu reduzieren, muß die Frequenz des verwendeten Taktes erhöht werden, was aber gleichzeitig den Energieverbrauch des Systems vergrößert.

709808/0867

Im Hinblick auf die Nachteile der bekannten Schaltungen hat die Anmelderin neue Identifizierungssysteme für Tastenschalter entwickelt, die in der US-PS 3 899 951 und der DT-OS 25 35 786 beschrieben sind. Diese Systeme basieren grundsätzlich auf der Abtastung einer Tastenschaltermatrix zur Erkennung des Betriebszustandes der Tastenschalter und die Verbesserung besteht in der Schaffung einer Einrichtung, bei der die Abtastzeit verringert ist, indem aus allen Tastenschaltern nur die erforderlichen Bereiche abgetastet werden. Eine solche Verbesserung führt lediglich zur Reduzierung der Abtastzeit, jedoch ist der unvermeidbare Zeitverlust, den die Abtastsysteme aufweisen, immer noch vorhanden. Selbst wenn der Abtastbereich bei den oben genannten Abtastsystemen nur auf die notwendigen Abschnitte begrenzt ist, ist die Wahrscheinlichkeit, daß Tastenschalter, die nicht betätigt sind, von der Abtastung umfaßt werden, ziemlich hoch. Demnach müssen auch nicht-betätigte Tastenschalter gleichermaßen abgetastet werden, und es tritt immer noch ein Zeitverlust auf. Wenn ferner eine niedrige Abtastrate bei einer Schaltung gewünscht wird, die das Ergebnis der Identifizierung der Tastenschalter auswertet, um einfachere Schaltungen, eine Reduzierung des Energieverbrauchs und eine Verringerung der Herstellungskosten zu erhalten, muß der Zeitverlust, der den bekannten Abtastsystemen anhaftet, eliminiert werden. Bei dem bekannten Abtastsystem bestehen offensichtlich Grenzen hinsichtlich der Eliminierung dieses Zeitverlustes.

Aufgabe der Erfindung ist es, ein Identifizierungssystem der eingangs genannten Art zu schaffen, bei dem die Zeit zur Erkennung der Betätigung der Tastenschalter in der

709808/0867

größt-möglichen Weise eliminiert ist.

Zur Lösung dieser Aufgabe ist erfindungsgemäß vorgesehen, daß die Tastenschalter in Form einer Tastenschalter-Matrix in Zeilen und Spalten geschaltet sind, deren Zeilen die jeweiligen Tastenschalterblocks darstellen, daß eine Block-Erkennungsschaltung vorgesehen ist, die gleichzeitig und parallel alle Blocks identifiziert, in denen betätigte Tastenschalter existieren, daß eine Notenerkennungsschaltung vorgesehen ist, die die von der Block-Erkennungsschaltung identifizierten Blocks nacheinander untersucht, und jeweils in einem einzelnen Block alle Spalten identifiziert, denen ein betätigter Tastenschalter angehört, und daß jeder betätigte Tastenschalter durch eine Kombination des erkannten einzelnen Blocks und der Spalte, der der betätigte Tastenschalter angehört, identifiziert wird.

Nach der Erfindung ist jeder Tastenschalter von zahlreichen Tastenschaltern mit einem seiner Anschlüsse (z.B. mit dem Anschluß auf der Seite des bewegbaren Kontaktes) an eine erste Erkennungsschaltung und mit dem anderen Anschluß (z.B. dem Anschluß auf der Seite des stationären Kontaktes) mit einer zweiten Erkennungsschaltung verbunden. Bei dem einen Erkennungsmodus werden Signale von der ersten Erkennungsschaltung zur zweiten Erkennungsschaltung parallel durch die Tastenschalter geschickt, so daß die zweite Erkennungsschaltung einen Erkennungsvorgang durchführen kann. Bei einem anderen Erkennungsmodus werden Signale von der zweiten Erkennungsschaltung zur ersten Erkennungsschaltung parallel durch die Tastenschalter geschickt, damit die erste Erkennungsschaltung die Identifizierung vornehmen kann. Der Einschalt- oder Ausschalt-

/03808/0867

U J u UO/ UOD/

- 5-

2836281

zustand der Tastenschalter wird entsprechend den Ergebnissen der Erkennungsoperation in der ersten und der zweiten Erkennungsschaltung identifiziert.

Die Erkennungsoperation erfordert die Speicherung von Signalen und die Signale laufen über die betätigten Tastenschalter und werden in der ersten oder der zweiten Erkemungsschaltung gespeichert. Die Prüfung der jeweiligen Tastenschalter erfolgt simultan und parallel und nur Signale, die durch die betätigten Tastenschalter hindurchgegangen sind, werden in der ersten oder der zweiten Erkennungsschaltung gespeichert. Wenn das Schließen eines Tastenschalters festgestellt werden soll, bedeutet "der betätigte Tastenschalter", daß der Tastenschalter EIN-geschaltet ist, und wenn das öffnen eines Tastenschalters festgestellt werden soll, bedeutet "der betätigte Tastenschalter" einen Schalter, der im AUS-Zustand ist. Bei der detaillierteren Beschreibung des Grundkonzepts der vorliegenden Erfindung wird eine große Anzahl von Tastenschaltern in Blocks unterteilt und Blockkodewörter (Blockidentifizierungskodes) werden den jeweiligen Blocks zum Zwecke der Identifizierung zugeordnet. Dagegen werden den jeweiligen Tastenschaltern in jedem Block Notenkodewörter (Notenidentifizierungskodes) zugeordnet, um jeden Tastenschalter identifizieren zu können. Ein allgemeines Notenkodewort wird Tastenschaltern derselben zugeordnet, unabhängig von dem Block, dem die Note angehört. Die Tastenschalter können einzeln durch Tastenkodewörter, die Kombinationen aus Blockkodewörtern und Notenkodewörtern darstellen, identifiziert werden. Die Tastenschalter derselben Note sind gemeinsam mit einem Anschluß verbunden, so daß jeweils Notenleitungen gebildet werden,

709808/0867

— 6 —

die wiederum mit einer Notenerkennungsschaltung (d.h. der ersten Erkennungsschaltung) verbunden sind, während die Tastenschalter desselben Blocks gemeinsam mit dem anderen Anschluß verbunden sind, um jeweils Blockleitungen zu bilden, die wiederum mit einer Blockerkennungsschaltung (d.h. der zweiten Erkennungsschaltung) verbunden sind.

Die Blockleitungen werden in allgemeiner Form als Zeilenleitungen und die Notenleitungen als Spaltenleitungen bezeichnet. Wenn an allen Spaltenleitungen ein Signal ansteht, wird dieses über die betätigten Tastenschalter auf bestimmte Zeilenleitungen übertragen. Hierdurch wird erkannt, in welchen Blocks sich betätigte Tastenschalter befinden. Dann wird nur über die Leitung des erkannten Blocks ein Signal gegeben, das über den betätigten Tastenschalter ankommt. Die Position des betätigten Tastenschalters erkennt man an der Spaltenleitung, an der das Signal eintrifft. Bei einer Ausführungsform der Erfindung sind Kapazitätselemente sowohl an den Blockleitungen als auch an den Spaltenleitungen vorgesehen, um die Signale durch Aufladen und Entladen dieser Kapazitätselemente zu liefern. Ferner wird eine Konstruktion beschrieben, bei der die entdeckten Blocks einmal in einem Speicher gespeichert werden und die Positionen der betätigten Tastenschalter in den entdeckten Blocks Block für Block erkannt und gespeichert werden. Die Positionen der gespeicherten Blocks und der Tastenschalter werden kodiert, so daß Tastenkodewörter entstehen, die die betätigten Tasten kennzeichnen.

709808/0867 " ⁷ "

Im folgenden werden einige Ausführungsbexspiele der Erfindung unter Bezugnahme auf die Figuren näher erläutert.

Fig. 1 und 2 zeigen in Form von Blockschaltbildern die grundlegende Konstruktion der erfindungsgemäßen Vorrichtung,

.Fig. 3 zeigt ein Blockschaltbild einer Ausführungsform der Erfindung in Verbindung mit einer Tastenschaltung und einer Notenerkennungsschaltung,

Fig. 4(a) und 4(b) zeigen Blockschaltbilder derselben Ausführungsform in Verbindung mit einer Blockerkennungsschaltung,

Fig. 5 zeigt anhand einer Tabelle wie jeder Tastenschalter durch einen Block und eine Note identifiziert werden kann,

Fig. 6 verdeutlicht die für die einzelnen Logikschaltkreise verwendeten Schaltsymbole,

Fig. 7 zeigt ein Blockschaltbild einer Vorrichtung zur Erzeugung von Modus-Signalen, die die verschiedenen Erkennungsarten bezeichnen,

Fig. 8(a) bis 8(n) zeigen Zeitdiagramme zur Erläuterung des Spannungsverlaufs an den verschiedenen Komponenten der Schaltung nach Fig. 3 und 4,

Fig. 9 zeigt anhand eines Blockschaltbildes eine weitere Ausführungsform der Erfindung in Verbindung mit einer

709808/0867

— 8 —

Tastenschaltung,

Fig. 10 zeigt ein Blockschaltbild einer weiteren Ausführungsform der Erfindung in Verbindung mit einer Tastenschalterschaltung ,

Fig. 11 zeigt ein Blockschaltbild eines abweichenden Beispiels der Notenerkennungsschaltung, die ein Start-Kodewort erzeugt,

Fig. 12 zeigt eine Operationssteuerschaltung, die zu dem modifizierten Ausführungsbeispiel gehört, und

Fig. 13(a) bis 13(e) zeigen Zeitdiagramme zur Erläuterung der Erzeugung von Steuerimpulsen in der Schaltung nach Fig. 12.

Gemäß Fig. 1 repräsentieren die Leitungen n^ bis η (Notenleitungen) jeweils einzelne Noten. Sie sind mit Anschlüssen 1a (bewegbaren Kontakten)verbunden, die an einer Seite eines jeden Tastenschalters einer Tastenschalter-Gruppe 1 angeordnet sind. Die Leitungen b₁ bis b (Blockleitungen) repräsentieren die jeweiligen Blocks und sind mit Anschlüssen (stationären Kontakten) 1b verbunden, die auf der anderen Seite eines jeden Tastenschalters in der Tastenschalter-Gruppe 1 angeordnet sind. Die Leitungen n.. bis η sind mit einer Notenerkennungsschaltung 2 und die Leitungen b.. bis b sind mit einer Blockerkennungsschaltung 3 verbunden. Die Gesamtzahl der Leitungen, die mit der Tastenschalter-Gruppe 1 verbunden sind, ist erheblich kleiner als die Gesamtzahl der Tastenschalter. Wenn die

709808/0867

Gesamtzahl der Tastenschalter bei dem vorliegenden Ausführungsbeispiel durch η χ m repräsentiert wird, beträgt die Gesamtzahl der erforderlichen Leitungen nur η + m«,

Die Erkennung sämtlicher Tastenschalter wird beendet, indem verschiedene unterschiedliche Erkennungsvorgänge (im folgenden kurz als "Operationsmodus" oder "Modus" bezeichnet) durchgeführt werden. In dem ersten Modus wird allen Tastenschaltern parallel über die Leitungen n.. bis η ein Signal von einer Signalquelle 21 der Notenerkennungsschaltung 2 zugeführt. Das Signal durchläuft lediglich den geschlossenen Kontakt des oder der Tastenschalter, die geschlossen sind, und gelangt zu der entsprechenden Leitung h. bis b . Das erkannte Signal (d.h. die Information, von welchem bzw. welchen Leiter(n) das bzw. die Signal(e) geliefert werden) wird in einem Blockspeicher 31 der Blockerkennungsschaltung 3 gespeichert. Auf diese Weise werden der Block oder die Blocks, in denen einer oder mehrere Tastenschalter in Betrieb sind, erkannt. Die Zeitsteuerung des Speichers der erkannten Tastenschalter erfolgt synchron mit einem ersten Modussignal S₁, das den ersten Modus bezeichnet.

Bei dem zweiten Modus wird von den in dem Speicher 31 gespeicherten Blocks ein einziger Block herausgezogen. Dies geschieht durch eine Einzelblock-Extraktionseinheit 32. Danach wird über eine der Leitungen den stationären Kontakten der jeweiligen Tastenschalter des herausgezogenen Blocks ein Signal zugeführt, das dem herausgezogenen Block entspricht. Das Signal der Blockerkennungsschaltung 3 wird einer oder mehreren Leitungen n.. bis η zugeführt, die mit den bewegbaren Kontakten der jeweiligen

709808/0867

- 10 -

Tastenschalter für die in dem herausgezogenen Block enthaltenen Noten und entsprechend den geschlossenen Tastenschaltern verbunden sind. Dieses erkannte (detektierte) Signal (d.h. von welchen Leitungen die Signale gekommen sind) wird in einem Notenspeicher 22 der Notenerkennungsschaltung 2 gespeichert. Auf diese Weise wird erkannt, welche (einer oder mehrere) Tastenschalter in dem extrahierten Block in Betrieb sind. Der Vorgang des Heraus-2iehens in der Einzelblock-Extraktionseinheit 32 und der Vorgang des Speicherns in dem Notenspeicher 22 erfolgen in Synchronisation mit einem zweiten Modussignal S-, das den zweiten Modus bezeichnet.

In dem zweiten Modus können diejenigen Tastenschalter, die in Betrieb sind, einzeln durch Kombination eines Einzelblock-Namens von der Einzelblock-Extraktionseinheit 32 mit einem oder mehreren in dem Notenspeicher 22 gespeicherten Noten-Namen identifiziert werden.

Aus "der vorhergehenden Beschreibung wird klar, daß ein Merkmal der vorliegenden Erfindung die Konstruktion darstellt, in der die Tastenschalter 1 zwischen die Notenerkennungsschaltung 2 und die Blockerkennungsschaltung geschaltet sind und wie die Erkennung der betätigten Tastenschalter 1 erfolgt, indem Signale in entgegengesetzte Richtungen über die Tastenschalter 1 übertragen werden. Nach der Erfindung werden die Anschlüsse 1a und 1b der Tastenschalter 1 nicht fest entweder als Eingangsanschlüsse oder als Ausgangsanschlüsse verwandt, sondern die Eingangsseite und die Ausgangsseite beider Anschlüsse werden in Abhängigkeit von dem Arbeitsmodus, d.h. in Abhängigkeit davon, ob nach dem ersten Modus oder dem zwei-

709808/0867

ten Modus gearbeitet wird/ umgekehrt.

Wenn eine (nicht dargestellte) Schaltung, in der das Ergebnis der Tastenschalter-Erkennung verwertet wird, dies zuläßt, werden die Ausgangssignale der Einzelblock-Extraktionseinheit 32 und die parallelen Ausgangssignale der jeweiligen Noten von dem Notenspeicher 22 direkt der Schaltung zugeführt, um diese mit dem Ergebnis der Tastenschaltererkennung zu versehen. Wenn Blocks vorhanden sind, die noch in dem Blockspeicher 31 gespeichert bleiben und nicht von der Einzelblock-Extraktionseinheit 32 herausgezogen werden, wird der oben beschriebene zweite Modus wiederholt. Genau gesagt wird beim Herausziehen eines bestimmten in dem Blockspeicher 31 gespeicherten Blocks und bei Beendigung des zweiten Modus für diesen Block ein anderer in dem Blockspeicher 31 gespeicherter Block bei dem nächsten zweiten Modussignal S₂ herausgezogen und der zweite Modus wird wiederholt.

Auf diese Weise werden die Blocks, denen die in Betrieb befindlichen Tastenschalter angehören, die detektiert und in dem ersten Modus in den Speicher 31 eingespeichert worden sind, einzeln unter Aufruf durch das zweite Modus= signal S~ herausgezogen. Die Erkennung aller in Betrieb befindlicher Tastenschalter wird daher beendet, wenn der zweite Modus für alle in dem Speicher 31 gespeicherten Blöcke beendet ist.

Wenn man beispielsweise annimmt, daß die Impulsbreite des Modussignals S- und S₂ jeweils eine Taktzeit ist, so ist die Erkennung aller in Betrieb befindlichen Tastenschalter in nur zwei Taktzeiten abgeschlossen, wenn die

709808/0867 - 12 -

in Betrieb befindlichen Tastenschalter einem einzigen Block angehören. Selbst wenn die betätigten Tastenschalter in sämtlichen Blocks liegen, wird die Erkennung aller betätigten Tastenschalter in "m + 1" Taktzeiten abgeschlossen (z.B. in 13 Taktzeiten, wenn m = 12 ist). Bei den bekannten Tastenabtastsystemen beträgt die Zeit, die für die Erkennung aller Tastenschalter benötigt wird, 144 Taktzeiten, wenn m = 12 und η = 12 ist.

Zur Vereinfachung der Schaltung, die das Ergebnis der Erkennung der Tastenschalter auswertet, sollten die in dem Notenspeicher 22 gespeicherten Noten vorzugsweise einzeln in Serie ausgegeben werden.

Zur Erreichung des oben angegebenen Ziels ist in weiterer Ausgestaltung der Erfindung ein dritter Modus vorgesehen, um die Notenidentifizierungssignale der betätigten Tastenschalter aus dem Notenspeicher 22 einzeln nacheinander auszulesen, nachdem die Notenidentifizierungssignale in dem Speicher 22 gespeichert sind.

In dem dritten Modus wird eine einzelne der in dem Notenspeicher 22 gespeicherten Noten (d.h. Notenidentifizierungssignale) von einer Notenextraktionseinheit 23 gemäß Fig. 2 aus dem Notenspeicher herausgezogen. In Fig. 2 sind sämtliche Teile, die auch in Fig. 1 vorhanden sind, mit denselben Bezugszeichen versehen. Ein Signal, das die herausgezogene Note repräsentiert, wird einem Kodierer 24 zugeführt, der ein Notenkodewort NC erzeugt, welches aus mehreren Bits besteht und die Note repräsentiert. Der Vorgang des Herausziehens in der Extraktionseinheit 23 erfolgt synchron mit einem dritten Modussignal

709808/0867

S^. Dieses dritte Modussignal wird in Abhängigkeit von dem Takt des Systems so lange wiederholt, bis die inj dem Notenspeicher 22 gespeicherten Notensignale sämtlich von der Notenextraktionseinheit 23 herausgezogen worden und alle entsprechenden Notenkodewörter ausgegeben sind. Da der dritte Modus nur in bezug auf diejenigen Noten, die in dem Notenspeicher 22 enthalten sind, durchgeführt wird, treten keine Leerzeiten auf. Wenn beispielsweise drei Arten von Noten in dem Notenspeicher 22 gespeichert sind, wird der dritte Modus, der einen bestimmten Block betrifft, in drei Taktzeiten ausgeführt. Wann der dritte Modus beendet ist, wird durch Herausschieben des in dem Notenspeicher 22 gespeicherten Inhals infolge der Extraktion bemerkt und sobald die Beendigung des dritten Modus festgestellt wurde, wird zu dem zweiten Modus zurückgekehrt. Die Einzelblock-Extraktionseinheit 32 zieht den nächsten gespeicherten Block und der Notenspeicher 22 speichert die Noten der in diesem Block betätigten Tastenschalter ein. Dann wird von neuem der dritte Modus durchgeführt. In dem dritten Modus für einen bestimmten Block wird das den Block kennzeichnende Signal in eine Speicherund Kodierschaltung 33 der Blockerkennungsschaltung 3 eingegeben. Die Schaltung 33 erzeugt daraufhin ein Kodesignal (Blockkodewort BC), das aus mehreren Bits besteht und den betreffenden Block kennzeichnet. Die betätigten Tastenschalter werden daher durch Kombinationen von Blockkodewortern BC und Notenkodewörtern NC erkannt, die synchron zueinander erzeugt werden. Die Kodewörter der betätigten Tastenschalter werden einzeln in Serie erzeugt.

Wie oben schon erwähnt wurde, wechselt der Operationsmodus in der folgenden Weise: erster Modus, zweiter Modus,

709808/0867

"~ 14 "·

dritter Modus (oder Wiederholung), zweiter Modus, dritter Modus ... Wenn die Erzeugung der Tastenkodewörter für alle Blocks, die in dem ersten Blockspeicher 31 enthalten sind, beendet ist (d.h. wenn der dritte Modus beendet worden ist), ist der gesamte Speicherinhalt des Blockspeichers 31 herausgezogen worden und der Operationsmodus wechselt nun zu einem vierten Modus (oder Bereitschaftsmodus) über. Nach Erkennung des Bereitschaftsmodus (stand-by-mode) kehrt der Operationsmodus zum ersten Modus zurück und die oben beschriebene Erkennungsoperation wird wiederholt. Durch Wiederholung des ersten bis vierten Modus wird die Erkennung aller in Betrieb befindlicher Tastenschalter von Zeit zu Zeit durchgeführt.

Nach der Erfindung können nicht nur die Tastenschalter, die EIN—geschaltet sind, erkannt werden, sondern auch solche, die auf AUS stehen können durch eine Schaltung erkannt werden, die ähnlich aufgebaut ist wie die oben beschriebene Schaltung. Eine solche Konstruktion kann man erhalten, wenn man beispielsweise die Polarität der Signale, die der Detektorschaltung 2 und 3 durch die Tastenschalter-Gruppe 1 zugeführt oder von ihr abgegeben werden, umkehrt oder indem als Tastenschalter Schalter nach Art von Unterbrecherkontakten verwendet werden.

"Ein Beispiel der erfindungsgemäßen Vorrichtung wird im folgenden unter Bezugnahme auf die Fig. 3 bis 9 beschrieben.

Pig. 3 zeigt ein Beispiel einer Tastenschalterschaltung und einer Notenerkennungsschaltung 20. Fig. 4 zeigt ein Beispiel einer Blockerkennungsschaltung 30, die mit der

709808/0867 - 15 -

Tastenschalterschaltung 10 nach Fig. 3 verbunden ist.

In der Tastenschalterschaltung 10 ist eine Anzahl von Tastenschaltern KS entsprechend den Tasten an der Tastatur eines elektronischen Musikinstrumentes vorgesehen. Diese Tastenschalter sind Block für Block in bezug auf die Blocks U₁ bis U-, L₁ bis L₁. und P₁, P~ an ihrem einen Eingangsanschluß (stationären Kontakt) miteinander verbunden und über die Blockleitungen b.. bis b₁₂ an die Eingangs-/Ausgangs-Anschlüsse T₁ bis T₁₂ angeschlossen. Die Tastenschalter sind an ihrem anderen Anschluß (bewegbaren Kontakt) mit Dioden DD verbunden und jeweils so geschaltet, daß die Noten C , D, ... A, B und C unabhängig von der Oktave untereinander verbunden sind. Jede der Tastenschaltergruppen, deren Tastenschalter miteinander verbunden sind, ist an den entsprechenden Eingangs-/ Ausgangs-Anschluß H₁ bis H₁~ über Leitungen (Notenleitungen) n₁ bis n.j2 angeschlossen.

Bei dem vorliegenden Ausführungsbeispiel sind die Tastenschalter entsprechend den Oktavenbereichen der Tastatur in Blocks unterteilt, so daß die Noten in jedem Block wörtlich die jeweiligen Notennamen der Taste ausdrücken. Es sei angenommen, daß, wie in Fig. 5 dargestellt,

u
12 Tasten von C /v/C einem Oktavenbereich von der Seite der niedrigsten Noten zugeordnet ist, und daß das obere Manual UK 61 Tasten von einer Note C der 0-ten Oktave bis zu einer Note C der 5-ten Oktave enthält, daß das untere Manual LK 61 Tasten in derselben Weise enthält, und daß die Pedaltastatur PK 25 Tasten von der Note C der 0-ten Oktave bis zur Note C der 2-ten Oktave enthält.

709808/0867

- 16 -

Die Blocks U₁ bis Uj. sind dementsprechend den Oktavenbereichen des oberen Manuals UK, die Blocks L₁ bis L_n. den Oktavenbereichen des unteren Manuals LK und die Blocks P₁ , P₀ den Oktavenbereichen der Pedaltastatur PK zugeordnet. Die Noten C bis C in jedem der Blocks entsprechen daher den Notenbezeichnungen in den jeweiligen Oktavenbereichen. In Fig. 3 sind die Verbindungen der Tastenschalter lediglich für den Block U₅ (d.h. die Tastenschalter für die 5-te Oktave des oberen Manuals UK) und den Block P₁ (d.h. die Tastenschalter für die 0-te und die 1-te Oktave der Pedaltastatur PK) detailliert dargestellt. Die Tastenschalter der anderen Blocks U.

bis P₀ sind in gleicher Weise mit den jeweiligen Lei-

# tungen n₁ bis n₁„ für die betreffenden Noten C, B, A , ..., C verbunden und ferner mit den Leitungen b~ bis b₁₁, die diesen Blocks entsprechen. Wie man aus Fig. 5 ersieht, ist die Note C der 0-ten Oktave (hier bezeichnet als Co) in den Blocks U₁, L₁ und P₁ für die erste Oktave enthalten, da die O-te Oktave nur eine Note C enthält. Daher ist ein Tastenschalter für die Note Co in jedem der Blocks U₁, L₁ und P₁ zusätzlich vorha iden. Die Tastenschalter der Note Co sind untereinander verbunden und gemeinsam über eine Leitung n₁ -, an einen Noteneingangs-/Ausgangs-Anschluß H₁- angeschlossen, so daß die Note Co von der Note C unterschieden werden kann.

Da der Tastaturbereich (die Tastenschalterschaltung 10) von dem elektrischen Schaltungsteil (den Erkennungsschaltungen 20, 30) entfernt angeordnet ist, sind relativ lange Drähte für die Leitungen n.. bis n.. ₃ und b.. bis b_1o erforderlich, um die Tastenschalterschaltung 10 mit der Notenerkennungsschaltung 20 und der Blockerkennungs-

709808/0867 _

schaltung 30 zu verbinden, so daß Leitungskondensatoren C, , C vorgesehen sind. Zur einfacheren Erläuterung sind die Leitungskondensatoren an den Leitungen b- bis b_1? der Blockseite sämtlich mit dem Bezugszeichen C, versehen und die Leitungskapazitäten an den Leitungen n₁ bis

n_1o der Notenseiten sind sämtlich mit C bezeichnet. 13 η

Es sei jedoch darauf hingewiesen, daß die Leitungskapazität, die sich an einer der Leitungen b₁ bis b₁₂ und n₁ bis n..-. ergibt, jeweils unterschiedlich von der Leitungskapazität einer anderen Leitung ist. Das vorliegende Ausführungsbeispiel ist so konstruiert, daß die Leitungskapazität C, und C jeweils positiv ausgenutzt wird.

Die Notenerkennungsschaltung 20 (Fig. 3) besteht aus Signal-Lieferschaltungen 21-1 bis 21-13,die der Signalquelle 21 (Fig. 1 und 2) entsprechen und jeweils für die Note C, B, ... C und Co vorgesehen sind, Speicherschaltungen 22-1 bis 22-13 für die erkannte Note, entsprechend dem Notenspeicher 22 (Fig. 1 und 2),und einem Notenkodewort-Generator 240 entsprechend dem Kodierer 24 (Fig. 2). Was die jeweiligen Schaltungen 21-1 bis 21-13, 22-1 bis 22-13 und 23-1 bis 23-13 angeht, so sind nur die Schaltungen 21-1, 22-1, 23-1, 21-13, 22-13 und 23-13, die die Noten C und Co "betreffen, detailliert dargestellt, jedoch haben die übrigen Schaltungen den gleichen Aufbau wie die erwähnten Schaltungen für die Noten C und Co.

Die Signal-Lieferschaltungen 21-1 bis 21-13 können eine Spannung V an die Noteneingangs-ZAusgangs-Anschlüsse H₁ bis H₁₃ legen, indem Transistoren TRA, die für jede Note vorgesehen sind, entsprechend gesteuert werden. Das Ausgangssignal von den Noteneingangs-/Ausgangs-Anschlüssen

709808/0867

- 18 -

H₁ bis H₁₃ wird den Speicherschaltungen 22-1 bis 22-13 für entdeckte Noten zugeführt.

Die Blockerkennungsschaltung 30 (Fig. 4(a), (b)) besteht aus Speicherschaltungen 31-1 bis 31-12 für entdeckte Blocks, entsprechend der Speicherschaltung 31 (Fig. 1 und 2), die für die jeweiligen Blocks Uj-/ U. ... Ρ~ und P₁ vorgesehen ist, den Block-Prioritätsschaltungen 32-1 bis 32-12, die der Einzelblock-Extraktionseinheit der Fig. 1 und 2 entspricht, einem Blockkodewortgenerator 330, der der Speicher- und Kodierschaltung 33 der Fig. entspricht, einem Übergangsspeicher 331 für Blockkodewörter (Fig. 4(b)) zur vorübergehenden Speicherung des Ausgangssignals B₁* bis K„* des Blockkodewort-generators 330, einer Ausgabetorschaltung 330 für Blockkodewörter, einer Ausgangstorschaltung 332 (Fig. 4(b)) für Blockkodewörter zur Ausgabe der zeitweilig gespeicherten Blockkodewörter synchron mit den Ausgangssighalen des Notenkodewortgenerators 240 (Fig. 3) und Signalgeneratoren 34-1 bis 34-12 (Fig. 4(a)) zur Ausgabe der Blocksignale, die in einer bestimmten Prioritätsordnung von den Prioritätstorschaltungen 32-1 bis 32-12 herausgezogen worden sind, über die Tastenschalterschaltung 10 an die Notenerkennungsschaitung 20.

Nur die Schaltungen 31-1, 32-1, 34-1, 31-12, 32-12 und 34-12, die sich auf die Blocks U₁- und P₁ beziehen, sind detailliert dargestellt, jedoch ist die Konstruktion der Schaltungen 31-2 bis 31-11, 32-2 bis 32-11 und 34-2 bis 34-11, die sich auf die anderen Blocks beziehen, dieselbe wie bei den Schaltungen, die sich auf die Blocks U₅ und P₁ beziehen. Obwohl die Schaltungen 21-1 bis 21-13,

709808/0867

- 19 -

22-1 bis 22-13, 23-1 bis 23-13, 31-1 bis 31-12, 32-1 bis 32-12, 34-1 bis 34-12 untereinander unterschiedlich sind, sind die Schaltelemente (d.h. UND-Tore, ODER-Tore, usw.) dieser Schaltungen unabhängig von der Art des Blocks oder der Note jeweils mit denselben Bezugszeichen versehen, sofern diese Schaltungselemente die gleiche Funktion ausüben .

Vor Erläuterung der Funktionsweise der jeweiligen Schaltungen werden nachfolgend die in den Zeichnungen verwendeten Symbole kurz eiklärt. Das in Fig. 6 (a) dargestellte Schaltzeichen kennzeichnet einen Inverter, die in Fig. 6(b) und (c) dargestellten Schaltzeichen kennzeichnen UND-Tore, die in den Fig. 6(d) und (e) dargestellten Schaltzeichen kennzeichnen ODER-Tore, und das in Fig. 6(f) dargestellte Schaltzeichen kennzeichnet ein Verzögerungs-Flip-Flop. Ein UND-Tor oder ein ODER-Tor mit nur wenigen Eingangsleitungen wird durch die in den Fig. 6(b) oder 6(d) dargestellten Symbole repräsentiert und ein Tor mit einer relativ großen Anzahl von Eingangsleitungen wird durch die Symbole in Fig. 6(c) oder in Fig. 6(e) repräsentiert. Bei dem Symbol in Fig. 6(c) oder Fig. 6(e) ist eine Eingangsleitung bis zur Eingangsseite des UND- bzw. ODER-Tor es durchgezogen und die Signalübertragungsleitungen sind derart geführt, daß sie die Eingangsleitung kreuzen, wobei jeder Kreuzungspunkt zwischen Eingangsleitung und Signaiübertragungsleitung durch einen Kreis markiert ist. · Demnach lautet die Logikformel des UND-Tores in Fig. 6(c): X = A · B · D, wogegen die Logikformel des ODER-Tores in Fig. 6(e) lautet: X = A + B + C.

Bei dem Ausführungsbeispiel der Fig. 3 und 4 werden alle

709808/0867 - 20 -

betätigten Tastenschalter durch Ausführung des ersten bis vierten Operationsmodus, die oben erläutert wurden, erkannt. Die Art des auszuführenden Operationsmodus wird durch die Modussignale S bis S-. bezeichnet. Das Bereitschaftsmodus-Signal S bezeichnet den vierten Modus

(stand-by-mode), wogegen das erste bis dritte Modussignal S₁, S₂ und S- jeweils den ersten, zweiten und dritten Modus bezeichnen. Die Minimumlänge der Signale S bis S_ ist gleich der Zeitspanne, während der der Taktimpuls φ erzeugt wird, so daß das gesamte Gerät synchron mit dem Taktimpuls φ arbeitet.

Die Periode des Taktimpulses φ kann in der gewünschten Weise festgelegt werden und ist bei dem vorliegenden Ausführungsbeispiel auf 24 με eingestellt. Außer diesem Taktimpuls φ_Ά wird ein niederfrequenterer Takt LC zur Bestimmung einer Wiederholungsrate des Erkennungsvorgangs für die Tastenschalter verwandt. Die Periode dieses Taktes LC kann beliebig festgesetzt werden und sollte zweckmäßigerweise im Bereich von 200 μβ mit 1 ms zur Erkennung der Tastenschalter betragen.

Fig. 7 zeigt ein Beispiel einer Schaltung zur Erzeugung der Modussignale S bis S.,. In einer Pulskanten-Erkennungsschaltung 41 wird der niederfrequente Takt LC (mit einem gewünschten Tastverhältnis) einem Verzögerungs-Flip-Flop DF₃ zugeführt, das eine Verzögerung um einen Takt (Φ_Ά) bewirkt, und ferner einem UND-Tor A„, wodurch der Impulsanstieg des niederfrequenten Taktes LC in Synchronisation mit dem Taktimpuls φ erkannt wird. Mit dieser Anordnung wird ein Startimpuls (Differenzierimpuls) TC, dessen Impulslänge der Impulsperiode des Taktimpulses φ äquivalent ist, mit einer Periode des Taktes LC

709808/0867 - 21 -

erzeugt. Die Beziehung zwischen dem Taktimpuls φ und dem Startimpuls TC ist in den Fig. 8(a) und 8(b) dargestellt. In einer in Fig. 7 abgebildeten Modus-Steuerschaltung 42 wird das Bereitsschaftsmodus-Signal S von einem UND-Tor Α-- erzeugt, wenn die invertierten Ausgangssignale Q₁, Q₂ der Verzögerungs-Flip-Flops DF., DF₁. beide "1"-Signale sind. Wenn während des Anstehens dieses Bereitschaf tsmodus-Signals S , d.h. während des Bereitsschaftsmodus, der Startimpuls TC erzeugt wird, entsteht am Ausgang eines UND-Tores A₁₄ ein "1"-Signal. Dieses "1"-Signal wird dem Verzögerungs-Flip-Flop DF. über ein ODER-Tor OR₅ zugeführt und das Ausgangssignal Q₁ wird daher einen Takt (φ ) später zu "1". Da das Signal Q₂ immer noch "1" ist, wird das UND-Tor A_1Q durchgeschaltet und erzeugt das erste Modussignal S₁. Die Umschaltung von dem Bereitschaftsmodus auf den ersten Modus wird auf diese Weise von dem Startimpuls TC gesteuert.

Im folgenden wird nun die Funktion der Schaltung nach den Fig. 3 und 4 unter weiterer Bezugnahme auf die Fig. und 8 erläutert.

Während des Bereitsschaftsmodus, der durch die Zeitspanne t₁ in Fig. 8 bezeichnet ist, wird das Bereit-schaftsmodus-Signal S (Fig. 8 (c)) an die Signalerzeugerschaltungen 34-1 bis 34-12 der Blockerkennungsschaltung (Fig. 4(a)) angelegt und bringt die Transistoren TRB der Schaltungen 34-1 bis 34-12 in den leitenden Zustand. Hierdurch wird die Spannung V über die Anschlüsse H₁ bis H₁₃ der Tastenschalterschaltung 10 zugeführt, um die Lextungskapazitäten C der Notenleitungen n.. bis n₁₃ aufzuladen. Das Spannungssignal (d.h. die Ladespannung der Kapazitäten C )

709808/0867 -22-

wird gleichzeitig den Leitungen eines oder mehrerer Blocks (U₅ bis P₁)zugeführt, zu denen der oder die betätigte (n) Tastenschalter KS gehören. Die Übertragung der Ladespannung erfolgt über die betreffenden Tastenschalter und die entsprechenden Anschlüsse (T₁ bis T „) zu der Blockerkennungsschaltung 30 (Fig. 4(a)). Ein "1"-Signal wird daher nur an denjenigen Anschlüssen T₁ bis T^2 erzeugt, die den Blocks entsprechen, in denen betätigte Tastenschalter entdeckt worden sind.

In Fig. 4(a) werden die Ausgangssignale Tu₅ bis TP₁ der Anschlüsse T₁ bis T₁₂ jeweils den Blockspeicherschaltungen 31-1 bis 31-12 für die entdeckten Blocks zugeführt. Im einzelnen werden die Signale von den Anschlüssen T₁ bis T₁₂ UND-Toren A₁ der Schaltungen 31-1 bis 31-12 zugeführt. Die UND-Tore A₁ erhalten außerdem das erste Modussignal S₁. Daher wird in ein Verzögerungs-Flip-Flop DF₁ ein "1"-Signal über das UND-Tor A₁ und ein ODER-Tor OR₁ nur bei denjenigen Schaltungen 31-1 bis 31-12 eingespeichert, die den Blocks entsprechen, in denen betätigte Tastenschalter entdeckt worden sind. Wenn beispielsweise betätigte Tastenschalter in den Blocks U₁-, U-, U-. und P₁ entdeckt worden sind, wird ein "1"-Signal in die Flip-Flops DF₁ der Schaltungen 31-1, 31-2, 31-3 und 31-12 eingespeichert. Der oben beschriebene erste Modus wird während eines Taktes der Periode t₂ ausgeführt.

Wenn während des ersten Modus ein "1"-Signal an irgendeine der Blockspeicherschaltungen 31-1 bis 31-12 von den Blockanschlüssen T₁ bis T₁₂ angelegt wird, wird dieses Signal durch ein ODER-Tor OR₇ (Fig. 4(a)) erkannt. Daraufhin wird ein Signal AB (Fig. 8(g)) erzeugt, das

709808/0867

- 23 -

anzeigt, daß die Betätigung einer Taste entdeckt worden ist, die irgendeinem Block angehört. Dieses "irgendein-Block-Signal" AB wird einem UND-Tor A_1o der Modussteuer-

I ο

schaltung 42 in Fig. 7 zugeführt* Da das erste Modussignal S₁ zu dieser Zeit ansteht, sind die Signal Q₁ und Q₂ beide "1" und das UND-Tor A₁₈ wird daher durchgeschaltet und der Eingang D„ des Verzögerungs-Flip-Flop DF^ wird über ein ODER-Tor 0R_g zu "1". Da der Eingang D-. des Flip-Flops DF. zu diesem Zeitpunkt ein "O"-Signal liefert, werden die Signale Q₁ und Q_ in der Periode t₃ (Fig. 8) beide zu "1", nachdem ein Takt {φ ) verstrichen ist. Daher wird das UND-Tor A₁₁ durchgeschaltet und das zweite Modussignal S~ wird erzeugt. Die Verzögerungs-Flip-Flops DF. der Speicherschaltungen 31-1 bis 31-12 (Fig. 4(a)) für entdeckte Blocks enthalten zu dieser Zeit das "1"-Signal und die Verzögerungs-Flip-Flops DF₁, die das "!"-Signal speichern, liefern ein "1"-Signal an die ODER-Schaltungen OR- der entsprechenden Blockprioritätstor schaltungen 32-1 bis 32-12. Der Ausgang des ODER-Tores OR₂ einer jeden Schaltung 32-1 bis 32-11 ist mit dem ODER-Tor OR₂ der benachbarten Schaltung 32-2 bis 32-12 von nächst niedrigerer Priorität verbunden. Wenn demnach in irgendeinem Block ein Signal gespeichert ist, liefert das ODER-Tor OR₂ der Prioritätstorschaltung 32-12 ein "1"-Signal für denjenigen Block P₁,der den niedrigsten Prioritätsrang hat, und dieses Signal bildet ein Speicherblocksignal MB (Fig.8(h)l. Es zeigt die Existenz des das Signal speichernden Blockes an. Dieses Signal MB wird UND-Toren A₁₃, A₁₅ und A₁₇ der ModusSteuerschaltung 42 in Fig. 7 zugeführt. Daher wird das UND-Tor A₁₃ gleichzeitig mit der Erzeugung des zweiten Modussignals S₂ durchgeschaltet und daraufhin ein weiteres zweites

70 9 8 08/0867 -24-

Modussignal S-¹ erzeugt.

Auf die oben beschriebene Weise werden die zweiten Modussignale S- und S-¹ in der Periode t~ erzeugt und als Betriebsart stellt sich der zweite Modus ein.

In dem zweiten Modus, in dem aus den gespeicherten Blocks ein einzelner Block herausgezogen wird, erfolgt das Herausziehen in einer bestimmten Rangfolge oder Priozitätsordnung in den Prioritätstorschaltungen 32-1 bis 32-12 (Fig. 4(a)). Bei dem in der Zeichnung dargestellten Ausführungsbeispiel ist die Rangfolge der Reihenfolge der Blocks U₅, U. ... Lc/ L₄ ... P₂, P-] festgelegt. In der Schaltung 32-1 für den Block U_n. der höchsten Priorität ist das Ausgangssignal eines Inverters I₁ stets ein "1"-Signal, so daß das UND-Tor A₃ bei Erhalt des "1"-Signales von dem Flip-Flop DF₁ der Schaltung 31-1 durchgeschaltet wird. Die Ausgänge der Flip-Flops DF₁ der Speicherschaltungen 31-1 bis 31-11 für die Blocks Uj- bis P-der höheren Prioritätsränge werden den Invertern I₁ der ODER-Tore OR₃ der Schaltungen 32-2 bis 32-12 für die Blocks U₄ bis P₁ der niedrigeren Prioritätsränge zugeführt. Wenn das Signal in den Blocks Ur bis P- der höheren Prioritätsränge gespeichert ist, wird den UND-Toren A₃ über die Inverter I₁ der Blocks U₄ bis P₁ der niedrigeren Prioritätsränge ein "0"-Signal zugeführt, um die UND-Tore A- zu sperren. Demnach wird ein "1"-Signal jeweils nur von dem UND-Tor A- einer einzigen Prioritätstorschaltung 32-1 bis 32-12 geliefert.

Es sei angenommen, daß die betätigten Tastenschalter in den Blocks U₅, U₄, U₃ und P₁ erkannt worden sind. Dann

709808/0867

— zb —

wird ein "1"-Signal lediglich von dem UND-Tor A₃ der Schaltung 32-. in der Periode t-, für den Block Uj. geliefert. Die Ausgangssignale der UND-Tore A₃ der Schaltungen 32-2 bis 32-12 für die anderen Blocks U. bis P₁ sind sämtlich "0". Die Ausgangssignale der UND-Tore A3 der jeweiligen Schaltungen 32-1 bis 32-12 werden unmittelbar den UND-Toren A- und außerdem nach Invertierung durch die Inverter I₂ den UND-Toren A₁-' zugeführt.

Das zweite Modussignal S- wird den UND-Toren A₄ und A₅ der Prioritätstorschaltungen 32-1 bis 32-12 zugeführt, wogegen das weitere zweite Modussignal S«¹ den Speicherschaltungen 22-1 bis 22-13 für erkannte Noten innerhalb der Notenerkennungsschaltung 20 in Fig. 3 zugeführt wird.

Demnach ist in der Periode t-, das Ausgangssignal des UND-Tores A. der Prioritätstorschaltung 32-1 ein "1"-Signal und die Ausgänge der UND-Schaltungen A. der anderen Schaltungen 32-2 bis 32-12 führen "O"-Signal. Auf diese Weise wird nur der Speicherwert für den Block U₅ aus dem Speicher herausgezogen und das herausgezogene Signal wird einem Blockkodegenerator 330 und in diesem dem Transistor TRC der Signallieferschaltung 34-1 zugeführt. Das Ausgangssignal des UND-Tores A. der Schaltung 32-1 wird von einem Inverter I_ der Schaltung 31-1 desselben Blocks invertiert, um die UND-Schaltung A₂ der Schaltung 31-1 zu sperren. Der Speicherinhalt des Flip-Flops DF₁ der Schaltung 31-1 wird daher gelöscht. Die Ausgänge der UND-Tore A. der anderen Schaltungen 32-2 bis 32-12 führen jedoch "0"-Signal, so daß ein "1"-Signal vom Inverter I₃ den UND-Toren A₃ der Schaltungen

70 9808/0 867 - 26 -

31-2 bis 31-12 desselben Blocks zugeführt wird, wodurch die Ausgangssignale der Flip-Flops DF₁ der jeweiligen Schaltung 31-2 bis 31-12 sich selbst halten. Die Speicherung in den Flip-Flops DF.. der Blocks U., U₃ und P₁ wird daher fortgesetzt. Die Ausgangssignale der UND-Tore A₅ der anderen Schaltungen 32-2 bis 32-12 werden "1" und werden den Transistoren TRD der entsprechenden Signallieferschaltungen 34-2 bis 34-12 zugeführt.

Auf die oben beschriebene Weise wird der Transistor TRC in den Leitzustand und der Transistor TRD in der Signallieferschaltung 34-1 für den Block Uj- in den Sperrzustand gebracht, während in den Signallieferschaltungen 34-2 bis 34-12 für die Blocks Ό, bis P₁ jeweils der Transistor TRC in den Sperrzustand und der Transistor TRD in den Leitzustand gebracht wird.

Die Spannung V wird den Eingangs-ZAusgangs-Anschlüssen T₂ bis T - der Blocks U₄ bis P^ in der Tastenschalterschaltung 10 (Fig. 3) zugeführt, wodurch die Leitungskapazitäten C, der Leitungen b2 bis b₁₂ aufgeladen werden. Hierdurch werden die für die Tastenschaltergruppen KS für die Blocks U. bis P₁ vorgesehenen Dioden DD umgekehrt vorgespannt, mit dem Ergebnis, daß die Tastenschalter KS der Blocks U. bis P₁ elektrisch von den Notenleitungen η., bis n.|-> abgeschaltet werden. Da das Potential an dem Eingangs-/Ausgangs-Anschluß T₁ von Block U,- andererseits über den Transistor TRC auf Erdpotential abfällt, entlädt sich die Kapazität C, von Leitung b.. und dem Tastenschalter KS von Block U₅ wird ein "0"-Signal zugeführt. Auf diese Weise wird die dem betätigten Tastenschalter entsprechende Diode DD in den leitenden Sustand gebracht.

709808/0867

- 27 -

Da die jeweiligen Tastenschalter des Blocks U,- den No-

#
ten C, B ... C entsprechen und die Leitungskapazitäten C der Leitungen n^ bis n₁₂ für die jeweiligen Noten während des ersten- Modus aufgeladen worden sind, wird die Leitungskapazität C der Notenleitungen (n₁ bis n₁„) entsprechend den betätigten Tastenschaltern über die Diode DD, die Tastenschalter, den Anschluß T₁ und den Transistor TRC der Schaltung 34-1 entladen. Wenn beispielsweise drei Tastenschalter der Noten C, B und E in Block U₅ EIN-geschaltet sind, entlädt sich die Leitungskapazität C der Leitungen n.., n₂ und n_g für die Noten C, B und E und die Kapazität C der anderen Leitungen n_ bis n_ft, n_1f. bis n..-. bleibt in aufgeladenem Zustand.

Demnach wird ein "O"-Signal von den Anschlüssen H₁, H₂ und Hg an die Inverter I. der Speicherschaltungen 22-1, 22-2 und 22-9 für entdeckte Noten gelegt, während von den Anschlüssen H~ bis H_R und H_1n bis H₁^ an die Speicher 22-3 bis 22-8 und 22-20 bis 22-13 für entdeckte Noten ein "!"-Signal geliefert wird. Von dem Block-Eingangs-/ Ausgangs—Anschluß T₁ des herausgezogenen Blocks U₁. wird "0"-Signal an die den betätigten Tastenschalter entsprechenden Noteneingangs-Ausgangs-Anschlüsse gelegt; und zwar über diese betätigten Schalter, wodurch die Noten der betätigten Tastenschalter entdeckt werden.

In den Speicherschaltungen 22-1 bis 22-13 für entdeckte Noten werden die Signale von den Anschlüssen H₁ bis H₁₃ durch die Inverter I. invertiert und danach den UND-Toren A_fi zugeführt. Die UND-Tore A_fi erhalten außerdem das zweite Modussignal S₃ ¹, so daß in die Verzögerungs-Flip-Flops DF₂ über die UND-Tore A_g und die ODER-Tore OR-

709808/0867

in den Speicherschaltungen 22-1, 22-2 und 22-9,die jeweils den Noten C, B und E der entdeckten betätigten Tastenschalter entsprechen, ein "1"-Signal eingespeichert wird. Auf die beschriebene Weise wird während der Periode t der zweite Modus durchgeführt. Um zu veranlassen, daß dB Schaltungen 22-1 bis 22-13 die entdeckten Noten speichern, wird das zweite Modussignal S₉' angelegt, das sich von dem zweiten Modussignal S₉ unterscheidet, so daß die entdeckte Note nur dann eingespeichert wird, wenn ein gespeicherter Block existiert (MB=1) und während des dritten Modus keine neue Einspeicherung erfolgt, wie später noch beschrieben wird.

Der zweite Modus wird in einem Takt beendet. Bei der nächsten Periode t. (Fig. 8) wird von den Flip-Flops DF₉ der Schaltungen 22-1, 22-2 und 22-9,die die entdeckten Noten speichern, parallel ein "1"-Signal erzeugt und den Notenprioritätstorschaltungen 23-1, 23-2 und 23-9 zugeführt. Während der Periode t. wird der dritte Modus durchgeführt .

Bei dem dritten Modus, bei dem aus allen gespeicherten Noten eine einzelne Note herausgezogen wird, erfolgt die Extraktion nach einer bestimmten Prioritätsordnung, die in den Notenprioritätstorschaltungen 23-1 bis 23-13 festgelegt ist. In der Zeichnung ist die Priorität der

u Extraktion in der Reihenfolge der Noten C, B, A , ...

C , Co vorgegeben. Wie in den Notenprioritätstorschaltungen 23-1 bis 23-12 sind die Ausgangssignale eines Inverters I₅ in der Torschaltung 23-1 für die Note C des ersten Prioritätsranges stets "1" und ein UND-Tor An wird durchgeschaltet, wenn ihm von dem Flip-Flop DF₉

- 29 -

709808/0867

der Speicherschaltung 22-1 ein "1"-Signal zugeführt wird. Die Ausgangssignale der Flip-Flops DF₀ der höheren Noten C bis C werden den Invertern I₁- der niedrigeren Noten B bis Co über die ODER-Tore OR. zugeführt und sperren nacheinander die UND-Tore Ag der niedrigeren Prioritätsordnung. Die Ausgangssignale der Flip-Flops DF₂ der jeweiligen Speicherschaltungen 22-1 bis 22-13 werden UND-Toren A₇ der Schaltungen 22-1 bis 22-13 zugeführt, während die Ausgangssignale der Flip-Flops DF₉ der Speicherschaltungen 22-1 bis 22-12 der Noten C bis C ,die höheren Prioritätsordnungen angehören, nacheinander den ÜND-Toren A_ der Speicherschaltungen 22-2 bis 22-13 über die ODER-Schaltungen OR₄ der Schaltungen 22-1 bis 22-12 zugeführt werden. Das UND-Tor A₇ der Speicherschaltung 22-1 der ersten Prioritätsordnung empfängt stets ein "O"-Signal, wodurch der Inhalt des Flip-Flops DF₂ der Schaltung 22-1 nicht-selbsthaltend ist. Die gespeicherten Inhalte der Flip-Flops DF₂ der Speicherschaltungen 22-2 bis 22-12 niedriger Prioritätsordnungen sind jedoch durch das Ausgangssignal "1" der Flip-Flops- DF₃ der Speicherschaltungen 22-1 bis 22-12 der höheren Prioritätsordnungen selbsthaltend.

Demnach wird einem Notenkodewortgenerator 240 in der Periode t. von der Prioritätstorschaltung 23-1 der Note C ein "1"-Signal zugeführt. In dieser Periode sind die Ausgangssignale der anderen Schaltungen 23-2 bis 23-13 "0"-Signale. Dann wird in einer Periode t^ (Fig. 8) der gespeicherte Inhalt der Schaltungen 22-1 gelöscht, so daß von der Prioritätstorschaltung 23-2 der Note B ein "1"-Signal geliefert wird. In einer nächsten Periode tg (Fig. 8)wird der Speicherinhalt der Speicherschaltung 22-2

- 30 709808/0867

der Note B gelöscht und demnach wird das Ausgangssignal "1" der Speicherschaltung 22-9 für die Note E, in der das "1"-Signal gespeichert ist, dem Notenkodegenerator 240 über die Prioritätstorschaltung 23-9 zugeführt. Auf diese Weise wird der dritte Modus nacheinander während einzelner Taktperioden wiederholt. Bei dem obigen Ausführungsbeispiel werden drei Taktperioden t. bis t_ß benötigtj entsprechend der Anzahl der in den Speicherschaltungen 22-1 bis 22-13 gespeicherten Noten.

Da der Transistor TRA sowohl von dem ersten Modussignal S₁ als auch von dem dritten Modussignal S-, gesteuert werden kann, wird bei dem vorliegenden Ausführungsbeispiel dieser Transistor TRA von einem ersten und dritten Modussignal S_{1 3}, das sowohl für den ersten Modus als auch für den dritten Modus benutzt werden kann,gesteuert. Da die Voraussetzung für die Durchführung des dritten Modus darin besteht, daß der einen Takt vorhergehende Operationsmodus entweder der zweite Modus oder der dritte Modus ist, können Vorkehrungen getroffen werden, um ein Signal Q₂ den UND-Toren A₁₅, A^ und A₁₇ in der Modus-Steuerschaltung 42 zuzuführen. Die Tatsache, daß dieses Signal Q₂ "1" ist, zeigt an, daß der gegenwärtige Modus entweder der zweite Modus oder der dritte Modus ist. Wenn das Signal Q_ und das Speicherblocksignal MB von dem ODER-Tor OR- (Fig. 4(a)) erzeugt werden und wenn beim Anlegen eines "1"-Signales,das an die Flip-Flops DF₂ der Speicherschaltungen 22-1 bis 22-13 für entdeckte Noten angelegt worden ist, an das ODER-Tor ORg irgendein Notensignal AN (Fig. 8 (i)) erzeugt wird, wird das UND-Tor A₁,- (Fig. 7) durchgeschaltet. Das Signal AN, das kennzeichnet, daß irgendeine Note vorhanden ist, gibt

709808/0867

an, daß ein Signal der entdeckten Note in irgendeiner der Speicherschaltungen 22-1 bis 22-13 gespeichert werden muß. Da das UND-Tor A₁₇ immer durchgeschaltet ist wenn das UND-Tor A₁₅ durchgeschaltet ist, sind die Eingangssignale der Flip-Flops DF. und DF,- beide "1" und die Signale Q₁ und Q₂ werden einen Takt später zu "1". Wenn die Signale Q₁ und Q₂ beide "1" sind, zeigt dies an, daß der dritte Modus durchgeführt werden sollte (oder durchgeführt wird). Wenn nach Eintritt in den dritten Modus das Signal AN immer noch erzeugt wird, steht am Ausgang des UND-Tores A₁,. ein "1"-Signal, das bewirkt, daß die Signale D₁, D„ "1" werden, was bedeutet, daß der dritte Modus fortgesetzt werden soll. Da entweder der erste oder der dritte Operationsmodus eingeschaltet ist, wenn das Signal Q₁ gleich "1" ist, wird dieses Signal Q₁ dem Transistor TRA (Fig. 3) als erstes und drittes Modussignal S₁₊₃ zugeführt. Wenn das UND-Tor A₁₇ (Fig. 7) durchgeschaltet und das UND-Tor A₁₅ nicht durchgeschaltet ist, werden wieder die zweiten Modussignale S₂ und S ' erzeugt.

Wenn die in den Speicherschaltungen 22-1 bis 22-12 für entdeckte Noten gespeicherten Noten sämtlich durch wiederholte Durchführung des dritten Modus während der Perioden t-, t_ und t_fi herausgezogen worden sind, erzeugt das ODER-Tor ORg (Fig. 3)ein "0"-Signal und das Signal AN wird ebenfalls "0". Dies zeigt an, daß der dritte Modus für den jeweiligen Block beendet sein sollte. Wenn noch gespeicherte Blöcke übrig sind (d.h. das Signal MB=D t muß der zweite Modus von neuem durchgeführt werden. Daher werden die zweiten Modussignale S~ und S₂ ¹ entsprechend dem Ausgangssignal des UND-Tores A₁₇ von

70980 8/08 6 7 - 32 -

neuem erzeugt. Bei dem oben beschriebenen Ausführungsbeispiel sind noch Signale in den Speicherschaltungen 31-2- 31-3 und 31-12 für die Blocks U₄, U₃ und P₁ gespeichert, so daß die zweiten Modussignale S₉ und S ' in einer Periode t_ (Fig. 8) erzeugt werden.

Während des zweiten Modus in der Periode t-. erzeugt der Blockkodewortgenerator 330,dem ein "1"-Signal von der Prioritätstorschaltung 32-1 (Fig. 4(a)) für den Block Uj. zugeführt worden war, ein Blockkodewort K„* - B.*, das den Block U₅ kennzeichnet und gibt dieses Blockkodewort an die Speicherschaltung 331 zum vorübergehenden Speichern von Blockkodewörtern ab, die in Fig. 4(b) dargestellt ist. In dem Blockkodewort-Generator 330 werden die Kodewörter für die jeweiligen Blocks U₅ bis P. durch Kombination der Kodezeichen K„, K-, die die Art der Tastatur kennzeichnen, mit Kodezeichen B₃, B„ und B-, die die Art der Oktave kennzeichnen, in der in der folgenden Tabelle I angegebenen Art gebildet.

- 33 -

709808/0867

Tabelle I

\	Tastatur	U L P	Tastenkodewörter	Spalte A	B3 B2 B1	Spalte B
Block	Oktave	0 1 2 3 4 5	Block-Kode wörter		Noten-Kode wörter
C# • D D* E F F* Note G G# A A* B C	K2 K1	0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1	N4 N3 N2 N1
0 1 1 0 1 1
	0 0 0 0 0 0 0 1 0 0 10 0 10 0 0 10 1 0 110 10 0 0 10 0 1 10 10 11 0 0 110 1 1110

7 09808/0867

Beispielsweise setzt sich das Kodewort für den Block U₅ aus den Bestandteilen "01" und "101" zusammen, von denen der erste das obere Manual U und der zweite die fünfte Oktave kennzeichnet. In diesem Kodewort sind die Bits K₁ (K₁*), B₃ (B₃*) und B₁ (B₁*) jeweils "1"-Signale und die Bits K₃ (K₃*) und B₃ (B₃*) sind "0"-Signale. In dem Blockkodewort-Generator 330 erzeugt eine ODER-Schaltung ORg ein Signal mit dem Bit K *, eine ODER-Schaltung OR₁₀ das Bit K₁*, eine ODER-Schaltung OR₁₁ das Bit B *, eine ODER-Schaltung OR₁₃ das Bit B₃* und eine ODER-Schaltung OR₁₃ das Bit B₁*. Das Ausgangssignal der Prioritätstorschaltung 32-1 für den Block U₅ wird den ODER-Schaltungen OR₁₀, OR₁₁ und OR₁₃ zugeführt und die Bits K*, B * ■ und B₁* erhalten "1"-Signal. Demnach wird als Blockkodewort K₃*, K₁*, B₃*, B₃* und B₁* die Kombination "01101" erzeugt, die den Block U₁- kennzeichnet.

Gemäß Fig. 4(b) hat die Speicherschaltung 331 zur vorübergehenden Blockkodewortspeicherung Speicherschaltungen 331a bis 331e für die jeweiligen Bits K₃* bis B * des Blockkodewortes. In der Zeichnung ist nur die Speicherschaltung 331a für das Bit K₃* detailliert dargestellt, jedoch sind die anderen Speicherschaltungen 331b bis 331e für die anderen Bits K₁ * bis B₁* von gleicher Konstruktion wie die Speicherschaltung 331a. In der Priode t₃ wird das Blockkodewort von dem Blockkodewort-Generator 330 den Speicherschaltungen 331a bis 331e zugeführt, wobei jedes Signal der einzelnen Bits K₃* bis B₁* der jeweiligen Speicherschaltung zugeleitet wird.

In den Speicherschaltungen 331a bis 331e wird das Kodewort über ODER-Tore OR₁ . in Verzögerungs-Flip-Flops DF,

- 35 -

709808/0867

eingespeichert. Die Flip-Flops DF_g erzeugen einen Takt später, d.h. in der Taktperiode t., entsprechende Ausgangssignale, die der Ausgangstorschaltung 332 für die Blockkodewörter zugeführt werden, sich aber über die ODER-Tore OR₁₄ in den Flip-Flops DF_g selbsthalten. Genauer gesagt, da ein UND-Tor A₁ „ ein Bereitschaftsmodussignal und über einen Inverter I_g ein zweites Modussignal S„ ₂ erhält, das bei allen anderen Moden als dem Bereitschaftsmodus oder dem zweiten Modus "0" ist, z.B. in dem dritten oder in dem ersten Modus,ist ein invertiertes Signal während der Perioden t., t₅ und t_g "1" und das UND-Tor A₁„ wird daher durchgeschaltet und die Inhalte der Flip-Flops DF,- halten sich selbst. Das von der Modussteuerschaltung 42 (Fig. 7) erzeugte Signal Q₁ wird als Signal S_ „ verwandt, weil das Signal Q₁ in dem ersten oder dem dritten Modus "0" ist, wogegen es in dem zweiten oder in dem Bereitschaftsmodus "1" ist.

Auf die soeben beschriebene Weise wird das Blockkodewort K₂* bis B/*, das von dem Blockkodewort-Generator 330 während des zweiten Modus in der Periode t^ geliefert worden ist, wie Fig. 8(j) zeigt, während des dritten Modus, der sich über die Perioden t. bis t_g erstreckt, in dem Blockkodewortspeicher 331 vorübergehend gespeichert. In der Periode t₇, in der wieder auf den zweiten Betriebsmodus umgestellt wird, wird das Blockkodewort des Blocks U₁-, das durch die Flip-Flops DF_g der Speicherschaltung um einen Takt verzögert worden ist, von der Schaltung 331 zugeführt, jedoch wird dieses Blockkodewort von der Ausgangstorschaltung 332 (Fig. 4(b)) zurückgehalten.

Die Ausgangssignale der Speicherschaltungen 331a bis 331e

- 36 -

709808/0867

zur vorübergehenden Speicherung, die die Signale der jeweiligen Bits des Blockkodeworts speichern, werden UND-Schaltungen A₂₀ bis A„. in der Ausgangstorschaltung 332 für Blockkodewörter zugeführt. Die UND-Tore A„_n bis A₃₄ erhalten ferner ein von der Notenerkennungsschaltung 20 (Fig. 3) geliefertes MN-Signal, das angibt, daß eine Note gespeichert ist. Die UND-Tore werden synchron mit der Zuführung eines Notenkodewortes durchgeschaltet. Das Signal MN wird von dem ODER-Tor OR₄ der Prioritätstorschaltung 23-13 (Fig. 3) für die Note Co der niedrigsten Prioritätsordnung geliefert. Während des dritten Modus wird das Signal MN (Fig. 8(1)) jedesmal dann erzeugt, wenn das "1"-Signal von den Flip-Flops DF₂ der Speicherschaltung 22-1 bis 22-13 für entdeckte Noten einem Noten-.kodewort-Generator 240 über die Prioritätstorschaltungen 23-1 bis 23-13 geliefert wird.

Der Notenkodewort-Generator 240 in Fig. 3 erzeugt Kodewörter, die Notennamen darstellen und von denen jedes aus mehreren Bits N₄, N_, N₂ und N. besteht.Jede Note C , D ... B, C ist in der in Spalte B von Tabelle I gezeigten Weise kodiert. In dem Notenkodewort-Generator 240 bilden die Ausgangssignale der ODER-Tor OR₁₅, OR₁,, OR₁₇ und OR₁ die Signale für die Bits N., N₃, N₃ und N-. Die Ausgangssignale der Prioritätstorschaltungen 23-1 bis 23-13, die den jeweiligen Noten entsprechen, werden entsprechend den Inhalten in Spalte B in Tabelle I den ODER-Toren OR₁₅ bis OR₁₀ zugeführt. Demnach ist der Inhalt des Notenkode-

Wortes N₄, N-,, N„, N₁, das in dem dritten Modus von dem Generator 240 erzeugt wird, in der Periode t₄ "1110", was der Note G entspricht, in der Periode t₅ "1101", was der Note B entspricht und in der Periode t_g "0100", was

709808/0867 ³⁷~

der Note E entspricht. Diese Notenkodewörter werden gemäß Fig. 8 (m) ausgeliefert. Das Signal MN, das anzeigt, daß eine Note gespeichert ist, wird ebenfalls in Synchronisation mit dem Notenkodewort erzeugt, wie Fig. 8(1) zeigt,

Die UND-Tore A__o bis A₃₄ der Blockkodewort-Ausgangstorschaltung 332 (Fig. 4(b)) werden daher nur während des dritten Modus (d.h. in den Periode t. bis t_g) durchgeschaltet, um kontinuierlich das Blockkodewort K₂, K₁, B₃, B», B. für den Block U₅ zu erzeugen, wie es in Fig. 8(n) dargestellt ist. Gleichzeitig, werden die Notenkodewörter N., N₃, N₂, N₁ für die Noten C, B und E sequentiell erzeugt. Die betätigten Tastenschalter in der Tastenschalterschaltung 10 können durch Tastenkodewörter erkannt werden, die aus Kombinationen des Blockkodewortes K₃-B₁ und des Notenkodewortes N₄-N₁ bestehen. In einer (nicht dargestellten) Schaltung werden die Tastenkodewörter, die jeweils eine gedrückte Taste repräsentieren, weiter verarbeitet.

Auf die oben beschriebene Weise erfolgt die Erkennung der Tastenschalter in einem Block durch wiederholte Durchführung des dritten Modus und es werden nur die Tastenkodewörter K₂ bis N₁ der betätigten Tastenschalter hintereinander in Serie erzeugt, ohne'daß Zeitverlust entsteht.

Die niedrigste Taste für die 0-Oktave in Spalte B von Tabelle I ist aus Gründen der einfacheren Verdrahtung der Tastenschalter in der ersten Oktave enthalten. Der Blockkodeteil B₃, B₂, B₁ für die niedrigste Taste für die 0-Oktave muß daher "0, 0_r 0" lauten, wie in Tabelle I dargestellt ist. Aus diesem Grunde wird ein Signal CoS,

- 38 -

709808/0867

das die Note C der 0-ten Oktave darstellt, über einen Inverter I an den dritten Eingangsanschluß des UND-Tores A ., das dem Bit B in der Blockkodewort-Ausgangsschaltung 332 (Fig. 4(b)) entspricht, gelegt. Das Signal CoS ist das Ausgangssignal der Note Co von der Prioritätstörschaltung 23-13 (Fig. 3) und kennzeichnet, daß das Notenkodewort für die Note Co erzeugt worden ist, wenn das Ausgangssignal der Schaltung 23-13 ein "1"-Signal ist. Das UND-Tor A₃₄ der Schaltung 332 wird daher durch Anlegen des Signals CoS gesperrt und das Bit B₁ wird "0". Dadurch wird das Kodewort der O-Oktave erzeugt. Wenn die Note Co nicht herausgezogen worden ist, steht am Ausgang des Inverters I_ ein "1"-Signal und das UND-Tor A₃₄ wird nicht gesperrt.

Wenn dieses Ausführungsbeispiel· für ein elektronisches Musikinstrument verwendet wird, wird das UND-Tor A₃^f das die Ausgangssignale der Speicherschaltungen 331a, 331b (Fig. 4(b)) für die zeitweiiige Speicherung der Blockkodewörter, d.h. die Tastaturkodewörter K-, K₁, erhält, zur Erzeugung eines Einzeltones der Pedaltastatur verwandt. Das UND-Tor A₃₅ erkennt das Kodewort "11", das den Kode K„, K₁ der Pedaltastatur P darstellt und liefert ein Pedaltastatur-Erkennungssignal PC, das. den Speicherschaltungen 22-1 bis 22-13 für erkannte Noten in der Erkennungsschaltung 20 (Fig. 3) anzeigt, daß der erkannte Block der Pedaltastatur angehört. Dieses Signal PC wird von einem Inverter I₀ invertiert und das invertierte

Signal "O" wird zur Sperrung des UND-Tores A₇ der Speicherschaltung 22-1 bis 22-13 benutzt. Die Flip-Flops DF₂ der Speicherschaltungen 22-1 bis 22-13 halten sich somit nicht selbst, so daß die Noten der betätigten Tasten-

- 39 709808/0867

schalter des in dem zweiten Modus erkannten Pedaltastatur-Blockes nur für eine Taktzeit gespeichert werden und von den gespeicherten Noten nur eine einzelne Note des ersten Prioritätsranges herausgezogen wird. Der dritte Modus dauert daher im Falle der Pedaltastatur nur eine Taktzeit lang. Wenn der Block für eine andere Tastatur als die Pedaltastatur bestimmt ist, ist das Signal PC "0" und das Ausgangssignal des Inverters Ig ist ein "1"-Signal, so daß das UND-Tor A₇ nicht gesperrt wird. Das vorliegende Ausführungsbeispiel, bei dem die Pedaltastatur P in die beiden Blocks P₁ und P„ unterteilt ist, gibt dem Block P₃ bei der Produktion eines einzelnen Pedaltones eine Priorität. In der Blockerkennungsschaltung 30 in Fig. 4(a) wird der Speicherschaltung 31-11 des Blockes P- ein Signal TP₂ von dem Eingangs-/Ausgangs-Anschluß T₁₁ zugeführt und außerdem wird dieses Signal über einen Inverter I_g dem UND-Tor A₃ g zugeführt, um dieses zu sperren. Das UND-Tor A₃,. erhält das Signal TP.. von dem Eingangs-/Ausgangs-Anschluß T₁₂ des Blockes P₁ und gibt dieses. Signal TP₁ an die Speicherschaltung 3.1-12 des Blockes P₁ nur dann weiter, wenn das UND-Tor A₃ g nicht gesperrt ist. Aufgrund dieser Schaltung wird ein Erkennungssignal nur in der Speicherschaltung 31-11 des Blockes P~ gespeichert, selbst wenn eine betätigte Taste in dem ersten Modus sowohl in dem Block P₁ als auch in dem Block P₃ erkannt wurde. Der zweite Modus wird daher in bezug auf den Block P₁ nicht durchgeführt.

In der Periode t_ werden die zweiten Modussignale S₃, S₃ ¹ wieder in der zuvor beschriebenen Weise erzeugt. Da der Speicherinhalt in der Speicherschaltung 31-1 (Fig. 4(a)) für den Block U₅ bereits "0" geworden ist, wird das in

- 40 709808/086 7

der Speicherschaltung 31-2 für den Block U. gespeicherte "1"-Signal von der Prioritätstorschaltung 32-2 herausgezogen und von dem UND-Tor A, der Schaltung 32-2 ein "1"-Signal erzeugt. Auf diese Weise wird der zweite Modus im Hinblick auf den Block U. in der Periode t_? in derselben Weise durchgeführt wie in der Periode t-.. In der nächsten Taktperiode t_g (Fig. 8) wird der dritte Modus in bezug auf die erkannte Note des Blockes U. ausgeführt. Es sei beispielsweise angenommen, daß die Tastenschalter für die Noten B und A in dem Block U₄, der Tastenschalter für die Note E in dem Block U-, und der Tastenschalter für die Note E in in dem Block P₁ EIN-geschaltet sind. Die jeweiligen Schaltungsteile in den Fig. 3, 4 und 7 arbeiten in derselben Weise wie in dem oben erläuterten Fall des Blockes Ur und erzeugen die in Fig. 8 dargestellten Signale. Dann werden der zweite Modus und der dritte Modus wiederholt und die Erkennung aller betätigter Tastenschalter wird in der Periode t^ beendet. Im einzelnen werden die Kodewörter N₄ bis N₁ für die Noten B und A mit dem Kodewort K2 bis B₁ für den Block U- erzeugt, wie es in Fig. 8(m) und 8(n) dargestellt ist. Danach wird das Kodewort N. bis N₁ für die Note E mit dem Kodewort K„ bis B₁ für den Block U., und das Kodewort N. bis N₁ für die Note E mit dem Kodewort K„ bis B₁ für die Block P₁ erzeugt. Entsprechend Fig. 8 wird der Startimpuls TC von der in Fig. 7 dargestellten Impulsflanken-Erkennungsschaltung 41 erzeugt. Da jedoch zu dem Zeitpunkt in dem dritten Modus gearbeitet wird, sind beide Ausgangssignale Q₁, Q₂ des Flip-Flops DF₄, DF₅ der Modussteuerschaltung 42 "1" und die Signal Q₁, Q₂ sind beide "0", so daß der Impuls TC ignoriert wird.

- 41 -

709808/0867

In der Periode t₁₃ sind alle in den Blockspeicherschaltungen 31-1 bis 31-12 gespeicherten Signale ausgegeben worden und das Signal MB für gespeicherte Blocks ist daher "0" geworden. Außerdem sind alle in den Notenspeicherschal tungen 22-1 bis 22-13 gespeicherten Signale herausgezogen worden und das Signal AN, das anzeigt, daß irgendeine Note gespeichert ist, ist "Ö" geworden. Demnach werden die Eingangssignale der UND-Tore A₁ . bis A_1ft der Modussteuerschaltung 42 "0" und die Eingangssignale D₁, D₂ der Flip-Flops DF₄ und DF₅ werden ebenfalls "0". Die Signale Q₁, Q„ werden in der nächsten Taktperiode t... "1" und veranlassen, daß das UND-Tor A₁₇ das Bereitschaftsmodus-Signal S„ erzeugt. Der Operationsmodus tritt daher in den Bereitschaftsmodus, d.h. den vierten Modus über.

Wenn in diesem Bereitschaftsmodus der Startimpuls TC erzeugt wird, wird das erste Modussignal S₁ einen Takt später in der gleichen Weise erzeugt, wie es oben schon erläutert wurde (gleichzeitig mit dem ersten und dritten Modussignal S₁₊₃). Demnach wird wieder der erste Modus ausgeführt und dann die zweiten und dritten Moden wiederholt. Auf die beschriebene Weise werden die Kodewörter K-, K₁, B₃, ... N₄, ... N₁ nacheinander von dem Notenkodewort-Generator 240 der Notenerkennungsschaltung 20 und von der Blockkodewort-Ausgangstorschaltung 332 der Blockerkennungsschaltung 30 ausgegeben. Die Periode des niederfrequenten Taktes LC (oder Impulses TC) bestimmt den Beginn einer Reihe von Erkennungsoperationen. Wenn die Erkennungsoperation langer dauert als die Periode des Taktes LC, wird eine Wiederholungsoperation durchgeführt, in einer Periode, die ein ganzzahliges Vielfaches der Taktperiode LC ist.

70 9808/0867 -42-

Bei der oben beschriebenen Ausführungsform wird die Spannung V von den Schaltungen 21-1 bis 21-13 der Notenerkennungsschaltung 20 und den Schaltungen 34-1 bis 34-12 der Blockerkennungsschaltung 30 oder Erdpotential an die Leitungskapazitäten C, , C der Tastenschalterschaltung 10 nur für eine kurze Zeit gelegt, während der eine derartige Spannung benötigt wird, um die Leitungskapazitäten C,, C aufzuladen oder zu entladen. Daher wird in den Tastenschalterschaltungen 10 und den anderen Schaltungen 22-1 bis 22-13 Energie nur vorübergehend und nicht dauernd verbraucht. Diese Reduzierung des Energieverbrauchs stellt einen großen Vorteil dieser Schaltung dar. Die Erfindung ist jedoch nicht auf das geschilderte Ausführungsbeispiel beschränkt, sondern kann auch in Fällen zur Anwendung kommen, bei denen keine Leitungskapazitäten C, , C verwendet werden. Nachfolgend wird ein derartiges Beispiel beschrieben.

Fig. 9 zeigt eine weitere Ausführungsform der Erfindung in Verbindung mit der Tastenschalterschaltung 10. In Fig. 9 sind die anderen Schaltungen mit Ausnahme der Signalgeneratoren 21'-1 bis 21'-13 der Noten-Erkennungsschaltung 20 und der Schaltungen 34'-1 bis 34'-12 der Block-Erkennungsschaltung 30 fortgelassen, weil diese fortgelassenen Schaltungen dieselbe Konstruktion haben wie die entsprechenden Schaltungen in den Fig. 3 und 4. In den Signalgeneratoren 21'-1 bis 21'-13 der Noten-Erkennungsschaltung 20 wird die Spannung V permanent über die Widerstände RR den Noteneingangs-ZAusgangs-Anschlüssen H₁ bis H₁₃ der Tastenschalterschaltung 10 zugeführt und ferner Invertern I. der Speicherschaltungen 22-1 bis 22-13 für erkannte Note zugeleitet. Demnach wird

709808/0867 -43-

permanet ein "1"-Signal über die Notenanschlüsse H₁ bis H .,,die Notenleitungen n.. bis n₁₃, die Dioden DD, die betätigten Tastenschalter, die Blockleitungen b. bis b₁₂ der Blocks, denen die betätigten Tastenschalter angehören und den Block-Eingangs-/Ausgangs-Anschlüssen T₁ bis T₁₂ zugeleitet, und Signale TU₅ bis TP₁ ("1"-Signale) der Blocks, in denen die betätigten Tastenschalter aufgefunden worden sind, werden UND-Toren A₁ der Speicherschaltungen 31-1 bis 31-12 (Fig. 4(a)) für erkannte Blöcke zugeleitet. Wenn nach Erzeugung des ersten Modussignals S₁ der erste Modus ausgeführt wird, werden die entdeckten Blocks in den entsprechenden Speicherschaltungen 31-1 bis 31-12 (Fig. 4(a)) gespeichert. Dann geht die Betriebsart auf den zweiten Modus über und die Signale der Blöcke, die von den Block-Prioritätsschaltungen 32-1 bis 32-12 (Fig. 4(a)) in einer bestimmten Prioritätsordnung herausgezogen worden sind, werden den Transistoren TRC der entsprechenden Signalgeneratoren 34'-1 bis 34'-12 (Fig. 9) zugeführt und schalten dadurch diese Transistoren TRC. Die Schaltung zwischen einer der Schaltungen 21'-1 bis 21'-13, die der Note des betätigten Tastenschalters entsprechen und dem geerdeten Transistor TRC,der nun im EIN-schaltzustand ist, leitet über einen der Anschlüsse T₁ bis T₁₂ für den Block in dem der Transistor TRC eingeschaltet ist, eine entsprechende Blockleitung b., bis b..«, den betätigten Tastenschalter des Blockes und die Diode DD, eine der Notenleitungen n₁ bis n..-, entsprechend dem betätigten Tastenschalter und einen entsprechenden Notenanschluß H₁ bis H₁₃. Wenn die Schaltung leitend ist, wird dem Inverter I* der Notenspeicherschaltung,die dem betätigten Tastenschalter entspricht, ein "0"-Signal zugeführt. Dadurch wird die Note des betätigten Tasten-

709808/0867

- 44 -

schalters erkannt und in einer der Speicherschaltungen 22-1 bis 22-13 gespeichert. Dann wird der zweite Modus ausgeführt. Bei diesem Ausführungsbeispiel wird eine konstante Leistung verwandt, so daß die Transistoren TRA. und TRB zum Aufladen und Entladen der Leitungskapazitäten Cb, Cn nicht erforderlich sind.

Die obige Beschreibung erfolgte anhand eines Anwendungsbeispiels, bei dem die erfindungsgemäße Schaltung zur Erkennung einer gedrückten Taste an der Tastatur eines elektronischen Musikinstrumentes verwendet wird. Demnach ist eine Schaltung, in der das Tastenkodewort K^ bis N., das aus dem Blockkodewort und dem Notenkodewort besteht, die von der Noten-Erkennungsschaltung 20 und der Block-Erkennungsschaltung 30 erzeugt werden, verarbeitet, eine solche, die ein Musiktonsignal mit bestimmtem Grundton in Abhängigkeit von dem erkannten Tastenkodewort erzeugt und dabei die Tonfarbe und die Lautstärke steuert.

Die Erfindung ist nicht nur bei einem elektronischen Musikinstrument anwendbar, sondern beispielsweise auch bei einer Eingabevorrichtung für einen Computer, mit zahlreichen Schaltern. Mit der erfindungsgemäßen Vorrichtung können sehr effizient und ohne Zeitverlust die betätigten Schalter entdeckt werden.

Bei dem Ausführungsbeispiel, das in Fig. 3 und Fig. 4(a) dargestellt ist, wird die Kapazität C auf der Notenseite während des ersten Modus aufgeladen und die Kapazität Cn, die dem betätigten Tastenschalter entspricht, wird während des zweiten Modus entladen. Die Konstruktion kann auch so geändert werden, daß die Kapazität C während

709808/0867

- 45 -

1636281

des ersten Modus entladen wird. In diesem Falle müssen die Signalgeneratoren 21-1 bis 21-13 und 34-1 bis 34-12 in gewissem Umfang abgeändert werden.

Fig. 10 zeigt ein Beispiel derartiger modifizierter SignalgeneratorSchaltungen. Die Transistoren TRA¹ der Signalgeneratoren 21-1 bis 21-13 auf der Notenseite sind geerdet und diesen Transistoren TRA¹ wird ein erstes Modussignal S₁ (S-i . ) zugeführt. Die Transistoren TRB¹ der Signalgeneratoren 34-1 bis 34-12 auf der Blockseite sind mit einer Energiequelle V_nn verbunden, und diesen Transistoren TRB¹ wird ein Bereitschaftsmodus-Signal zugeführt. Die Dioden DD sind umgekehrt gepolt wie bei dem Ausführungsbeispiel in Fig. 3.

Wenn das Bereitschaftsmodus-Signal So erzeugt wird, wird die Spannung V an die Blockanschlüsse T., bis T₁₂ über die Transistoren TRB¹ gelegt und dabei werden die Leitungskapazitäten C, ₁ bis C, ₁« auf der Blockseite aufgeladen. Dann wird das erste Modussignal S₁ erzeugt und die Transistoren TRA¹ werden in den leitenden Zustand geschaltet, wobei sich die Leitungskapazitäten Cn auf der Notenseite entladen. Auf diese Entladung hin lädt sich die Leitungskapazität (Cb₁ bis Cb₁₅), die dem Block, der den betätigten Tastenschalter enthält, entspricht. Der Block, der den betätigten Tastenschalter enthält, wird durch diese Entladung der Leitungskapazität erkannt. In dem erkannten Block wird ein "O"-Signal von dem entsprechenden Anschluß T₁ bis T₁₂ erzeugt. Dieses Signal wird durch einen Inverter IN in ein "1"-Signal invertiert und danach an die Speicherschaltungen 31-1 bis 31-12 für entdeckte Blöcke weitergeleitet.

709808/0867 -46-

In demselben Modus wird ein Transistor TRC in einem der Signalgeneratoren 34-1 bis 34-12, der dem von den Prioritätstorschaltungen 32-1 bis 34-12 herausgezogenen einzelnen Block entspricht, in den leitenden Zustand versetzt und eine einzelne Leitungskapazität (eine von Cb₁ bis Cb₁₂)/ die dem speziellen Block entspricht, wird aufgeladen. In den Signalgeneratoren für die übrigen Blocks werden die Transistoren TRD¹ leitend gemacht und die übrigen Leitungskapazitäten werden sämtlich entladen .

Den Notenleitungen n₁ bis n.. _ wird daher ein Signal über den betätigten Tastenschalter in dem einzelnen erkannten Block zugeführt und eine der Leitungskapazitäten C .. bis C ₁o, die dem betätigten Tastenschalter entspricht, wird aufgeladen. Auf diese Weise wird die Note des betätigten Tastenschalters erkannt. Da von einem der Anschlüsse H₁ bis H₁-, der der erkannten Note entspricht, ein "1"-Signal erzeugt wird, ist der Inverter I. gemäß Fig. 2 in den · Speicherschaltungen 22-1 bis 22-13 für erkannte Noten nicht erforderlich, sondern das Ausgangssignal wird von den Anschlüssen H₁ bis H₁₂ direkt der UND-Schaltung Ag zugeführt.

Selbst wenn in der Tastenschalterschaltung 10 ein Leckwiderstand vorhanden sein sollte, wird dadurch, die Funktion der erfindungsgemäßen Schaltung in keiner Weise beeinträchtigt. Wenn beispielsweise der Leckwiderstand in der Größenordnung von 1 ΜΛ liegt, und jedes der Kapazität selemente C ₁ bis C und Cb₁ bis Cb etwa 1 nF beträgt, ist die ZeitkonsSante ein nF χ 1 ΜΛ = 1 ms. Dies ist ausreichend groß gegenüber der Frequenz des

709808/0867 -47-

Taktes φ (bei dem obigen Beispiel etwa 24 ]xs) , so daß der Leckwiderstand keine nachteilige Wirkung auf die Kapazitätselemente ausübt.

Die obige Beschreibung erfolgte an einem Ausführungsbeispiel, bei dem nur die Tastenkodewörter der betätigten Tasten erzeugt werden. Im folgenden wird nun ein Ausführungsbeispiel der Erfindung beschrieben, bei dem in dem Intervall der Erzeugung des Tastenkodewortes ein Startkodewort erzeugt wird. Das Startkodewort ist eindeutig von dem Tastenkodewort unterscheidbar und wird zur Erkennung des Loslassens einer Taste (im Gegensatz zum Drücken der Taste (Betätigen)) verwandt.

Das nun vorliegende Ausführungsbeispiel unterscheidet sich von dem vorher beschriebenen Ausführungsbeispiel darin, daß die in Fig. 3 gezeigte Schaltung durch die in Fig. 11 dargestellte Schaltung ersetzt ist, und daß der Modussignal-Generator in Fig. 7 durch die entsprechende Schaltung in Fig. 12 ersetzt ist. Die Schaltung in Fig. unterscheidet sich von derjenigen in Fig. 3 darin, daß den ODER-Toren OR₁₅ bis OR_.g ein Signal SSc zugeführt wird und ist im übrigen gegenüber der Schaltung von Fig. unverändert. Die nachfolgende Beschreibung ist auf die Unterschiede der Schaltungen beschränkt und insbesondere auf die Erzeugung des Startkodewortes. Das Startkodewort SC wird durch Anlegen eines Startkode-Bestimmungssignals SSc an einen Notenkodewort-Generator 240 (Fig. 11) erzeugt. ■ Das Startkodewort-Bestimmungssignal wird allen ODER-Torschaltungen OR₁₅, OR₁₆, OR₁₇ und OR^₈ des Notenkodewort-Generator s 240 zugeführt, so daß die jeweiligen Bits N₄, N₃, N₂, N "1" werden. Die Inhalte der jeweiligen

709808/0867 - 48 -

Bits K₂, K₁, B₃, B₂, B₁, N₄, N₃, N₂, N₁ des Startkodewortes SC sind "000001111". Der Inhalt des Startkodewortes SC ist klar unterscheidbar von dem Inhalt des Tastenkodewortes KC für die entdeckte betätigte Taste. Das Startkodewort-Bestimmungssignal SSc wird während des Bereitschaftsmodus erzeugt, wie später noch erläutert wird, und das Tastenkodewort KC wird niemals gleichzeitig mit dem Startkodewort SC erzeugt. Die Bits K~, K₁, B.,, B₂, B₁ sind zu dieser Zeit sämtlich "0". Das Startkodewort-Bestimmungssignal SSc muß nicht nowendigerweise einem Blockkodewort-Generator 330 zugeführt werden, und die Inhalte der Bits K₂ bis B₁ sind "00000" ohne irgendeine spezielle Operation.

Das Start-Bestimmungssignal SSc wird unter Steuerung durch einen Steuerzähler 43 einer Operationssteuerschaltung 40 (Fig. 12) so erzeugt, daß das Startkodewort SC in im wesentlichen regelmäßigen Abständen erzeugt wird. Der Steuerzähler 43 (Fig. 12) zählt im Oktan-System und enthält drei Verzögerungs-Flip-Flops DF₇, DF„ und DF_g, die jeweils einer Stufe einer dreistelligen Binärzahl entsprechen, Exklusiv-ODER-Tore ER₁, ER₃ und ER₃ und UND-Tore A₃₇ und A₃₃„ Da der Steuerzähler 43 ein Oktan-Zähler ist, werden acht Zählungen verwendet (d.h. von 0 bis 7 in Dezimalschreibweise). Ob eine spezielle Zählung 7 ist oder nicht, wird erkannt, indem die Ausgangssignale der Flip-Flops DF₇ bis DF_g dem UND-Tor A₃₉ zugeführt werden. Die Zahl 7 in Dezimalschreibweise lautet in Binärsehreibweise "111", so daß das Ausgangssignal "1" des ÜND-Tores Α~~, das erzeugt wird, wenn alle drei Bits "1" sind, den Zählwert 7 darstellt. Wenn der Zählwert zwischen 0 und 6 liegt, ist das Ausgangssignal des

709808/0867 - 49 -

UND-Tores A₃₉ "0".

Als Zählimpuls für den Zähler 43 wird der Startimpuls TC verwandt. Wenn die Periode des niederfrequenten Taktes LC, die von außen angelegt wird, etwa 500 με beträgt, wird der Startimpuls TC ebenfalls mit einem Intervall von etwa 500 με erzeugt. Dieses Intervall ist ungefähr 20 mal so lang wie dasjenige des Taktimpulses φ . Die Beziehung zwischen dem niederfrequenten Takt LC und dem Startimpuls TC ist in Fig. 13 (a) und 13(b) dargestellt. Wenn die Periode des niederfrequenten Taktes zu etwa 1 ms eingestellt wird, beträgt auch die Periode des Startimpuls TC, d.h. die Periode der Zählimpulse für den Zähler 43, 1 ms.

Wenn der Zählwert im Zähler 43 sich von 7 unterscheidet, wird das Ausgangssignal des UND-Tores A₃₉ von dem Inverter I_1n zu einem "1"-Signal invertiert und der Startimpuls TC wird über das UND-Tor A__o und das ODER-Tor OR₁₉ dem Zähler 43 zugeführt. Das Ausgangssignal GC des ODER-Tores OR₁₉ wird als Zählimpuls für den Zähler 43 verwandt. Wenn der Zählwert des Zählers 43 sich von 7 unterscheidet, wird der Zählimpuls GC in Synchronisation mit dem Startimpuls TC erzeugt, wie in Fig. 13(c) dargestellt ist. Der Zählwert des Zählers 43 wächst entsprechend der Erzeugung der Zählimpulse GC, wie in Fig. 13(d) dargestellt ist. Wenn der Zählwert des Zählers 43 7 beträgt, wird das Ausgangssignal "1" des UND-Tores A₃₉ an das UND-Tor A₃₁ gelegt, während der Startimpuls TC ebenfalls dem UND-Tor A-.. zugeführt wird. Das UND-Tor A₃₁ empfängt ferner Signale Q₁ und Q₃. Wenn die Signale Q₁ und Q₂ beide "1" sind, wird nach dem Bereitschaftsmodus (stand-by

7098 08/086 7 - so -

mode) gearbeitet. Das Ausgangssignal des UND-Tores A₃₁ wird nicht nur dem ODER-Tor OR₁₉ zur Erzeugung des Zählimpulses GC zugeführt, sondern außerdem dem Notenkodewort-Generator 240 (Fig. 10) als Startkodewort-Bestimmungssignal SSc. Die Bedingungen, unter denen das Startkodewort-Bestimmungssignal SSc, d.h. das Startkodewort SC, erzeugt wird, lautet, daß 1. der Zählwert des Zählers 43 7 beträgt, und daß 2. der Startimpuls TC in dem Bereitschaftsmodus (im vierten Modus) erzeugt worden ist.

Wie oben schon erläutert wurde, beginnt ein Erkennungsvorgang aller Tastenschalter durch Umschaltung von dem Bereitschaftsmodus zu dem ersten Modus mit Erzeugung des Startimpulses TC. Die Erkennung aller betätigter Tastenschalter ist beendet, bevor der nächste Startimpuls TC erzeugt wird und nachdem die Betriebsart in den Bereitschaftsmodus übergegangen ist, beginnt die Erkennung der betätigten Tastenschalter von neuem nach Erzeugung des nächsten Startimpulses TC. Ein Erkennungsvorgang für alle betätigten Tastenschalter wird also in dem Intervall der Erzeugung der Startimpulse (d.h. in einer Periode des niederfrequenten Taktes LC) ausgeführt und die Erkennung aller betätigter Tastenschalter wird entsprechend dem Impuls TC wiederholt. Es kann jedoch der Fall auftreten, daß ein Erkennungsvorgang innerhalb einer Periode der Impulsfolge TC nicht beendet worden ist, wenn sehr viele Tasten gleichzeitig gedrückt werden. Wenn beispielsweise der Erkennungsvorgang zum Zeitpunkt tm.. (Fig. 13) nicht beendet ist, wenn der Impuls TC erzeugt wird, erfolgt die Tastenerkennung in dem zweiten oder in dem dritten Modus. Als Folge davon wird das UND-Tor A₃₁ nicht durchgeschaltet und das Startkodewort-Bestimmungssignal

70 9808/0867

SSc wird nicht erzeugt. Der Zählimpuls GC wird ebenfalls nicht erzeugt, so daß der Zähler 43 den Zählwert 7 beibehält. Wenn der Erkennungsvorgang zu einem Zeitpunkt tm- beendet worden ist, wenn der nächste Startimpuls TC erzeugt wird, so wird das Startkodewort-Bestimmungssignal SSc erzeugt, wie es in Fig. 13(e) dargestellt ist und der Zählimpuls GC wird dem Zähler 43 zugeführt.

Aus der obigen Beschreibung geht hervor, daß die Periode der Erzeugung der Startkodewort-Bestimmungssignale SSc, d.h. des Startkodewortes SC, generell von der Periode des niederfrequenten Taktes LC und der Anzahl der Stufen des Steuerzählers 43 bestimmt wird, jedoch ausnahmsweise um eine Periode des Taktes LC (oder in extrem seltenen Fällen um zwei Perioden) länger sein kann. Im Falle von Fig. 13 ist die Periode der Erzeugung des Startkodewort-Bestimmungssignals SSc (Startkodewortes SC) etwa acht mal so lang wie die Periode des Taktes LC und in einem außergewöhnlichen Falle neun mal so groß. Wenn die Periode des Taktes LC 500 με beträgt, beträgt die Periode der Erzeugung des Startkodewortes SC etwa 8 ms. Die Verwendung des Startkodewortes ist insoweit vorteilhaft, als die Zeitverzögerung vom Beginn der Tastenbetätigung bis zur Erzeugung des Startkodewortes verhindert, daß die Prellphase des Tastenschalters aufgenommen wird.

709808/086 7 ⁵² "

Claims (7)

1. Ansprüche

   1J Einrichtung zur Identifizierung eines betätigten Tastenschalters von zahlreichen Tastenschaltern, dadurch gekennzeichnet , daß die Tastenschalter in Form einer Tastenschalter-Matrix in Zeilen und Spalten geschaltet sind, deren Zeilen die jeweiligen Tastenschalterblocks darstellen, daß eine Block-Erkennungsschaltung (3) vorgesehen ist, die gleichzeitig und parallel alle Blocks identifiziert, in denen betätigte Tastenschalter existieren, daß eine Notenerkennungsschaltung (2) vorgesehen ist, die die von der Block-Erkennungsschaltung (3) identifizierten Blocks nacheinander untersucht, und jeweils in einem einzelnen Block alle Spalten identifiziert, denen ein betätigter Tastenschalter angehört, und daß jeder betätigte Tastenschalter durch eine Kombination des erkannten einzelnen Blocks und der Spalte, der der betätigte Tastenschalter angehört, identifiziert wird.
2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Block-Erkennungsschaltung (3) einen Blockspeicher (31) enthält, der die gleichzeitig identifizierten Blocks einzeln nacheinander aufnimmt, daß die Block-Erkennungsschaltung (3) eine Einzelblock-Extraktionsschaltung (32) .zum Herausziehen der gespeicherten Blocks einzeln hintereinander enthält, daß eine Tastenerkennungsschaltung (2) vorgesehen ist, die einen Tastenspeicher (22) zum vorübergehenden Speichern derjenigen Spalten enthält, der die betätigten Tastenschalter in einem von der Block-Erkennungsschaltung (3) identifizierten Block angehören, sowie eine Extraktionsschaltung (23) zum Herausziehen der zeitweilig gespeicherten Spalten einzeln und aufeinander-

   709808/0867

   - 53 -

   folgend, und daß eine Steuerschaltung (42) vorgesehen ist, die die Tasten^Erkennungsschaltung (2) veranlaßt, die Identifizierung in bezug auf jeden der von der Block-Erkennungsschaltung (3) erkannten Block durchzuführen, um die Speicher- und Extraktionsvorgänge zu bewirken, wodurch die betätigten Tastenschalter einzeln nacheinander identifiziert werden.
3. 3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Kodewort-Generator (330) vorgesehen ist, der Kodewörter (K₂*, K₁*, B₃*, B₂*, B₁*) erzeugt, die die von

   der Einzelblock-Extraktionsschaltung (32) extrahierten Blocks repräsentieren, und daß ein zweiter Kodierer (24) in der Spalten-Erkennungsschaltung (2) Kodewörter (N., Nor Np, N₁) erzeugt, die den identifizierten Spalten entsprechen, denen die betätigten Tastenschalter angehören, wobei die die betätigten Tastenschalter identifizierenden Spalten-Kodewörter hintereinander erzeugt werden.
4. 4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß eine Signallieferschaltung (21) vorgesehen ist, die von den den Zeilen entsprechenden Leitungen (n₁ bis η ) über die jeweiligen Tastenschalter (1) zu den den Blocks entsprechenden Leitungen (b.. bis b ) parallele Signale liefert, daß in der Block-Erkennungsschaltung (3) in einer bestimmten Zeitspanne als Antwort auf diejenigen Signale, die von der Signal-Lieferschaltung (21), die Tastenschalter-Schaltung (1) passiert haben, diejenigen Blocks identifiziert werden, in denen betätigte Tastenschalter existieren, daß eine zweite Signal-Lieferschaltung vorgesehen ist, die von der einem einzelnen Block entspre-

   709808/0867 -54-

   chenden Leitung (b.. bis b ) über die Tastenschalter des betreffenden einzelnen Blockes zu den Leitungen (n.. bis η ) der jeweiligen Spalte Signale liefert, daß eine Schaltung (240) vorgesehen ist, die in Abhängigkeit von den Signalen der zweiten Signallieferschaltung simultan alle Spalten identifiziert, in denen in dem Einzelblock betätigte Tastenschalter vorhanden sind, wobei der Blockspeicher (31) eine Schaltung enthält, die die zweite Signallieferschaltung jedesmal dann in Betrieb setzt, wenn ein Block extrahiert worden ist, und daß die Steuer schaltung die Operations steuerung in der Weise durchführt, daß die Block-Erkennungsschaltung (3)immer dann einen nächsten Block extrahiert, wenn die Spalten-Erkennungsschaltung (2) die Ausgabe der Spaltenkodewörter eines Blockes beendet hat, und daß der Block-Erkennungsvorgang von der Block-Erkennungsschaltung (3) in der vorgesehenen Zeitspanne wiederholt wird, nachdem die Spaltenkodewörter aller identifzierten Blocks ausgegeben worden sind.
5. 5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Einrichtung vorgesehen ist, die ein Ende-Signal erzeugt, wenn die Identifizierung aller betätigten Tastenschalter mindestens η-mal beendet worden ist.
6. 6. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitungen (b^ bis b_m) und (n₁ bis η ) zeilenseitig und spaltenseitig mit Anschlüssen (T₁ bis T₁₂) mit einer Schaltung zur Erkennung der Betätigung der Tastenschalter verbunden sind, und zwar über Leitungen, welche folgende Einrichtungen aufweisen:

   709808/0867 -55-

   Lextungskapazxtäten (C, ) zwischen den einzelnen Leitungen und Erde; erste Lade-ZEntlade-Einrichtungen zum Aufladen oder Entladen der Leitungskapazitäten der zeilenseitigen Anschlüsse (T₁ bis T₁₂); zweite Lade-ZEntlade-Einrichtungen zum Aufladen oder Entladen der Kapazitätselemente (C, ) der spaltenseitigen Anschlüsse (T₁ bis T₁ ρ) nur über die betätigten Tastenschalter entsprechend der Aufladung oder Entladung der Kapazitätselemente an den reihenseitigen Anschlüssen, und ; eine Detektoreinrichtung, die auf Spannungsänderungen an den Tastenschaltern infolge der zweiten Lade-/Entlade-Einrichtung reagiert und ein Schließen oder öffnen der Tastenschalter erkennt.
7. 7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß separat bei den reihenseitigen Anschlüssen (T₁ bis T..-) und an den spaltenseitigen Anschlüssen (H₁ bis H...,) Speicher einrxchtungen (22, 31) vorgesehen sind, die die von den Erkennungseinrxchtungen erkannten Signale in Form von Spannungsänderungen speichern, und daß Einrichtungen vorgesehen sind, die nur die in den Speichereinrxchtungen gespeicherten Signale sequentiell herausziehen und kodieren .

   709808/0867