DE2636281C2 - Einrichtung zur Identifizierung betätigter Tastenschalter aus einer Vielzahl von Tastenschaltern - Google Patents
Einrichtung zur Identifizierung betätigter Tastenschalter aus einer Vielzahl von TastenschalternInfo
- Publication number
- DE2636281C2 DE2636281C2 DE2636281A DE2636281A DE2636281C2 DE 2636281 C2 DE2636281 C2 DE 2636281C2 DE 2636281 A DE2636281 A DE 2636281A DE 2636281 A DE2636281 A DE 2636281A DE 2636281 C2 DE2636281 C2 DE 2636281C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- block
- mode
- note
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
- Electrophonic Musical Instruments (AREA)
Description
a) die Signalquelle (21) an sämtliche Spaltenleitungen (n\ bis /^gleichzeitig ein Signal liefert,
b) die Block-Erkennungsschaltung (3) für jede Zeilenleitung (b\ bis bm), auf der sie das von der
Signalquelle (21) kommende Signal empfängt,
ein die Zeilenleitung (b\ bis bm) kennzeichnendes
Blockwort (BC) erzeugt,
c) die Block- Erkennungsschaltung (3) nach dem Empfang eines Signals an einer Zeilenleitung (b\
bis bm) ihrerseits ein Signal an diese Zeilenleitung
legt,
d) die Spaltenleitungen (π\ bis n„) an eine
Noten-Erkennungsschaltung (2) angeschlossen sind, die das von der Block-Erkennungsschaltung
(3) ausgesandte Signal an mindestens einer einer gedrückten Taste entsprechenden Spaltenleitung
(n\ bis /!„^empfängt, i()
e) die Noten-Erkennungsschaltung (2) für jede Spaltenleitung (n\ bis nn)auf der sie das von der
Block-Erkennungsschaltung (3) ausgesandte Signal empfängt, ein die Spaltenleitung kennzeichnendes
Notenwort (NC) erzeugt und π
f) das Blockwort (BC) und das Noten wort (NC) zu einem eine gedrückte Taste kennzeichnenden
Tastenwort zusammengesetzt werden.
2. Einrichtung nach Anspruch 1, dadurch gekenn- m
zeichnet, daß
a) die Block-Erkennungsschaltung (3) einen Blockspeicher (31) enthält, der ein Signal für jeden
identifizierten Block speichert, ..-,
b) die Ausgänge des Blockspeichers (31) an eine Block-Prioritätsschaltung (32) angeschlossen
sind, die im Falle mehrerer gleichzeitig gedruckter Tasten die Reihenfolge bestimmt, in der die
Block-Erkennungsschaltung (3) nacheinander Signale an die Zeilenleitungen (b\ bis b,„) der
erkannten Blöcke legt, und
c) die Noten-Erkennungsschaltung (2)
el) einen Notenspeicher (22) zum vorübergehenden Speichern von Signalen derjenigen -,·-,
Spalten, denen die gedrückten Tasten in einer von der Block-Erkennungsschaltung (3) identifizierten Zeile angehören, sowie
c2) eine Noten-Prioritätsschaltung (23) zum aufeinanderfolgenden Aufrufen der Signa- ω
le der gespeicherten Spalten enthält.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
Blockwörter (K2*. Ki*, B3*, B2*, Bi*) erzeugt,
und
b) die Noten-Prioritätsschaltung (23) an einen Notenwortgenerator (240) angeschlossen ist,
der entsprechend den bei Aufruf einer Zeile durch betätigte Tastenschalter (KS) aktivierten
Spalten Notenwörter (N*, M, N2, N\) erzeugt
4. Einrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
a) die Spalten parallel an eine erste Signalquelle (21) angeschlossen sind, deren Signale über die
betätigten Tastenschalter (KS) den Zeilenleitungen (b\ bis bm) zugeführt werden, denen diese
Tastenschalter angehören,
b) die Zeilen einzeln an eine von der Block-Prioritätsschaltung (31) gesteuerte zweite Signalquelle
(34) angeschlossen sind,
c) der Blcckspeicher (31) eine Schaltung enthält, die die zweite Signalquelle (34) jedesmal dann in
Betrieb setzt, wenn ein Block angesteuert worden ist, und
d) die Block-Erkennungsschaltung (3) und die Noten-Erkennungsschaltung (2) von einer
Steuerschaltung (42) derart gesteuert sind, daß die Block-Erkennungsschaltung (3) nach Beendigung
der Ausgabe der Notenwörter eines Blocks die nächste Zeilenleitung ansteuert
5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Einrichtung
vorgesehen ist, die ein Start-Signal erzeugt, wenn die Identifizierung aller betätigten Tastenschalter eine
festgelegte Anzahl von Malen beendet worden ist.
6. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
a) zwischen jeder Spaltenleitung (n\ bis nu) und
Erde jeweils eine erste Kapazität (Q) angeordnet und die erste Signalquelle (21) an alle ersten
Kapazitäten (Cn)angeschlossen ist,
b) zwischen jeder Zeilenleitung (b\ bis bu) und
Erde jeweils eine zweite Kapazität (Cb) angeordnet und
c) die zweite Signalquelle (34) mit separaten Ausgängen jeweils an eine der zweiten
Kapazitäten (Cb) angeschlossen ist,
d) mit jedem Tastenschalter (KS) eine Diode (DD) in Reihe geschaltet ist und
e) zuerst die erste Signalquelle (21) zur Vorbereitung der Blockerkennung und danach einzeln
diejenigen Ausgänge der zweiten Signalquelle (34) aktiviert werden, die den erkannten
Blöcken entsprechen, und
f) ein Notenspeicher einen an den ersten Kapazitäten (Cb) auftretenden Spannungswechsel
erkennt und das der betreffenden Spaltenleitung (n\ — n„) entsprechende Notenwort (NC)
erzeugt.
a) die Block-Prioritätsschaltung (32) an einen Blockwortgenerator (330) angeschlossen ist, der
entsprechend den jeweils aufgerufenen Spalten Die Erfindung betrifft eine Einrichtung zur Identifizierung
betätigter Tastenschalter aus einer Vielzahl von Tastenschaltern, die in Form einer Tastenschalter-Ma-
trix in Zeilen und Spalten geschaltet sind, wobei die Spaltenleitungen Blöcke von Noten bezeichnen und an
eine Signalquelle angeschlossen sind und die Zeilenleitungen Noten bezeichnen und an eine Erkennungsschaltung
angeschlossen sind.
Bei elektronischen Musikinstrumente, die zahlreiche Tasten aufweisen, von denen jede, wenn sie gedrückt
wird, einen Tastenschalter betätigt, muß eine mehrstellige digitale Information, das Tastenwort, erzeugt
werden, die die gedrückte Taste angibt und zur Erzeugung des Tones dieser Taste, weiterverarbeitet
werden kann.
Eine bekannte Einrichtung zur Identifizierung der betätigten Tastenschalter (US-PS 38 28 643) weist eine
Matrixschaltung auf, an deren Kreuzungspunkten zwischen den Zeilenleitungen und Spaltenleitungen
Magnetkerne angeordnet sind, die durch Betätigung der Tastenschalter selektiv magnetisiert werden. Wenn eine
Taste gedrückt ist; bewirkt der Magnetkern eine Kopplung der beiden durch ihn hindurchgehenden
Zeilen- und Spaltenleitungen. Die Abtastung der Matrixschaltung erfolgt durch eine Treiberschaltung in
der Weise, daß die einzelnen Zeilenleitungen nacheinander aufgerufen werden. Während des Aufrufs jeweils
einer der Zeilenleitungen werden sämtliche Spaltenleitungen nacheinander abgerufen. Für jede Taste existiert
also während eines Abtastzyklus ein bestimmtes Zeitfenster. Wenn in diesem Zeitfenster durch die
Matrix ein Impuls übertragen wird, bedeutet dies, daß die Taste gedrückt ist. Die Dauer des Abtastzyklus ist
also so bemessen, das sämtliche Tasten nacheinander abgerufen werden. Hierbei ist zwar die Anzahl der
Anschlußleitungen der Matrix auf die Summe der Zeilenleitungen und Spaltenleitungen beschränkt, so
daß erheblich weniger Anschlußleitungen benötigt werden als bei einem separaten Anschluß eines jeden
Tastenschalters, jedoch hat diese Schaltung den Nachteil, daß der Abtastzyklus eine erhebliche Zeit
erfordert, weil für die Abtastung eines jeden Tastenschalters bzw. Magnetkernes ein eigenes Zeitfenster
vorhanden sein muß. Die Betätigung einer Taste wird festgestellt, wenn in dem Zeitfenster dieser Taste ein
Impuls erzeugt wird. Die Abtastzeit ist daher konstant und entspricht der Gesamtzahl aller an dem Musikinstrument
befindlichen Tasten.
Ferner ist eine Einrichtung zur Identifizierung betätigter Tastenschalter bekannt (US-PS 37 94 747),
bei der die Tastenschalter in Form einer Matrix angeordnet sind. Der Abtastzyklus richte' sich auch hier
nach der Gesamtzahl der vorhandenen Tastenschalter.
Zur Verringerung der Abtastzeit einer Tastenschaltermatrix ist schließlich eine Einrichtung bekannt
(DE-OS 24 38 196), bei der ein Abtast-Schieberegister mit hoher Geschwindigkeit fortgeschaltet wird, wenn
kein gedrückter Tastenschalter ermittelt wird. Wird dagegen ein gedrückter Tastenschalter ermittelt, dann
erhält das Schieberegister eine längere Verweildauer um das Tastenwort des gedrückten Tastenschalters
erzeugen zu können. Der Abtastzyklus ist hierbei nicht fest, sondern die nicht gedrückten Tastenschalter
werden übersprungen, während zur Bildung der Tastenwörter gedrückter Tastenschalter eine längere
Zeit zur Verfügung gestellt wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der eingangs genannte Art zu schaffen, die
einen Abtaitzyklus in noch kürzerer Zeit durchführt und
einen geringeren Leitungsaufwand erfordert als die bekannten Einrichtungen.
Zur Lösung dieser Aufgabe ist erfindungsgemäB
vorgesehen daß
a) die Signalquelle (21) an sämtliche Spaltenleitungen (nt bis «^gleichzeitig ein Signal liefert,
b) die Biock-Erkennungsschaitung (3) für jede Z.üenleitung
(b\ bis bm) auf der sie das von der Signalquelle (21) kommende Signal empfängt, ein
die Zeilenleitung (b\ bis bm) kennzeichnendes
ι ο Blockwort (BC) erzeugt,
c) die Block-Erkennuiigsschaltung (3) nach dem
Empfang eines Signals an einer Zeilenleitung (bi bis
bm) ihrerseits ein Signal an diese Zeilenleitung legt,
d) die Spaltenleitungen (n\ bis n„) an eine Noten-Erkennungsschaltung
(2) angeschlossen sind, die das von der Block-Erkennungsschaltung (3) ausgesandte
Signal an mindestens einer einer gedrückten Taste entsprechenden Spaltenleitung (n\ bis n„)
empfängt,
e) die Noten-Erkennungsschaltung (2) für jede Spaltenleitung
(b% bis bm) auf der sie das von der
Block-Erkennungsschaltung (3) ausgesandte Signal empfängt, ein die Spaltenleitung kennzeichnendes
Notenwort (NC) erzeugt und
f) das Blockwort (BC) und das Notenwort (NC) zu einem eine gedrückte Taste kennzeichnenden
Tastenwort zusammengesetzt werden.
Bei dieser Einrichtung ist jeder Tastenschalter mit einem seiner Anschlüsse (z. B. mit dem bewegbaren
Kontakt) über die zugehörige Spaltenleitung mit der Noten-Erkennungsschaltung und mit seinem anderen
Anschluß (z. B. dem stationären Kontakt) über die zugehörige Zeilenleitung mit der Block-Erkennungs-
3ί schaltung verbunden. In einem ersten Erkennungsmodus
wird ein Signal an sämtliche Spaltenleitungen gleichzeitig gelegt und dieses Signal wird nur über die
betätigten Tastenschalter an die Block-Erkennungsschaltung übertragen, so daß die Blöcke identifiziert
werden, in denen (einer oder mehrere) Tastenschalter betätigt sind. In einem zweiten Modus werden von der
Block-Erkennungsschaltung nacheinander Signale nur an diejenigen Zeilenleitungen gelegt, in denen betätigte
Tastenschalter vorhanden sind. Diese Signale werden 5 von der Noten-Erkennungsschaltung identifiziert.
Die Prüfung der Tastenschalter erfolgt also simultan und parallel, wobei in der ersten und der zweiten
Erkennungsschaltung nur Signale gespeichert werden, die durch die betätigten Tastenschalter hindurchgegangen
sind. Wenn die Tastenschalter so ausgebildet sind, daß sie bei ihrer Betätigung den Stromkreis schließen,
werden bei dem Erkennungsvorgang diejenigen Tastenschalter ermittelt, die geschlossen sind. Wenn dagegen
die Tastenschalter so ausgebildet sind, daß sie bei einer Betätigung den Stromkreis öffnen, werden diejenigen
Tastenschalter ermittelt, die im Öffnungszustand sind.
Die Tastenschalter werden einzeln durch Tastenwörter, die jeweils eine Kombination aus einem Blockwort
und einem Notenwort darstellen, identifiziert. Die
bo Tastenschalter gleichnamiger Noten in verschiedenen
Oktaven sind jeweils durch eine Spaltenleitung der Tastenschaltermatix untereinander verbunden, so daß
die Spa'.tenleitungen auch als Notenleitungen bezeichnet werden können. Andererseits sind die Tastenschal-
bs U.T der Tasten einer Oktave oder eines Blockes
untereinander durch die Zeilenleitungen verbunden, so daß die Zeilenleitungen auch als Block- oder Oktavleitungen
bezeichnet werden können.
Wenn an allen Spaltenleitungen ein Signal ansteht, wird dieses über die betätigten Tastenschalter auf
bestimmte Zeilenleitungen übertragen. Hierdurch wird erkannt, in welchen Blöcken sich betätigte Tastenschalter
befinden. Danach wird nur über die Leitung eines r> erkannten Blocks ein Signal gegeben, das über den
betätigten Tastenschalter an der Noten-Erkennungsschaltung ankommt.
Die Erfindung bietet den Vorteil, daß ganz gezielt zuerst diejenigen Blöcke bestimmt werden, in denen u>
überhaupt gedrückte Tasten vorhanden sind, während alle anderen Blöcke unberücksichtigt bleiben. Anschließend
werden nacheinander diejenigen Blöcke aufgerufen, in denen sich gedruckte Tasten befinden, und zu
jedem Block werden die zugehörigen Noten ermittelt, ι '>
Die Tastenschaltermatrix wird also zunächst von den Spaltenleitungen her angesteuert, um an den Zeilenleitungen
Signale hervorzurufen, und anschließend werden nur diejenigen Zeilenleitungen angesteuert, auf denen
Signal aufgetreten sind, um dann innerhalb eines jeden Blocks die Spaltenleitungen zu ermitteln, deren
Tastenschalter gedruckt sind.
Hiermit wird das übliche Prinzip ser sequentiellen Abtastung sämtlicher Tastenschalter einer Schaltermatrix
verlassen. Wenn beispielsweise nur eine einzige 2->
Taste gedrückt ist, wird bei dem ersten Modus durch ein einziges Signal, das an alle Spaltenleitungen gleichzeitig
gelegt wird, eine einzige Zeilenleitung aktiviert. Anschließend wird nur auf diese Zeilenleitung ein Signal
gegeben, wodurch wiederum eine einzige Spaltenlei- jo tung aktiviert wird. So kann in diesem einfachsten Fall
des Drückens einer einzigen Taste mit nur zwei Signalen, die über die Schaltermatrix übertragen
werden, die gedrückte Taste voll identifiziert werden. Damit wird das zeit- und schaltungsaufwendige Prinzip J5
des sequentiellen Abfragens verlassen und eine zweimalige Gruppenabtastung durchgeführt
Vorteilhafte Ausgestaltungen und Weiterbildungen der durch den Hauptanspruch gekennzeichneten Erfindung
sind in den Unteransprüchen angegeben.
Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Figuren näher
erläutert
Fig. 1 und 2 zeigen in Form von Blockschaltbildern
die grundlegende Konstruktion der Einrichtung, 4
F i g. 3 zeigt ein Blockschaltbild einer Ausführungsform in Verbindung mit einer Tastenschaltung und einer
Notenerkennungsschaltung,
F i g. 4 (a) und 4 (b) zeigen Blockschaltbilder derselben Ausführungsform in Verbindung mit einer Blockerkennungsschaltung,
F i g. 5 zeigt anhand einer Tabelle wie jeder Tastenschalter durch einen Block und eine Note
identifiziert werden kann,
F i g. 6 verdeutlicht die für die einzelnen Logikschaltkreise verwendeten Schaltsymbole,
F i g. 7 zeigt ein Blockschaltbild einer Vorrichtung zur Erzeugung von Modus-Signalen, die die verschiedenen
Erkennungsarten bezeichnen,
Fig.8(a) bis 8(n) zeigen Zeitdiagramme zur
Erläuterung des Spannungsverlaufs an den verschiedenen Komponenten der Schaltung nach F i g. 3 und 4,
Fig.9 zeigt anhand eines Blockschaltbildes eine
weitere Ausführungsform in Verbindung mit einer Tastenschaltung,
Fig. 10 zeigt ein Blockschaltbild einer weiteren Ausführungsform in Verbindung mit einer Tastenschaltermatrix.
F i g. 11 zeigt ein Blockschaltbild eines abweichenden
Beispiels der Notenerkennungsschaltung, die ein Start-Kodewort erzeugt,
Fig. 12 zeigt die Operationssteuerschaltung des modifizierten Ausführungsbeispiels, und
Fig. 13(a) bis 13(e) zeigen Zeitdiagramme zur
Erläuterung der Erzeugung von Steuerimpulsen in der Schaltung nach F i g. 12.
Gemäß F i g. 1 repräsentieren die Spaltenleitungen /Ji
bis n„ (Notenleitungen) jeweils einzelne Noten. Sie sind mit bewegbaren Kontakten la verbunden, die an einer
Seite eines jeden Tastenschalters einer Tastenschalter-Matrix 1 angeordnet sind. Die Zeilenleitungen b\ bis bm
(Blockleitungen) repräsentieren die jeweiligen Blöcke und sind mit stationären Kontakten 1 b verbunden, die
auf der anderen Seite eines jeden Tastenschalters in der Tastenschalter-Matrix 1 angeordnet sind. Die Spaltenleitungen
/Ji bis n„sind mit einer Notenerkennungsschaltung
2 und die Zeilenleitungen b\ bis bm sind mit einer
Blockerkennungsschaltung 3 verbunden. Die Gesamtzahl der Leitungen, die mit der Tastenschalter-Matrix 1
verbunden sind, ist erheblich kleiner als die Gesamtzahl der Tastenschalter. Wenn die Gesamtzahl der Tastenschalter
bei dem vorliegenden Ausführungsbeispiel nx/n beträgt, beträgt die Gesamtzahl der erforderlichen
Leitungen nur η +m.
Die Erkennung sämtlicher Tastenschalter wird beendet, indem verschiedene unterschiedliche Erkennungsvorgänge
(im folgenden kurz als »Operationsmodus« oder »Modus« bezeichnet) durchgeführt werden.
In dem ersten Modus wird allen Tastenschaltern parallel über die Spaltenleitungen /Ji bis nn ein Signal von einer
Signalquelle 21 der Notenerkennungsschaltung 2 zugeführt. Das Signal durchläuft lediglich den geschlossenen
Kontakt des oder der Tastenschalter, die geschlossen sind, und gelangt zu der entsprechenden
Zeilenleitung b\ bis bm Das erkannte Signal (d. h. die
Information, von welchem bzw. welchen Leiter (n) das bzw. die Signale (e) geliefert werden) wird in einem
Blockspeicher 31 der Blockerkennungsschaltung 3 gespeichert. Auf diese Weise werden der Block oder die
Blöcke, in denen einer oder mehrere Tastenschalter in Betrieb sind, erkannt. Die Zeitsteuerung des Blockspeichers
der erkannten Tastenschalter erfolgt synchron mit einem ersten Modussignal Si, das den ersten Modus
bezeichnet
Bei dem zweiten Modus wird von den in dem Blockspeicher 31 gespeicherten Blöcke ein einziger
Block herausgezogen. Dies geschieht durch eine Block-Prioritätsschaltung 32. Danach wird über eine der
Leitungen den stationären Kontakten der jeweiligen Tastenschalter des ausgewählter, Blocks ein Signal
zugeführt, das diesem Block entspricht Das Signal der
Blockerkennungsschaltung 3 wird einer oder mehreren Spaltenleitungen B\ bis n„ zugeführt, die mit den
bewegbaren Kontakten der jeweiligen Tastenschalter für die in dem ausgewählten Block enthaltenen Noten
und entsprechend den geschlossenen Tastenschaltern verbunden sind. Dieses erkannte (detektierte) Signal,
das angibt, von welchen Leitungen die Signale gekommen sind, wird in einem Notenspeicher 22 der
Notenerkennungsschaltung 2 gespeichert Auf diese Weise wird erkannt, welche (eine oder mehrere)
Tastenschalter in dem extrahierten Block in Betrieb sind. Der Vorgang des Auswählens in der Block-Prioritätsschaltung 32 und der Vorgang des Speicherns in dem
Notenspeicher 22 erfolgen synchron mit einem zweiten Modussignal Sa das den zweiten Modus bezeichnet
In dem zweiten Modus können diejenigen Tastenschalter, die in Betrieb sind, einzeln durch Kombination
eines einzelnen Blockwortes mit einem oder mehreren in dem Notenspeicher 22 gespeicherten Notenwörtern
identifiziert werden. ">
Wichtig ist die beschriebene Art, wie die Tastenschalter 1 zwischen die Notenerkennungsschaltung 2 und die
Blockerkennungsschaltung 3 geschaltet sind, und wie die Erkennung der betätigten Tastenschalter I erfolgt,
indem Signale in entgegengesetzte Richtungen über die Tastenschalter 1 übertragen werden. Die Anschlüsse la
und 16 der Tastenschalter 1 werden einmal als Eingangsanschlüsse und einmal als Ausgangsanschlüsse
verwandt. Die Eingangsseite und die Ausgangsseite beider Anschlüsse werden also in Abhängigkeit von ι >
dem Arbeitsmodus, d. h. in Abhängigkeit davon, ob nach
dem ersten Modus oder dem zweiten Modus gearbeitet wird, umgekehrt.
Wenn die (nicht dargestellte) Schaltung, in der das Ergebnis der Tastenschalter-Erkennung verwertet wird, -"
dies zuläßt, werden die Ausgangssignale der Block-Prioritätsschaltung 32 und die parallelen Ausgangssignale
der jeweiligen Noten von dem Notenspeicher 22 direkt der Schaltung zugeführt, um sie als Ergebnis der
Tastenschaltererkennung zu verwenden. Wenn Blöcke ->
vorhanden sind, die noch in dem Blockspeicher 31 gespeichert bleiben und nicht von der Block-Prioritätsschaltung
32 ausgewählt werden, wird der zweite Modus wiederholt. Nach dem Auswählen eines bestimmten in
dem Blockspeicher 31 gespeicherten Blocks und nach i<>
Beendigung des zweiten Modus für diesen Block wird ein anderer in dem Blockspeicher 31 gespeicherten
Block bei dem nächsten zweiten Modussignal S:
ausgewählt und der zweite Modus wird wiederholt.
Auf diese Weise werden die Blöcke, denen die in j"> Betrieb befindlichen Tastenschalter angehören, die
detektiert und in dem ersten Modus in den Blockspeicher 31 eingespeichert worden sind, einzeln unter
Aufruf durch das zweite Modussignal S2 ausgewählt. Die
Erkennung aller in Betrieb befindlicher Tastenschalter w wird daher beendet, wenn der zweite Modus für alle in
dem Blockspeicher 31 gespeicherten Blöcke beendet ist.
Wenn man beispielsweise annimmt, daß die Impulsbreite des Modussignals Si und Sh jeweils eine Taktzeit
ist, so ist die Erkennung aller in Betrieb befindlichen -r>
Tastenschalter in nur zwei Taktzeiten abgeschlossen, wenn die in Betrieb befindlichen Tastenschalter einem
einzigen Block angehören. Selbst wenn die betätigten Tastenschalter in sämtlichen Blöcken liegen, wird die
Erkennung aller betätigten Tastenschalter in »m+1« <
> Taktzeiten abgeschlossen (z. B. in 13 Taktzeiten, wenn
,τ; 12 ist). Bs: dsT\ bekannten Tastenabtastsystemen
beträgt die Zeit, die für die Erkennung aller Tastenschalter
benötigt wird, 144 Taktzeiten, wenn m= 12 und /J= 12 ist
Zur Vereinfachung der Schaltung, die das Ergebnis
der Erkennung der Tastenschalter auswertet, sollten die in dem Notenspeicher 22 gespeicherten Notenwörter
vorzugsweise einzeln in Serie ausgegeben werden.
En dritter Modus dient dazu, die Notensignale der to
betätigten Tastenschalter aus dem Notenspeicher 22 einzeln nacheinander auszulesen.
In dem dritten Modus wird eines der in dem Notenspeicher 22 gespeicherten Notensignal von einer
Noten-Prioritätsschaltung 23 gemäß Fig.2 aus dem Notenspeicher ausgewählt In Fig.2 sind sämtliche
Teile, die auch in F i g. 1 vorhanden sind, mit denselben
Bezugszeichen versehen. Ein Signal, das die ausgewählte Note repräsentiert, wird einem Kodierer 24
zugeführt, der ein Notenwort NC erzeugt, welches aus mehreren Bits besteht und die Note repräsentiert. Der
Vorgang des Auswählens in der Noten-Prioritätsschaltung 23 erfolgt synchron mit dem dritten Modussignal
Si. Dieses dritte Modussignal wird in Abhängigkeit von
dem Takt des Systems so lange wiederholt, bis die in dem Notenspeicher 22 gespeicherten Notensignal
sämtlich von der Noten-Prioritätsschaltung 23 ausgewählt worden und alle entsprechenden Notenwörter
ausgegeben sind. Da der dritte Modus nur in bezug auf diejenigen Noten, die in dem Notenspeicher 22
enthalten sind, durchgeführt wird, treten keine Leerzeiten auf. Wenn beispielsweise drei Noten in dem
Notenspeicher 22 gespeichert sind, wird der dritte Modus, der einen bestimmten Block betrifft, in drei
Taktzeiten ausgeführt. Wann der dritte Modus beendet ist, wird durch Ausgabe des in dem Notenspeicher 22
gespeicherten Inhalts infolge der Auswahl bemerkt und sobald die Beendigung des dritten Modus festgestellt
wurde, wird zu dem zweiten Modus zurückgekehrt. Die Block-Prioritätsschaltung 32 wählt den nächsten gespeicherten
Block aus und der Notenspeicher 22 speichert die Noten der in diesem Block betätigten Tastenschalter
ein. Dann wird von neuem der dritte Modus durchgeführt. In dem dritten Modus für einen
bestimmten Block wird das den Block kennzeichnende Signal in eine Speicher- und Kodierschaltung 33 der
Blockerkennungsschaltung 3 eingegeben. Die Speicherund Kodierschaltung 33 erzeugt daraufhin ein Kodesignal
(Blockwort BC). das aus mehreren Bits besteht und den betreffenden Block kennzeichnet. Die betätigten
Tastenschalter werden daher durch Kombinationen von Blockwörtern BC und Notenwörtern NC erkannt, die
synchron zueinander erzeugt werden. Die Tastenwörter der betätigten Tastenschalter werden einzeln in Serie
erzeugt.
Wie oben schon erwähnt wurde, wechselt der Operationsmodus in der folgenden Weise: erster
Modus, zweiter Modus, dritter Modus (oder Wiederholung), zweiter Modus, dritter Modus ... Wenn die
Erzeugung der Tastenwörter für aiie Blöcke, die in dem
ersten Blockspeicher 31 enthalten sind, beendet ist (d. h. wenn der dritte Modus beendet worden ist), ist der
gesamte Speicherinhalt des Blockspeichers 31 ausgegeben worden und der Operationsmodus wechselt nun zu
einem vierten Modus (Bereitschaftsmodus) über. Nach Erkennung des Bereitschaftsmodus kehrt der Operationsmodus
zum ersten Modus zurück und die oben beschriebene Erkennungsoperation wird wiederholt.
Durch Wiederholung des ersten bis vierten Modus wird die Erkennung aüer in Betrieb befindlicher Tastenschalter
von Zeit zu Zeit durchgeführt.
Es können grundsätzlich nicht nur die Tastenschalter, die EIN-geschaltet sind, erkannt werden, sondern auch
solche, die auf AUS stehen, können durch eine Schaltung erkannt werden, die ähnlich aufgebaut ist wie
die oben beschriebene Schaltung. Eine solche Konstruktion kann man erhalten, wenn man beispielsweise die
Polarität der Signale, die zwischen den Erkennungsschaltungen 2 und 3 über die Tastenschalter-Gruppe 1
gewechselt oder abgegeben werden, umkehrt oder indem als Tastenschalter Schalter nach Art von
Unterbrecherkontakten verwendet werden.
Ein ausführliches Beispiel der Vorrichtung wird im folgenden unter Bezugnahme auf die Fig.3 bis 9
beschrieben.
Fig.3 zeigt eine Tastenschaltermatrix 10 und eine
Notenerkennungsschaltung 20. Fig. 4 zeigt ein Beispiel
einer Blockerkennungsschaltung 30, die mit der Tastenschaltermatrix 10 nach F i g. 3 verbunden ist.
In der Tastenschaltermatrix 10 ist eine Anzahl von Tastenschaltern KS entsprechend den Tasten an der
Tastatur eines elektronischen Musikinstrumentes vorgesehen. Diese Tastenschalter sind Block für Block in
bezug auf die Blocks U\ bis Us, L\ bis Ls und Pi, P? an
ihrem einen Eingangsanschluß (stationären Kontakt) miteinander verbunden und über die Zeilenleitungen b\
bis bn an die Eingangs-Musgangs-Anschlüsse Ti bis Tu
angeschlossen. Die Tastenschalter sind an ihrem anderen Anschluß (bewegbaren Kontakt) mit Dioden
DD verbunden und jeweils so geschaltet, daß die Noten C" , D, ... A" ,B und C unabhängig von der Oktave
untereinander verbunden sind. Jede der Tastenschaltergruppen, deren Tastenschalter miteinander verbunden
sind, ist an den entsprechenden Eingangs-/Ausgangs-Anschluß Hi bis H12 über Spaltenleitungen (Notenleitungen)
/7i bis /Ji? angeschlossen.
Bei dem vorliegenden Ausführungsbeispiel sind die Tastenschalter entsprechend nach den Oktaven der
Tastatur in Blöcke unterteilt, so daß gleichnamige Noten in jedem Block die jeweiligen Notennamen der
Tasten ausdrücken. Es sei angenommen, daß, wie in F i g. 5 dargestellt, 12 Tasten von C" bis Ceiner Oktave
zugeordnet sind, und daß das obere Manual UK 61 Tasten von der Note Cder 0-ten Oktave bis zur Note C
der 5-ten Oktave enthält, daß das untere Manual LK 61 Tasten in derselben Weise enthält, und daß die
Pedaltastatur PK 25 Tasten von der Note C der 0-ten Oktave bis zur Note Cder 2-ten Oktave enthält.
Die Blöcke U\ bis Us sind dementsprechend den
Oktaven des oberen Manuals UK, die Blöcke L\ bis ZU
den Oktaven des unteren Manuals LK und die Blöcke P1,
P2 den Oktaven der Pedaltastatur PK zugeordnet. Die Noten C" bis Cin jedem der Blöcke entsprechen daher
den Notenbezeichnungen in den jeweiligen Oktaven. In F i g. 3 sind die Verbindungen der Tastenschalter
lediglich für den Block Us (d. h. die Tastenschalter für die 5-te Oktave des oberen Manuals UK) und der Block P
(d. h. die Tastenschalter für die 0-te und die 1 -te Oktave der Pedaltastatur PK) detailliert dargestellt. Die
Tastenschalter der anderen Blöcke LA bis Pi sind in gleicher Weise mit den jeweiligen Spaltenleitungen n\
bis Π12 für die betreffenden Noten C. B. A" . .... C"
verbunden und ferner mit den Zeilenleitungen Z\> bis bw.
die diesen Blöcken entsprechen. Wie man aus F i g. 5 ersieht, ist die Note Cder 0-ten Oktave (hier bezeichnet
als Gj) in den Blöcken LA, L, und P, für die erste Oktave
enthalten, da die 0-te Oktave nur eine Note Centhält.
Daher ist ein Tastenschalter für die Note G in jedem der Blöcke U1 L\ und P-, zusätzlich vorhanden. Die
Tastenschalter der Note Gj sind untereinander verbunden und gemeinsam über eine Zeilenleitung /iu an einen
Noteneingangs-/Ausgangs-Anschluß Hi3 angeschlossen,
so daß die Note G> von der Note C unterschieden werden kann.
Da der Tastaturbereich mit der Tastenschaltermatrix 10 von dem elektrischen Schaltungsteil (den Erkennungsschaltungen 20, 30) entfernt angeordnet ist, sind
relativ lange Drähte für die Leitungen πι bis nn und b\
bis &12 erforderlich, um die Tastenschaltermatrix 10 mit
der Notenerkennungsschaltung 20 und der Blockerkennungsschaltung 30 zu verbinden, so daß Leitungskapazitäten Ci, Cn vorhanden sind. Zur einfacheren Erläuterung sind die Leitungskapazitäten an den Zeilenleitungen b\ bis Z>i2 der Blockseite sämtlich mit dem
Bezugszeichen Q, versehen und die Leitungskapazitäten an den Spaltenleitungen n\ bis /Ju der Notenseiten sind
sämtlich mit Cn bezeichnet. Es sei jedoch darauf
hingewiesen, daß die Leitungskapazität, die sich an einer der Leitungen b\ bis bn und n>
bis nu ergibt, jeweils unterschiedlich von der Leitungskapazität einer anderen
Leitung ist. Das vorliegende Ausführungsbeispiel ist so konstruiert, daß die Leitungskapazitäten C. und Cn
jeweils positiv ausgenutzt werden.
Die Notenerkennungsschaltung 20 (Fig. 3) besteht
aus Signalquellen 21-1 bis 21-13, die der Signalquelle 21 (F i g. 1 und 2) entsprechen und jeweils für die Note C. B.
... C" und Gi vorgesehen sind. Speicherschaltungen
22-1 bis 22-13 für die erkannte Note, entsprechend dem Notenspeicher 22 (Fig. 1 und 2), und einem Notenwortgenerator
240 entsprechend dem Kodierer 24 (F i g. 2). Was die jeweiligen Schaltungen 21-1 bis 21-13. 22-! bis
22-13 und 23-1 bis. 23-13 angeht, so sind nur die
Schaltungen 21-1, 22-1. 23-1, 21-13, 22-13 und 23-13. die die Noten C und G, betreffen, detailliert dargestellt,
jedoch haben die übrigen Schaltungen den gleichen Aufbau wie die erwähnten Schaltungen für die Noten C
und G).
Die Signalquellen 21-1 bis 21-13 können eine Spannung V'w>
an die Noteneingangs-ZAusgangs-Ansehlüsse
H\ bis Hm legen, indem Transistoren TRA. die für jede Note vorgesehen sind, entsprechend gesteuert
werden. Das Ausgangssignal von den Noteneingangs-/ Ausgangs-Anschlüssen Ht bis Hu wird den Speicherschaltungen
22-1 bis 22-13 für entdeckte Noten zugeführt.
Die Blockerkennungsschaltung 30 (Fig. 4(a). (b)
besteht aus Blockspeichern 31-1 bis 31-12 für entdeckte Blöcke, entsprechend dem Blockspeicher 31 (F i g. 1 und
2). für die jeweiligen Blöcke Us. LU Pz und P1, den
Block-Prioritätsschaltungen 32-1 bis 32-12. die der Block-Prioritätsschaltung der F i g. 1 und 2 entspricht,
einem Blockwongenerator 330, der der Speicher- und Kodierschaltung 33 der Fig. 2 entspricht, einem
Übergangsspeicher 331 für Blockwörter (Fig. 4(b) zur
vorübergehenden Speicherung der Blockwörter Bt* bis
Ki* des Blockwortgenerators 330. einer Ausgangstorschiiiiung
332 (Fig. 4(b)) Ausgabe der zeitweilig gespeicherten Blockwörter synchron mit den Ausgangssignalen
des Notenwortgenerators 240 (F i g. 3) und Signalquellen 34-1 bis 34-12 (F i g. 4{a) zur Ausgabe der
Blocksignale, die in einer bestimmten Prioritätsordnung von den Block-Prioritätsschaltungen 32-1 bis 32-12
ausgewählt worden sind, über die Tastenschaltermatrix 10 an die Notenerkennungsschaltung 20.
Nur die Schaltungen 31-1,32-1, 34-1, 31-12, 32-12 und
34-12, die sich auf die Blöcke Us und Pi beziehen, sind
detailliert dargestellt, jedoch ist d>p Konstruktion der
Schaltungen 31-2 bis 31-11. 32-2 bis 32-11 und 34-2 bis
34-11, die sich auf die anderen Blöcke beziehen, dieselbe.
Obwohl die Schaltungen 21-1 bis 21-13, 22-1 bis 22-13, 23-1 bis 23-13, 31-1 bis 31-12, 32-1 bis 32-12, 34-1 bis
34-12 untereinander unterschiedlich sind, sind die Schaltelemente (d.h. UND-Tore, ODER-Tore, usw.)
dieser Schaltungen unabhängig von der Art des Blocks oder der Note jeweils mit denselben Bezugszeichen
versehen, sofern diese Schaltungselemente die gleiche Funktion ausüben.
Vor Erläuterung der Funktionsweise der jeweiligen Schaltungen werden nachfolgend die in den Zeichnungen
verwendeten Symbole kurz erklärt. Das in F i g. 6(a)
dargestellte Schaltzeichen kennzeichnet einen Inverter, die in Fig.6(b) und (c) dargestellten Schaltzeichen
kennzeichnen UND-Torc, die in den F i g. 6(d) und (e) dargestellten Schaltzeichen kennzeichnen ODER-Tore,
und das in Fig. b(f) dargestellte Schaltzeichen kennzeichnet
ein Verzögerungs-Flip-Flop. Ein UND-Tor oder ein ODER-Tor mit nur wenigen Eingangsleitungen
wird durch die in den F i g. 6(b) oder 6(d) dargestellten Symbole repräsentiert und ein Tor mit einer relativ
großen Anzahl von Eingangsleitungen wird durch die Symbole in F i g. 6(c) oder in F i g. 6(e) repräsentiert. Bei
dem Symbol in Fig. 6(c) oder F i g. 6(e) ist eine Eingangsleitung bis zur Eingangsseite des UND- bzw.
ODER-Tores durchgezogen und die Signalübertragungsleitungen sind derart geführt, daß sie die
Eingangsleitung kreuzen, wobei jeder Kreuzungspunkt zwischen Eingangsleitung und Signalübertragungsleitung
durch einen Kreis markiert ist. Demnach lautet die Loeikformel des UND-Tores in Fig. 6(c):
X=A BD, wogegen die Logikformel des ODER-Tores in F i g. 6{e) lautet: X= A + B+ C.
Bei dem Ausführungsbeispiel der F i g. 3 und 4 werden alle betätigten Tastenschalter durch Ausführung des
ersten bis vierten Operationsmodus, die oben erläutert wurden, erkannt. Die Art des auszuführenden Operationsmodus
wird durch die Modussignale So bis S3 bezeichnet. Das Bereitschaftsmodus-Signal Sa bezeichnet
den vierten Modus, wegen das erste bis dritte Modussignal S,. S; und 5) jeweils den ersten, zweiten
und dritten Modus bezeichnen. Die Minimumlänge der Signale S0 bis Ss ist gleich der Zeitspanne, während der
der Taktimpuls Φα erzeugt wird, so daß das gesamte
Gerät synchron mit den Taktimpulsen Φ 4 arbeitet.
Die Periode der Taktimpulse Φλ kann in der
gewünschten Weise festgelegt werden und ist bei dem vorliegenden Ausführungsbeispiel auf 24 μ5 eingestellt.
Außer diesem Takt wird ein niederfrequenterer Takt LC zur Bestimmung der Wiederholungsfrequenz des
Erkennungsvorgangs für die Tastenschalter verwandt. Die Periode dieses Taktes LC kann beliebig festgesetzt
werden und sollte zweckmäßigerweise im Bereich von 200 \is bis 1 ms betragen.
F i g. 7 zeigt ein Beispiel einer Schaltung zur Erzeugung der Modussignale S, bis S3. In einer
Pulsflanken-Erkennungsschaltung 41 wird der niederfrequente
Takt LC(mit einem gewünschten Tastverhältnis) einem Verzögerungs-Flip-Flop DF3 zugeführt, das
eine Verzögerung um einen Taktimpuls (Φα) bewirkt, und ferner einem UND-Tor .4». wodurch der Impulsanstieg
des niederfrequenten Taktes LCsynchron mit dem Taktimpuls Φλ erkannt wird. Mit dieser Anordnung wrd
ein Startimpuls (Differenzierimpuls) TC, dessen Impulslänge
der Impulsperiode des Taktimpulses Φλ äquivalent
ist, mit einer Periode des Taktes LC erzeugt. Die Beziehung zwischen dem Taktimpuls Φλ und dem
Startimpuls TCist in den Fig. 8(a) und 8{b) dargestellt.
In der in Fig. 7 abgebildeten Steuerschaltung 42 wird
das Bereitsschaftsmodus-Signal So von einem UND-Tor
Aj2 erzeugt, wenn die invertierten Ausgangssignale Q,
Q2 der Verzögerungs-Flip-Flops DF*, DFi beide »!«-Signale sind. Wenn während des Anstehens dieses
Bereitschaftsmodus-Signals So, d.h. während des Bereitsschaftsmodus, der Startimpuls TC erzeugt wird,
entsteht am Ausgang eines UND-Tores Am ein »l«-SignaL Dieses »1«-Signal wird dem Verzögerungs-Flip-Flop DFt über ein ODER-Tor OR5 zugeführt und
das Ausgangssignal Qi, wird daher einen Takt (ΦΛ)
später zu »1«. Da das Signal O2 immer noch »1« ist, wird
das UND-Tor Ai0 durchgeschaltet und erzeugt das erste
Modussignal St. Die Umschaltung von dem Bereit-
schaftsmodus auf den ersten Modus wird auf diese
Weise von dem Startimpuls TCgesteuert.
Im folgenden wird nun die Funktion der Schaltung nach den F i g. 3 und 4 unter weiterer Bezugnahme auf
die F i g. 7 und 8 erläutert.
Während des Bereitschaftsmodus, der durch die Zeitspanne /, in Fig.8 bezeichnet ist, wird das
Bereitschaftsmodus-Signal So (F i g. 8(c)) an Signalquellen 34-1 bis 34-12 der Blockerkennungsschaltung
(Fig.4(a)) angelegt und bringt die Transistoren TRB
der Signalquellen 34-1 bis 34-12 in den leitenden Zustand. Hierdurch wird die Spannung Vdd über die
Anschlüsse H\ bis Hn der Tastenschaltermatrix 10
zugeführt, um die Leittingskapazitäten Cn der Spaltenleitungen
Π) bis /?i3 aufzuladen. Das Spannungssignal
(d. h. die Ladespannung der Kapazitäten Cn) wird gleichzeitig den Leitungen eines oder mehrerer Blöcke
(Us bis P\) zugeführt, denen der oder die betätigte(n)
Tastenschalter KS angehören. Die Übertragung der Ladespannung erfolgt über die betreffenden Tastenschalter
und die entsprechenden Anschlüsse (T] bis T12)
zu der Blockerkennuiipsschaltung 30 (F i g. 4(a)). Ein
»1«-Signal wird daher nur an denjenigen Anschlüssen 7Ί bis Tn erzeugt, die den Blöcken entsprechen, in denen
betätigte Tastenschalter entdeckt worden sind.
In F i g. 4(a) werden die Ausgangssignale TU% bis 77Ί
der Anschlüsse 71 bis T12 jeweils den Speicherschaltungen
31-1 bis 31-12 für die entdeckten Blöcke zugeführt. Im einzelnen werden die Signale von den Anschlüssen
T\ bis Tn UND-Toren A\ der Speicherschaltungen 31-1
bis 31-12 zugeführt. Die UND-Tore A] erhalten
außerdem das erste Modussignal Si. Daher wird in einen Verzögerungs-Flip-Flop DFi ein »1«-Signal über das
UND-Tor A] und ein ODER-Tor OR] nur bei
denjenigen Speicher-Schaltungen 31-1 bis 31-12 eingespeichert, die den Blöcken entsprechen, in denen
betätigte Tastenschalter entdeckt worden sind. Wenn beispielsweise betätigte Tastenschalter in den Blöcken
Lh, LIi, Uy und P] enideckt worden sind, wird ein
»!«-Signal in die Flip-Fiops DFi der Speicher-Schaltungen
31-1, 31-2, 31-3 und 31-12 eingespeichert. Der oben beschriebene erste Modus wird während eines Taktes
der Periode f> ausgeführt.
Wenn während des ersten Modus ein »!«-Signal an irgendeine der Speicherschaltungen 31-1 bis 31-12 von
den Anschlüssen Γι bis Tl2 angelegt wird, wird dieses
Signal durch ein ODER-Tor OR- (Fig.4(a)) erkannt. Daraufhin wird ein Signal AB (Fig. 8(g)) erzeugt, das
anzeigt, daß die Betätigung einer Taste entdeckt worden ist, die irgendeinem Block angehört. Dieses
»Irgendein-Block-Signal« ABwWd einem UND-Tor A-,*
der Steuerschaltung 42 in F i g. 7 zugeführt. Da das erste Modussignal Si zu dieser Zeit ansteht, sind die Signale
Q; und Q2 beide »1« und das UND-Tor A·^ wird daher
durchgeschaltet und der Eingang Dj des Verzögerungs-
Flip-Flop DF5 wird über ein ODER-Tor OR6 zu »1«. Da
der Eingang Di des Flip-Flops DF4 zu diesem Zeitpunkt
ein »0«-Signal liefert, werden die Signale und Qz in der
Periode t3 (F i g. 8) beide zu »1«, nachdem ein Takt (ΦΑ)
verstrichen ist Daher wird das UND-Tor An durchgeschaltet
und das zweite Mod.. .6nJ. S2 wird erzeugt
Die Verzögerungs-FUp-Flops DF\ der Speicherschaltungen
31-1 bis 31-12 (Fig.4(a)) für entdeckte Blöcke enthalten zu dieser Zeit das »1«-Signal und die
Verzögerungs-Flip-Flops DF], die das »1 «-Signal speichern, liefern ein »1 «Signal an die ODER-Schaltungen ORi der entsprechenden Torschaltungen 32-1 bis
32-12. Der Ausgang des ODER-Tores OR2 einer jeden
Torschaltung 32-1 bis 32-11 ist mit dem ODER-Tor OR2
der benachbarten Torschaltung 32-2 bis 32-12 von nächstniedrigerer Prio-ität verbunden. Wenn demnach
in irgendeinem Block ein Signal gespeichert ist, liefert das ODER-Tor OR2 der Torschaltung 32-12 ein
»1 «-Signal für denjenigen Block Pi, der den niedrigsten
Prioritätsrang hat, und dieses Signal bildet ein Blocksignal MB (F i g. 8{h)). Es zeigt die Existenz eines
Signals in dem betreffenden Block an. Dieses Signal MB wird UND-Toren A13, Ai5 und A17 der Steuerschaltung
42 in Fig.7 zugeführt Daher wird das UND-Tor Au
gleichzeitig mit der Erzeugung des zweiten Modussignals S2 durchgeschaltet und daraufhin ein weiteres
zweites Modussignal S2' erzeugt
Auf die oben beschriebene Weise werden die zweiten Modussignale S2 und S2 in der Periode t3 erzeugt und als
Betriebsart stellt sich der zweite Modus ein.
In dem zweiten Modus, in dem aus den gespeicherten Blöcken ein einzelner Block ausgewählt wird, erfolgt die
Festlegung einer bestimmten Rangfolge oder Prioritätsordnung durch die Torschaltungen 32-1 bis 32-12
(Fig.4(a)). Bei dem dargestellten Ausführungsbeispiel
ist die Reihenfolge der Blöcke U5, ίΛ ... L5, L4... P2, P1
festgelegt. In der Torschaltung 32-1 für den Block ίΛ der
höchsten Priorität ist das Ausgangssignal eines Inverters /1 stets ein »1«-Signal, so daß das UND-Tor A3 bei
Erhalt des »1 «-Signales von dem Flip-Flop DF1 der Speicherschaltung 31-1 durchgeschaltet wird. Die
Ausgänge der Flip-Flops DFi der Speicherschaltungen 31-1 bis 31-11 für die Blöcke U5 bis P2 der höheren
Prioritätsränge werden den Invertern /1 der ODER-Tore
OR2 der Torschaltungen 32-2 bis 32-12 für die
Blöcke ίΛ bis P\ der niedrigeren Prioritätsränge zugeführt. Wenn das Signal in den Blöcken ίΛ bis P2 der
höheren Prioritätsränge gespeichert ist, wird den UND-Toren A3 über die Inverter /1 der Blöcke U4 bis P\
der niedrigeren Prioritätsränge ein »O«-Signal zugeführt,
um die UN D-Tore Az zu sperren. Demnach wird ein »!«-Signal jeweils nur von dem UND-Tor A3 einer
einzigen Torschaltung 32-1 bis 32-12 geliefert.
Es sei angenommen, daß die betätigten Tastenschalter in den Blöcken ίΛ, ίΛ, ίΛ und Pi erkannt worden
sind. Dann wird ein »1 «-Signal lediglich von dem UND-Tor Az der Torschaltung 32-1 in der Periode tz für
den Block L/5 geliefert. Die Ausgangssignale der
UND-Tore A3 der Torschaltungen 32-2 bis 32-12 für die
anderen Blöcke ίΛ bis Pi sind sämtlich »0«. Die
Ausgangssignale der UND-Tore Az der jeweiligen Torschaltungen 32-1 bis 32-12 werden unmittelbar den
UND-Toren At, und außerdem nach Invertierung d'Tch
die Inverter /2 den UND-Toren A5 zugeführt.
Das zweite Modussignal S2 wird den UND-Toren A4
und A5 der Torschaltungen 32-1 bis 32-12 zugeführt,
wogegen das weitere zweite Modussignal S2 den Speicherschaltungen 22-1 bis 22-13 für erkannte Noten
innerhalb der Notenerkennungsschaltung-20 in Fig. 3 zugeführt wird.
Demnach ist in der Periode t3 das Ausgangssignal des
UND-Tores A4 der Torschaltung 32-1 ein »1«-Signal
und die Ausgänge der UND-Schaltungen A4 der anderen Torschaltungen 32-2 bis 32-12 führen »O«-Signal.
Auf diese Weise wird nur der Speicherwert für den Block ίΛ aus dem Blockspeicher ausgewählt und das
ausgewählte Signal wird einem Blockwortgenerator 330 und in diesem dem Transistor TRCder Signalquelle 34-1
zugeführt. Das Ausgangssignal des UND-Tores A4 der Torschaltung 32-1 wird von einem Inverter I3 der
Speicherschaltung 31-1 desselben Blocks invertiert, um die UND-Schaltung A2 der Speicherschaltung 31-1 zu
sperren. Der Speicherinhalt des Flip-Flops DF\ der Speicherschaltung 31-1 wird daher gelöscht Die
Ausgänge der UND-Tore A4 der anderen Torschaltungen
32-2 bis 32-12 führen jedoch »O«-Signal, so daß ein
»1«-Signal vom Inverter /3 den UND-Toren A2 der Speicherschaltungen 31-2 bis 31-12 desselben Blocks
zugeführt wird, wodurch die Ausgangssignale der Flip-Flops DFi der jeweiligen Speicherschaltung 31-2
bis 31-12 sich selbst halten. Die Speicherung in den Flip-Flops DFi der Blöcke ίΛ, U3 und Pi wird daher
fortgesetzt. Die Ausgangssignale der UND-Tore A5 der anderen Torschaliungen 32-2 bis 32-12 werden »1« und
werden den Transistoren TRD der entsprechenden Signalquetlen 34-2 bis 34-12 zugeführt.
Auf die oben beschriebene Weise wird der Transistor TRC in den Leitzustand und der Transistor TRD in der
Signalquelle 34-1 für den Block ίΛ in den Sperrzustand gebracht, während in den Signalquellen 34-2 bis 34-12
für die Blöcke ίΛ bis Pi jeweils der Transistor TRC in
den Sperrzustand und der Transistor TRD in den Leitzustand gebracht wird.
Die Spannung Vdd wird den Eingangs-/Ausgangs-Anschlüssen
T2 bis T,2 der Blöcke ίΛ bis Pi in der
Tastenschalternutrix 10 (F i g. 3) zugeführt, wodurch die Leitungskapazitäten Q, der Zeilenleitungen O2 bis b\i
aufgeladen werden. Hierdurch werden die Dioden DD der Tastenschalter KS für die Blöcke ίΛ bis Pi
umgekehrt vorgespannt, mit dem Ergebnis, daß die
jo Tastenschalter KS der Blöcke ίΛ bis Pi elektrisch von
den Spaltenleitungen n\ bis /Ju abgeschaltet werden. Da
das Potential an dem Eingangs-/Ausgangs-Anschluß T, von Block ίΛ andererseits über den Transistor TRCauf
Erdpotential abfällt, entlädt sich die Kapazität Cb von
J5 Leitung b\ und dem Tastenschalter KS von Block £Λ
wird ein »O«-Signal zugeführt. Auf diese Weise wird die dem betätigten Tastenschalter entsprechende Diode
DD leitend.
Da die jeweiligen Tastenschalter des Blocks ίΛ den Noten C, B... C " entsprechen und die Leitungskapazitäten
Cnder Leitungen n\ bis nn für die jeweiligen Noten
während des ersten Modus aufgeladen worden sind, wird die Leitungskapazität Cn der Spaltenleitungen (n\
bis Π12) entsprechend den betätigten Tastenschaltern
über die Diode DD, die Tastenschalter, den Anschluß Tx
und den Transistor TRCder Signalque'le 34-1 entladen.
Wenn beispielsweise drei Tastenschalter der Noten C, B und E in Block ίΛ EIN-geschaltet sind, entlädt sich die
Leitungskapazität Cn der Spaltenleitungen n\, n2 und n,
für die Noten C, B und E und die Kapazität Cn der
anderen Spaltenleitungen /13 bis ns, π,0 bis n\3 bleibt in
aufgeladenem Zustand.
Demnach wird ein »O«-Signal von den Anschlüssen H\, H2 und H9 an die Inverter U der Speicherschaltungen
22-1,22-2 und 22-9 für entdeckte Noten gelegt, während
von den Anschlüssen H3 bis H8 und Η!0 bis Hn an die
Speicherschaltungen 22-3 bis 22-8 und 22-20 bis 22-13
für entdeckte Noten ein »1 «-Signal geliefert wird. Vor dem Block-EingangS'/Ausgangs-AnschluB 71 des ausge
wählten Blocks ίΛ wird »O«-Signat an die den betätigter Tastenschalter entsprechenden Noteneingangs-Aus
gangs-Anschlüsse gelegt, und zwar über diese betätigter Schalter, wodurch die Noten der betätigten Tasten
schalter entdeckt werden.
In den Speicherschaltungen 22-1 bis 22-13 füi
entdeckte Noten werden die Signale von den Anschlüs sen Hi bis H]3 durch die Inverter h invertiert und danact
den UND-Toren Ab zugeführt. Die UND-Tore A
erhalten außerdem das zweite Modussignal S2, so daß in
die Verzögerungs-Flip-Flops DF2 über die UND-Tore
At und die ODER-Tore OR3 in den Speicherschaltungen
22-1,22-2 und 22-9, die jeweils den Noten C, ßund E der
entdeckten betätigten Tastenschalter entsprechen, ein »1 «-Signal eingespeichert w.rd. Auf die beschriebene
Weise wird während der Periode t3 der zweite Modus
durchgeführt. Um zu veranlassen, daß die Speicherschaltungen 22-1 bis 22-13 die Signale der entdeckten
Noten speichern, wird das zweite Modussignal S2 angelegt das sich von dem zweiten Modussignal S2
unterscheidet, so daß die entdeckte Note nur dann eingespeichert wird, wenn ein gespeicherter Block
existiert (MB= 1) und während des dritten Modus keine neue Einspeicherung erfolgt, wie später noch beschrieben wird.
Der zweite Modus wird in einer Taktperiode beendet.
Bei der nächsten Periode ti (Fig.8) wird von den
Flip-Flops DF2 der Speicherschaltungen 22-1, 22-2 und
22-9, die die entdeckten Noten speichern, parallel ein »1 «-Signal erzeugt und den Torschaltungen 23-1, 23-2
und 23-9 zugeführt. Während der Periode U wird der dritte Modus durchgeführt.
Bei dem dritten Modus, bei dem aus allen gespeicherten Noten eine einzelne Note ausgewählt wird, erfolgt
die Auswahl nach einer bestimmten Prioritätsordnung, die in den Torschaltungen 23-1 bis 23-13 festgelegt ist. In
der Zeichnung ist die Priorität der in der Reihenfolge
der Noten C. B, A" C" ,Gs vorgegeben. Wie in den
Torschaltungen 23-1 bis 23-12 sind die Ausgangssignale eines Inverters /5 in der Torschaltung 23-1 für die Note C
des ersten Prioritätsranges stets »1«, und ein UND-Tor •4b wird durchgeschaltet, wenn ihm von dem Flip-Flop
DFi der Speicherschaltung 22-1 ein »1«-Signal zugeführt wird. Die Ausgangssignale der Flip-Flops DF; der
höheren Noten C bis C werden den Invertern /5 der niedrigeren Noten B bis Q, über die ODER-Tore ORA
zugeführt und sperren nacheinander die UND-Tore Ah
der niedrigeren Prioritätsordnung. Die Ausgangssignale der Flip-Flops DF2 der jeweiligen Speicherschailungen
22-1 bis 22-13 werden UND-Toren A7 der Speicherschaltungen
22-1 bis 22-13 zugeführt, während die Ausgangssignale der Flip-Flops DF: der Speicherschaltungen
22-1 bis 22-12 der Noten Cbis C , die löheren
Prioritätsordnungen angehören, nacheinander den UND-Toren Ai der Speicherschaltungen 22-2 bis 22-13
über die ODER-Schaltungen ORt der Speicherschaltungen 22-1 bis 22-12 zugeführt werden. Das UND-Tor A,
der Speicherschaltung 22-1 der ersten Prioritätsordnung empfängt stets ein
>>O«-Signal. wodurch der Inhalt des Flip-Flops DFi der Speicherschaltung 22-1 nicht-selbst-
haltend ist. Die gespeicherten Inhalte der Flip-Flops DFi der Spcieherschaltungen 22-2 bis 22-12 niedriger
Prioritätsordnungen sind jedoch durch das Ausgangssignal »1« der Flip-Flops DF2 der Speicherschaltungen
22-1 bis 22-12 der höheren Prioritätsordnungen selbsthaltend.
Demnach wird einem Notenwortgenerator 240 in der Periode f4 von der Torschaltung 23-1 der Note C ein
»!«-Signal zugeführt. In dieser Periode sind die Ausgangssignale der anderen Torschaltungen 23-2 bis
23-13 »O«-Signale. Dann wird in einer Periode r? (F i g. 8)
der Inhalt der Speiche: schaltungen 22-1 gelöscht, so daß
von der Torschaltung 23-2 der Note B ein »!«-Signal geliefert wird. In einer nächsten Periode k (F i g. 8) wird
der Speicherinhalt der Speicherschaltung 22-2 der Note B geloscht und demnach wird das Ausgangssignal »1«
der .Speicherschaltung 22-9 für die Note Π, in der das
»1 «-Signal gespeichert ist, dem Notenwortgenerator 240 über die Torschaltung 23-9 zugeführt Auf diese
Weise wird der dritte Modus nacheinander während einzelner Taktperioden wiederholt Bei dem obigen
Ausführungsbeispiel werden drei Taktperioden i, bis U,
benötigt, entsprechend der Anzahl der in den Speicherschaltungen 22-1 bis 22-13 gespeicherten Noten.
Da der Transistor TRA sowohl von dem ersten Modussignal S\ als auch von dem dritten Modussignal S3
gesteuert werden kann, wird bei dem vorliegenden Ausführungsbeispiel dieser Transistor TRA von einem
ersten und dritten Modussignal S\ +3, das sowohl für den ersten Modus als auch für den dritten Modus benutzt
werden kann, gesteuert Da die Voraussetzung für die
Durchführung des dritten Modus darin besteht daß der
einen Takt vorhergehende Operationsmodus entweder der zweite Modus oder der dritte Modus ist, können
Vorkehrungen getroffen werden, um den UND-Toren Am, A\b und Am in der Modus-Steuerschaltung 42 ein
Signal Q2 zuzuführen. Die Tatsache, daß dieses Signal Q2
»1« ist zeigt an, daß der gegenwärtige Modus entweder der zweite Modus oder der dritte Modus ist Wenn das
Signal Q2 und das Speicherblocksignal MB von dem
ODER-Tor OR2 (F i g. 4(a)) erzeugt werden und wenn
beim Anlegen eines »lw-Signals, das an die Flip-Flops
DF2 der Speicherschaltungen 22-1 bis 22-13 für entdeckte Noten angelegt worden ist, an das ODER-Tor
ORs ein Signal AN (Fig. 8(i)) erzeugt wird, wird das UND-Tor Am (F i g. 7) durchgeschaltet. Das Signal AN,
so das kennzeichnet daß irgendeine Note vorhanden ist, gibt an, daß ein Signal der entdeckten Note in
irgendeiner der Speicherschaltungen 22-1 bis 22-13 gespeichert werden muß. Da das UND-Tor Au immer
durchgeschaltet ist wenn das UND-Tor A\$ durchge
schaltet ist, sind die Eingangssignale der Flip-Flops DFt
und DFi beide »1«, und die Signale Qi und Q2 werden
einen Takt später zu »1«. Wenn die Signale Qi und Q2
beide »1« sind, zeigt dies an, daß der dritte Modus durchgeführt werden sollte (oder durchgeführt wird).
4i) Wenn nach Eintritt in den dritten Modus das Signal AN
immer noch erzeugt wird, steht am Ausgang des UND-Tores -4k, ein »!«-Signal, das bewirkt daß die
Signale D\, D2 »1« werden, was bedeutet, daß der dritte
Modus fortgesetzt werden soll. Da entweder der erste
oder der dritte Operationsmodus eingeschaltet ist, wenn
das Signal Q\ »1« ist, wird dieses Signal Q\ dem
Transistor TRA (F i g. 3) als erstes und drittes Modussignal Si+3 zugeführt. Wenn das UND-Tor Av (Fig.7)
durchgeschaltet und das UND-Tor A^ nicht Jurchge
schaltet ist, werden wieder die zweiten Modussignale S2
und S2' erzeugt.
Wenn die in den Speicherschaltungen 22-1 bis 22-12 für entdeckte Noten gespeicherten Noten sämtlich
durch wiederholte Durchführung des dritten Modus während der Perioden tt, fs und fe ausgewählt worden
sind, erzeugt das ODER-Tor OR9 (F i g. 3) ein »O«-Signal,
und das Signal AN wird ebenfalls »0«. Dies zeigt an. daß der dritte Modus für den jeweiligen Block
beendet wird. Wenn noch gespeicherte Blöcke übrig
mi sind (d.h., das Signal MB— 1), muß der zweite Modus
von neuem durchgeführt werden. Daher werden die zweiten Modussignale S2 und S2 entsprechend dem
Ausgangssignal des UND-Tores A17 von neuem erzeugt.
Bei dem oben beschriebenen Ausführungsbeispiel sind
1-, noch Signale in den Speicherschaltungen 31-2, 31-3 und
31-12 für die Blöcke Ut. L') und P\ gespeichert, so daß die
/weiten Modussignale S> und S2 in einer Periode I7
(F i g. 8) erzeugt w erden.
Während des zweiten Modus in der Periode t3 erzeugt
der Blc-ckwortgenerator 330, dem ein »1 «-Signal von
der Torschaltung 32-1 (Fig.4{a)) für den Block U5
zugeführt worden war, ein Blockwort K2 * — Si * , das
den Block ίΛ kennzeichnet und gibt dieses Blockwort an
die Speicherschaltung 331 zum vorübergehenden Speichern von Blockwörtern ab, die in Fig.4{b)
dargestellt ist. In dem Blockwortgenerator 330 werden die Blockwörter für die jeweiligen Blöcke Us bis Pi
durch Kombination der Kodezeichen K2, Kx, die die Art
der Tastatur kennzeichnen, mit !Codezeichen B3, B2 und
Bx, die die Art der Oktave kennzeichnen, in der in der
folgenden Tabeile I angegebenen Art gebildet
10
Tabelle I | Note | Spalte A | B3 | B2 | Bl | Spalte B | ί Ν3 | N2 | Nl |
Tastenwörler | C" | ||||||||
D | |||||||||
D" | |||||||||
E | Blockwörter | Notenwörtei | |||||||
Block | F | K2 Kl | N4 | ||||||
Tastatur | F" | ||||||||
U | G | 0 | 0 | 0 | |||||
L | G" | 0 1 | 0 | 0 | S | ||||
P | A | 1 U | 0 | 1 | 0 | ||||
Oktave | A" | 1 1 | 0 | 1 | 1 | ||||
0 | B | 1 | 0 | 0 | |||||
1 | C | 1 | 0 | 1 | |||||
2 | |||||||||
3 | 0 | 0 | 0 | ||||||
4 | C | 0 | 1 | ||||||
5 | 0 | 1 | 0 | ||||||
1 | 0 | 0 | |||||||
1 | 0 | 1 | |||||||
0 | 1 | 1 | 0 | ||||||
0 | 0 | 0 | 0 | ||||||
0 | 0 | 0 | 1 | ||||||
0 | 0 | 1 | 0 | ||||||
0 | 1 | 0 | 0 | ||||||
0 | 1 | 0 | 1 | ||||||
1 | 1 | 1 | 0 | ||||||
1 | |||||||||
1 | |||||||||
1 | |||||||||
1 | |||||||||
1 |
JO
Beispielsweise setzt sich das Blockwort für den Block L/5 aus den Bestandteilen »01« und »101« zusammen,
von denen der erste das obere Manual i/und der zweite die fünfte Oktave kennzeichnet In diesem Blockwort
sind die Bits Kx (K1*), B3 (B3*) und Bx (Bx*) jeweils
»1 «Signale und die Bits Ki (K2*) und B2 (B2*) sind
»Οκ-Signale. In dem Bloclcwortgenerator 330 erzeugt feo
eine ODER-Schaltung OR9 ein Signal mit dem Bit K2*,
eine ODER-Schaltung ORX0 das Bit K,*, eine ODER-Schaltung
OR1, das Bit B3*, eine ODER-Schaltung ORn
das Bit B1* und eine ODER-Schaltung OAn das Bit Bx*.
Das Ausgangssignal der Torschaltung 32-1 für den »,5 Block LZ5 wird den ODER-Schaltungen OR10, ORu und
OR\3 zugeführt, und die Bits K\*, B3* und Bx* erhalten
»!«-Signal. Demnach wird als Blockwort Ki*, Kt*, B3*,
B2* und B\* die Kombination »01101« erzeugt, die den
Block Us kennzeichnet
Gemäß Fig.4(b) enthält die Speicherschaltung 331
zur vorübergehenden Blockwortspeicherung Speicherschaltungen 331a bis 331e für die jeweiligen Bits K2* bis
B\* des Blockwortes. In der Zeichnung ist nur die
Speicherschaltung 331a für das Bit Ki* detailliert dargestellt, jedoch sind die anderen Speicherschaltungen
3316 bis 331 e für die anderen Bits Kt* bis Bx* von
gleicher Konstruktion wie die Speicherschaltung 331a. In der Periode t3 wird das Blockwort von dem
Blockwortgenerator 330 den Speicherschaltungen 331a bis 331 e zugeführt, wobei jedes Signal der einzelnen Bits
Ki* bis Bx* der jeweiligen Speicherschaltung zugeleitet
wird.
In den Speicherschaltungen 331a bis 331e wird das Blockwort über ODER-Tore ORXA in Verzögerungs-Flip-Flops
DFf1 eingespeichert Die Flip-Flops DF6
erzeugen einen Takt später, d. h., in der Taktperiode U,
entsprechende Ausgangssignale, die der AusgangstorschaJtung 332 für die Blockwörter zugeführt werden,
sich aber über die ODER-Tore ORu in den Flip-Flops
DFf1 selbsthalten. Genauer gesagt, da ein UND-Tor /4i9
ein Bereitfchaftsmodussignal und über einen Inverter k
ein zweites Modussignal S0+2 erhält, das bei allen
anderen Moden als dem Bereitschaftsmodus oder dem zweiten Modus »0« ist, z. B. in dem dritten oder in dem
ersten Modus, ist ein invertiertes Signal während der Perioden U, /5 und fc »1«, und das UND-Tor Ax<>
wird daher durchgeschaltet und die Inhalte der Flip-Flops DFb halten sich selbst. Das von der Modussteuerschaltung
42 (F i g. 7) erzeugte Signal Qi wird als Signal So + 2
verwandt weil das Signal Qx in dem ersten oder dem
dritten Modus »0« ist, wogegen es in dem zweiten oder in dem Bereitschaftsmodus »1« ist.
Auf die soeben beschriebene Weise wird das Blockwort K2* bis Si*, das von dem Blockwortgenerator
330 während des zweiten Modus in der Periode fj geliefert worden ist, wie Fig.8(j) zeigt, während des
dritten Modus, der sich über die Perioden u bis tb
erstreckt, in dem Blockworispeicher 331 vorübergehend gespeichert. In der Periode (7, in der wieder auf den
zweiten Modus umgestellt wird, wird das Blockwort des Blocks i/5, das durch die Flip-Flops DFb der Speicherschaltung
331 um einen Takt verzögert worden ist, von der Speicherschaltung 331 ausgegeben, jedoch wird
dieses Blockwort von der Ausgangstorschaltung 332 (F i g. 4(b)) zurückgehalten.
Die Ausgangssignale der Speicherscnaltungen 331a
bis 331 e zur vorübergehenden Speicherung, die die Signale der jeweiligen Bits des Blockworts speichern,
werden UND-Schaltungen A20 bis A2t in der Ausgangstorschaltung
332 für Blockwörter zugeführt Die UND-Tore Λ20 bis An erhalten ferner ein von der
Notenerkennungsschaltung 20 (Fig. 3) geliefertes Signal
MN, das angibt, daß eine Note gespeichert ist Die UND-Tore werden synchron mit der Zuführung eines
Notenwortes durchgeschaltet. Das Signal MN wird von
dem ODER-Tor ORa der Torschaltung 23-13 (F i g. 3) für die Note Ci der niedrigsten Prioritätsordnung geliefert.
Während des dritten Modus wird das Signal MN(F i g. 8 (I)) jedesmal dann erzeugt, wenn das »1 «-Signal von den
Flip-Flops DF2 der Speicherschaltung 22-1 bis 22-13 für
entdeckte Noten einem Notenwortgenerator 240 über die Torschaltungen 23-1 bis 23-13 geliefert wird.
Der Notenwortgenerator 240 in F i g. 3 erzeugt Kodewörter, die Notennamen darstellen und von denen
jedes aus mehreren Bits /V4, N3, N2 und Nx besteht Jede
Note C * , D... B, C ist in der in Spalte B von Tabelle i
gezeigten Weise kodiert In dem Notenwortgenerator 240 bilden die Ausgangssignale der ODER-Tor ORm,
ORj6, ORu und OAi8 die Signale für die Bits N4, N3, N2
und Ni. Die Ausgangssignale der TorschrJtungen 23-1 bis 23-13, die den jeweiligen Noten entsprechen, werden
entsprechend den Inhalten in Spalte B in Tabelle I den ODER-Toren OAi5 bis ORw zugeführt Demnach ist der
Inhalt des Notenwortes N4, N3, N2, Ni, das in dem dritten
Modus von dem Notenwortgenerator 240 erzeugt wird, in der Periode U »1110«, was der Note C entspricht, in
der Periode is »1101«, was der Note B entspricht und in
der Periode fe »0100«, was der Note Eentspricht
Diese Notenkodewörter werden gemäß F i g. 8(m) ausgegeben. Das Signal MN, das anzeigt daß eine Note
gespeichert ist, wird ebenfalls in Synchronisation mit dem Notenwort erzeugt, wie F i g. 8(1) zeigt
Die UND-Tore A2O bis A2A der Blockwort-Ausgangstorschaltung
332 (F i g. 4(b)) werden daher nur während des dritten Modus (d. h. in den Periode r4 bis r6)
durchgeschaltet um kontinuierlich das Blockwort K2, Ku B3, B2, B\ für den Block (Λ zu erzeugen, wie es in
Fig. 8(n) dargestellt ist Gleichzeitig werden die Notenwörter N4, N3, N2, N\ für die Noten C, B und E
sequentiell erzeugt Die betätigten Tastenschalter in der Tastenschaltermatrix 10 können durch Tastenwörter
erkannt werden, die aus Kombinationen des Blockwortes ^2-Si und des Notenwortes N4-Ni bestehen. In einer
(nicht dargestellten) Schaltung werden die Tastenwörter, die jeweils eine gedruckte Taste repräsentieren,
weiter verarbeitet
Auf die oben beschriebene Weise erfolgt die Erkennung der Tastenschalter in einem Block durch
wiederholte Durchführung des dritten Modus und es werden nur die Tastenwörter K2 bis Ni der betätigten
Tastenschalter hintereinander in Serie erzeugt, ohne daß ein Zeitverlust entsteht.
Die niedrigste Taste für die Oktave 0 in Spalte B von Tabelle I ist aus Gründen der einfacheren Verdrahtung
der Tastenschalter in der ersten Oktave enthalten. Das · Blockwort B3, B2, B\ für die niedrigste Taste für die
Oktave 0 muß daher »0, 0, 0« lauten, wie in Tabelle I dargestellt ist Aus diesem Grunde wird ein Signal GS,
das die Note C der 0-ten Oktave darstellt, über einen Inverter Iu an den dritten Eingangsanschluß des <
UND-Tores A2A, das dem Bit B in der Blockwort-Ausgangstorschaltung
332 (Fig.4 (b)) entspricht, gelegt. Das Signal CoS ist das Ausgangssignal der Note G der
Torschaltung 23· 13 (F i g. 3) und kennzeichnet, daß das Notenwört für die Note G erzeugt worden ist, wenn das
Ausgangssignal der Torschaltung 23-13 ein »1«-Signal ist Das UND-Tor A24 der Schaltung 332 wird daher
durch Anlegen des Signals GS gesperrt und das Bit B\ wird »0«. Dadurch wird das Blockwort der Oktave 0
erzeugt Wenn die Note G nicht ausgewählt worden ist, steht am Ausgang des Inverters I1 ein »1 «-Signal und das
UND-Tor A2A wird nicht gesperrt.
Bei einem elektronischen Musikinstrument wird das UND-Tor A25, das die Ausgangssignale der Speicherschaltungen
331a, 3316 (Fig.4 (b) für die zeitweilige
Speicherung der Blockwörter, d. h. den Tastaturteil K2,
K\, erhält, zur Erzeugung eines Einzeltones der Pedaltastatur verwandt Das UND-Tor AK erkennt das
Signal »11«, das das Kodewort K2, K\ der Pedaltastatur
P darstellt und liefert ein Pedaltastatur-Erkennungssignal PC, das den Speicherschaltungen 22-1 bis 22-13 für
erkannte Noten in der Erkennungsschaltung 20 (F i g. 3) anzeigt, daß der erkannte Block der Pedaltastatur
angehört Dieses Signal PC wird von einem Inverter /8
invertiert und das invertierte Signal »0« wird zur Sperrung des LND-Tores A1 der Speicherschaltung
22-1 bis 22-13 benutzt Die Flip-Flops DF2 der
ι Speicherschaltungen 22-1 bis 22-13 halten sich somit
nicht selbst so daß die Noten der betätigten Tastenschalter des in dem zweiten Modus erkannten
Pedaltastatur-Blockes nur für eine Taktzeit gespeichert werden und von den gespeicherten Noten nur eine
ι sinzelne Note des ersten Frioritätsranges ausgewählt
wird. Der dritte Modus dauert daher im Falle der Pedaltastatur nur eine Taktzeit lang. Wenn der Block für
eine andere Tastatur als die Pedaltastatur bestimmt ist, ist das Signal PC »0« und das Ausgangssignal des
Inverters Ig ist ein »!«-Signal, so daß das UND-Tor A1
nicht gesperrt wird. Das vorliegende Ausführungsbeispiei, bei dem die Pedaltastatur Pin die beiden Blocks Pi
und P2 unterteilt ist, gibt dem Block P2 bei der
Produktion eines einzelnen Pedaltones eine Priorität. In der Blockerkennungsschaltung 30 in F i g. 4 (a) wird der
Speicherschaltung 31-11 des Blockes P2 ein Signal TP2
von dem Eingangs-ZAusgangs-Anschluß Tu zugeführt
und außerdem wird dieses Signal über einen Inverter /9
dem UND-Tor A2b zugeführt, um dieses zu sperren. Das
UND-Tor A2t, erhält das Signal TP\ von dem Eingangs-/
Ausgangs-Anschluß T\2 des Blockes Pi und gibt dieses
Signal ΓΡι an die Speicherschaltung 31-12 des Blockes
Pi nur dann weiter, wenn das UND-Tor A2t nicht
gesperrt ist. Aufgrund dieser Schaltung wird ein F.rkennungssignal nur in der Speicherschaltung 31-11
des Blockes P2 gespeichert, selbst wenn eine betätigte
Taste in dem ersten Modus sowohl in dem Block Pi als
auch in dem Block P2 erkannt wurde. Der zweite Modus
wird daher in bezug auf den Block P\ nicht durchgeführt. In der Periode tj werden die zweiten Modussignale 52,
5:' wieder in der zuvor beschriebenen Weise erzeugt. Da der Speicherinhalt in der Speicherschaltung 31-1
(F i g. 4 (a)) für den Block ίΛ bereits »0« geworden ist,
wird das in der Speicherschaltung 31-2 für den Block U*
gespeicherte »1 «-Signal von der Torschaltung 32-2 ausgewählt und von dem UND-Tor Aa dieser Torschaltung
32-2 ein »1 «-Signal erzeugt. Auf diese Weise wird der zweite Modus im Hinblick auf den Block Ua in der
Periode ti in derselben Weise durchgeführt wie in der
Periode f3. In der nächsten Taktperiode ie (F i g. 8) wird
der dritte Modus in bezug auf die erkannte Note des Blockes Ua ausgeführt. Es sei beispielsweise angenommen,
daß die Tastenschalter für die Noten B und A in dem Block Ua, der Tastenschalter für die Note Ein dem
Block U3 und der Tastenschalter für die Note Ein dem
Block Pi EIN-geschaltet sind. Die jeweiligen Schaltungsteile
in den F i g. 3, 4 und 7 arbeiten in derselben Weise wie in dem oben erläuterten Fall des Elockes U$
und erzeugen die in Fig.8 dargestellten Signale. Dann werden der zweite Modus und der dritte Modus
wiederholt und die Erkennung aller betätigter Tastenschalter wird in der Periode Uz beendet. Im einzelnen
werden die Notenwörter M bis Ni für die Noten ßund
A mit dem Blockwort K2 bis ßi für den Block Ua erzeugt,
wie es in F i g. 8 (m) und 8 (n) dargestellt ist. Danach wird das Notenwort N4 bis Ni für die Note E mit dem
Blockwort K2 bis B\ für den Block U3 und das Notenwort
N4 bis Ni für die Note Emit dem Blockwort K2 bis B\ für
den Block Pi erzeugt Entsprechend F i g. 8 wird der Starvmpuls TC von der in F i g. 7 dargestellten
Impulsflanken-Erkennungsschaltung 41 erzeugt. Da jedoch zu diesem Zeitpunkt in dem dritten Modus
gearbeitet wird, sind beide Ausgangssignale Qi, Q2 des
Flip-Flops DF*, DFi der Steuerschaltung 42 »1« und die
Signale Q\, Q2 sind beide »0«, so daß der Impuls TC
ignoriert wird. In der Periode tu sind alle in den
Speicherschallungen 31-1 bis 31-12 gespeicherten Signale ausgegeben worden und das Signal MB für
gespeicherte Blöcke ist daher »0« geworden. Außerdem sind alle in den Speicherschaltungen 22-1 bis 22-13
gespeicherten Signale ausgewählt worden und das Signal AN, das anzeigt, daß irgendeine Note gespeichert
ist, ist »0« geworden. Demnach werden die Eingangssignale der UND-Tore Λμ bis A^ der Steuerschaltung 42
»0« und die Eingangssignale D\, D2 der Flip-Flopj DFa
und DFi werden ebenfalls »0«. Die Signale Q1, Q2
werden in der nächsten Taktperiode fn »1« und veranlassen, daß das UND-Tor An das Bereitschaftsmodus-Signal
So erzeugt. Der Operationsmodus tritt daher in den Bereitschaftsmodus, d. h. den vierten Modus über.
Wenn in diesem Bereitschaftsmodus der Startimpuls TC erzeugt wird, wird das erste Modussignal Si einen
Takt später in der gleichen Weise erzeugt, wie es oben schon erläutert wurde (gleichzeitig mit dem ersten und
dritten Modussignal S\+3). Demnach wird wieder der
erste Modus ausgeführt und dann die zweiten und dritten Moden wiederholt. Auf die beschriebene Weise
werden die Tastenwörter K2, K], B), ... /V4, ... /V1
nacheinander von dem Notenwortgenerator 240 der Notenerkennungsschaltung 20 und von der Blockwort-Ausgangstorschaltung
332 der Blockerkennungsschaltung 30 ausgegeben. Die Periode des niederfrequenten
Taktes LC (oder Impulses TC) bestimmt den Beginn einer Reihe von Erkennungsoperationen. Wenn die
Erkennungsoperation langer dauert als die Periode des Taktes LC, wird eine Wiederholungsoperation durchgeführt,
in einer Periode, die ein ganzzahiiges Vielfaches der Taktperiode LC ist.
Bei der oben beschriebenen Ausführungsform wird die Spannung Vdd von den Signalquellen 21-1 bis 21-13
der Notenerkennungsschaltung 20 und den Signalquellen 34-1 bis 34-12 der Blockerkennungsschaltung 30
oder Erdpotential an die Leitungskapazitäten G\ <T„ de,-Tastenschaltermatrix
10 nur für eine kurze Zeit gelegt. während der eine derartige Spannung benötigt wird, um
die Leitungskapazitäten C^ Cn aufzuladen oder zu
entladen. Daher wird in der Tastenschaltermatrix 10 und den Speicherschaltungen 22-1 bis 22-13 Energie nur
vorübergehend und nicht dauernd verbraucht. Diese Reduzierung des Energieverbrauchs stellt einen großen
Vorteil dar.
Nachfolgend wird anhand von Fig. 9 ein Beispiel beschreiben, bei dem keine Leitungskapazitäten Ci, Cr
verwendet werden. In Fig. 9 sind die anderen Schaltungen mit Ausnahme der Sigiialqueilen 2Γ-1 bis
21'-13 der Noten-Erkennungsschaltung 20 und der Signalquellen 34'-l bis 34'-12 der Block-Erkennungsschaltung
30 fortgelassen, weil diese fortgelassenen Schaltungen dieselbe Konstruktion haben wie die
entsprechenden Schaltungen in den F i g. 3 und 4. In den Signalquellen 2Γ-1 bis 2Γ-13 der Noten-Erkennungsschaltung
20 wird die Spannung Vo0 permanent über die
Widerstände RR der Noteneingangs-ZAusgangs-An-Schlüsse
H\ bis W13 der Tastenschaltennatrix 10 zugeführt und ferner Invertern U, der Speicherschaltungen
22-1 bis 22-13 für erkannte Note zugeleitet Demnach wird permanent ein »1«-Signal über die
Notenanschlüsse Wi bis //13, die Spaltenleitungen n\ bis
ni3, die Dioden DD, die betätigten Tastenschalter, die
Zeilenleitungen b-t bis bn der Blöcke, denen die
betätigten Tastenschalter angehören und den Block-
Eingangs-/Ausgangs-Anschlüssen Γι bis Tn zugeleitet.
Signale 77Λ bis TP\ (»1 «-Signale) der Blöcke, in denen
die betätigten Tastenschalter aufgefunden worden sind, werden UND-Toren A\ der Speicherschaltungen 31-1
bis 31-12 (Fig.4 (a)) für erkannte Blöcke zugeleitet.
Wenn nach Erzeugung des ersten Modussignals S] der erste Modus ausgeführt wird, werden die entdeckten
Blöcke in den entsprechenden Speicherschaltungen 31-1 bis 31-12 (Fig.4 (a)) gespeichert. Dann geht die
Betriebsart auf den zweiten Modus über und die Signale der Blöcke, die von den Block-Prioritätsschaltungen
32-1 bis 32-12 (Fig.4 (a)) in einer bestimmten
Prioritätsordnung ausgewählt worden sind, werden den Transistoren TRC der entsprechenden Signalquellen
34'-l bis 34'-12 (F i g. 9) zugeführt und schalten dadurch diese Transistoren TRC. Die Schaltung zwischen einer
der Signalquellen 2Γ-1 bis 2Γ-13. die der Note des
betätigten Tastenschalters entsprechen und dem geerdeten Transistor TRC, der nun im EIN-schaltzustand ist,
leitet über einen der Anschlüsse 71 bis Tn für den Block
in dem der Transistor TRC eingeschaltet ist, eine entsprechende Zeilenleitung b\ bis bn. den betätigten
Tastenschalter des Blockes und die Diode DD, eine der Spaltenleitungen n\ bis rtu entsprechend dem betätigten
Tastenschalter und einen entsprechenden Notenanschluß H\ bis W|j. Wenn die Schaltung leitend ist, wird
dem Inverter U des Notenspeichers der dem betätigter Tastenschalter entspricht, ein »0«-Signal zugeführt
Dadurch wird die Note des betätigten Tastenschalter« erkannt und in einer der Speicherschaltungen 22-1 bis
22-13 gespeichert. Dann wird der zweite Modus ausgeführt. Bei diesem Ausiührungsbeispiel wird eine
konstante Leistung verwandt, so daß die Transistorer TRA und TRB zum Aufladen und Entladen dei
Leitungskapazitäten Cb. Cn nicht erforderlich sind.
Die obige Beschreibung erfolgte anhand eine; Anwendungsbeispiels, bei dem die Schaltung zui
Erkennung einer gedrückten Taste an der Tastatur eine!
elektronischen Musikinstrumentes verwendet wird Demnach ist eine Schaltung, in der das Tastenwort K
bis M', das aus dem Blockkodewort und dem Notenwor
besteht, die von der Noten-Erkennungsschaitung 20 unc
eier Block-Erkennungsschaltung 30 erzeugt werden verarbeitet, eine solche, die ein Musiktonsignal mi
bestimmtem Grundton in Abhängigkeit von derr erkannten Tastenwort erzeugt und dabei die Tonfarb«
und die Lautstärke steuert.
Die Erfindung ist nicht nur bei einem elektronischer Musikinstrument anwendbar, sondern beispielsweise
auch bei einer Eingabevorrichtung für einen Computer mit zahlreichen Schaltern. Mit der Vorrichtung könner
sehr effizient und ohne Zeitverlust die betätigter Schalter entdeckt werden.
Bei dem Ausführungsbeispiel, das in F i g. 3 und F i g. <
(a) dargestellt ist, wird die Kapazität Cn auf de;
Notenseite während des ersten Modus aufgeladen un< die Kapazität Cn, die dem betätigten Tastenschalte:
entspricht, wird während des zweiten Modus entlader Die Konstruktion kann auch so geändert werden, dal
die Kapazität Cn während des ersten Modus entladet
wird. In diesem Falle müssen die Signalquellen 21-i bi
21-13 und 34-1 bis 34-12 in gewissem Umfanj
abgeändert werden.
Fig. 10 zeigt ein Beispiel derartiger modifizierte
Signalquellen. Die Transistoren TRA'der Signalquellei
21-1 bis 21-13 auf der Notenseite sind geerdet un< diesen Transistoren TRA' wird ein erstes Modussigna
Si (S; +s) zugeführt. Die Transistoren TRB' de
Signalquellen 34-1 bis 34-12 auf der Blockseite sind mit
einer Energiequelle Vdo verbunden, und diesen Transistoren
TRB' wird ein Bereitschaftsmodus-Signal zugeführt. Die Dioden DD sind umgekehrt gepolt wie bei
dem Ausführungsbeispiel in F i g. 3.
Wenn das Bereitschaftsmodus-Signal S, erzeugt wird.
wird die Spannung VDoandie Blockanschlüsse 7Ί bis Γι:
über die Transistoren 77?ß'gelegt und dabei werden die Leitungskapazitäten Q,ι bis Cm? auf der Blockseite
aufgeladen. Dann wird das erste Modussignal S\ erzeugt und die Transistoren TRA' werden in den leitenden
Zustand geschaltet, wobei sich die Leitungskapazitäten Cn auf der Notenseite entladen. Auf diese Entladung hin
lädt sich die Leitungskapazität (Cb] bis Cb]2), die dem
Block, der den betätigten Tastenschalter enthält, entspricht, auf. Der Block, der den betätigten Tasten
schalter enthält, wird durch diese Entladung der Leitungskapazität erkannt. In dem erkannten Block
wird ein »O«-Signal von dem entsprechenden Anschluß 71 bis T]2 erzeugt. Dieses Signal wird durch einen
Inverter /N in ein »1«-Signal invertiert und danach an die Speicherschaltungen 31-1 bis 31-12 für entdeckte
Blöcke weitergeleitet.
In demselben Modus wird ein Transistor TRC in
einer der Signalquellen 34-1 bis 34-12 die dem von den
Torschaltungen 32-1 bis 34-12 ausgewählten einzelnen Block entspricht, in den leitenden Zustand versetzt und
eine einzelne Leitungskapazität (eine von Cb) bis Cb]2),
die dem speziellen Block entspricht, wird aufgeladen. In den Signalquellen für die übrigen Blöcke werden die
Transistoren TRD' leitend gemacht und die übrigen Leitungskapazitäten werden sämtlich entladen.
Den Spaltenleitungen Πι bis nu wird daher ein Signal
über den betätigten Tastenschalter in dem einzelnen erkannten Block zugeführt und eine der Leitungskapazitäten
Cn 1 bis Cn u, die dem betätigten Tastenschalter
entspricht, wird aufgeladen. Auf diese Weise wird die Note des betätigten Tastenschalters erkannt. Da von
einem der Anschlüsse H\ bis f/n, der der erkannten
Note entspricht, ein »1 «-Signal erzeugt wird, ist der Inverter U gemäß Fig. 2 in den Speicherschaltungen
22-1 bis 22-13 für erkannte Noten nicht erforderlich,
sondern das Ausgangssignal wird von den Anschlüssen H\ bis H\ 2 direkt der UN D-Schaltung A„ zugeführt.
Selbst wenn in der Tastenschaltermatrix 10 ein Leckwiderstand vorhanden sein sollte, wird dadurch die
Funktion der Schaltung in keiner Weise beeinträchtigt. Wenn beispielsweise der Leckwiderstand in der
Größenordnung von 1 ΜΩ liegt, und jedes der Kapazitätselemente Cn, bis Cn und C£>, bis Cbn, etwa
1 nF beträgt, ist die Zeitkonstante ein nF χ 1 ΜΩ = 1 ms.
Dies ist ausreichend groß gegenüber der Frequenz des Taktes Φα (bei dem obigen Beispiel etwa 24 μ5), so daß
der Leckwiderstand keine nachteilige Wirkung auf die Kapazitätselemente ausübt
Die obige Beschreibung erfolgte an einem Ausführungsbeispiel, bei dem nur die Tastenwörter der
betätigten Tasten erzeugt werden. Im folgenden wird nun ein Ausführungsbeispiel beschrieben, bei dem in
dem Intervall der Erzeugung des Tastenwortes ein Startkodewort erzeugt wird. Das Startkodewort ist
eindeutig von dem Tastenwort unterschiedbar und wird zur Erkennung des Loslassens einer Taste (im
Gegensatz zum Drücken der Taste (Betätigen) verwandt
Das Ausführungsbeispiel unterschiedet sich von dem vorher beschriebenen Ausführungsbeispiel darin, daß
die in Fig.3 gezeigte Schaltung durch die in Fig. 11
dargestellte Schaltung ersetzt ist, und daß der Modussignal-Generatoi· in F i g. 7 durch die entsprechende
Schaltung in F i g. 12 ersetzt ist. Die Schaltung in F i g. 11 unterscheidet sich von derjenigen in Fig. 3
darin, daß den ODERToren OR]·, bis OR\K ein Signal
5Sc zugeführt wird und ist im übrigen gegenüber der
Schaltung von F i g. 3 unverändert. Die nachfolgende Beschreibung ist auf die Unterschiede der Schaltungen
beschränkt und insbesondere auf die Erzeugung des Startkodewortes. Das Startkodewort SC wird durch
Anlegen eines Start-Bestimmungssignals SSc an einen Notenwortgenerator 240 (Fig. 11) erzeugt. Das Start-Bestimmungssignal
wird allen ODER-Torschaltungen O/?i5, OR]b, ORu und OR^ des Notenwortgenerators
240 zugeführt, so daß die jeweiligen Bits Mi, Ni, N2, N]
!>!« werden. Die !n.haUe der jeweiligen Bit«- K2, K,, R,,
B2, B\. Na, /V1, N2, Nt des Startkodewortes SC sind
»000001111«. Der Inhalt des Startkodewortes SC ist
klar unterschiedbar von dem Inhalt des Tastenwortes KCfür die entdeckte betätigte Taste. Das Start-Bestimmungssignal
SSc wird während des Bereitschaftsmodus erzeugt, wie später noch erläutert wird, und das
Tastenwort KC wird niemals gleichzeitig mit dem Startkodewort SCerzeugt. Die Bits K2, K1, ß3, S2, B] sind
zu dieser Zeit sämtlich »0«. Das Start-Bestimmungssignal SSc muß nicht notwendigerweise einem Blockworlgenerator
330 zugeführt werden, und die Inhalte der Bits K2 bis B\ sind »00000« ohne irgendeine spezielle
Operation.
Das Start-Bestimmungssignal SSc wird unter Steuerung durch einen Steuerzähler 43 einer Steuerschaltung
40 (F ig. 12) so erzeugt, daß das Startkodewort SCin im
wesentlichen regelmäßigen Abständen erzeugt wird. Der Steuerzahler 43 (Fig. 12) zählt im Oktan-System
und enthält drei Verzögerungs-Flip-Flops DFi. DF» und
DFq, die jeweils einer Stufe einer dreistelligen Binärzahl
entsprechen, Exklusiv-ODER-Tore ER\. ER2 und ERi
und UND-Tore A2i und A211. Da der Steuerzähler 43 ein
Oktan-Zähler ist, werden acht Zählungen verwendet (d. h. von 0 bis 7 in Dezimalschreibweise). Ob der
Zählerstand »7« ist oder nicht, wird erkannt, indem die Ausgangssignalc der Flip-Flops DF- bis DF* dem
UND-Tor A2* zugeführt werden. Die Zahl 7 in
Dezimalschreibweise lautet in Binärschreibweise »111«,
so daß das Ausgangssignal »1« des UND-Tores A2*. das
erzeugt wird, wenn alle drei Bits »1« sind, den Zählwert 7 darstellt. Wenn der Zählwert zwischen 0 und 6 liegt, ist
das Ausgangssignal des UND-Tores A2* »0«.
Als Zählimpuls für den Zähler 43 wird der Siartimpuls
TC verwandt. Wenn die Periode des niederfrequenten Taktes LC. die von außen angelegt wird, etwa 500 μα
beträgt, wird der Startimpuls TC ebenfalls mit einem Intervall von etwa 500 μ5 erzeugt. Dieses Intervall ist
ungefähr 20mal so lang wie dasjenige des Taktimpulses Φα- Die Beziehung zwischen dem niederfrequenten
Takt LC und dem Startimpuls FC ist in Fig. 13{a) und
13(b) dargestellt. Wenn die Periode des niederfrequen ten Taktes zu etwa 1 ms eingestellt wird, beträgt auch
die Periode des Startimpuls TQ d. h. die Periode der
Zählimpulse für den Zähler 43,1 ms.
Wenn der Zählwert im Zähler 43 sich von 7 unterscheidet wird das Ausgangssignal des UND-Tores
A29 von dem Inverter /10 zu einem »1 «-Signal invertiert
und der Startimpuls TUwird über das UND-Tor Ax und
das ODER-Tor OÄ!9 dem Zähler 43 zugeführt Das
Ausgangssignal GC des ODER-Tores OR^ wird als
Zählimpuls für den Zähler 43 verwandt Wenn der Zählwert des Zählers 43 sich von 7 unterscheidet wird
der Zählimpuls GC synchron mit dem .Startimpuls TC
erzeugt, wie in Fig. 13(c) dargestellt ist. Der Zähl wert
des Zählers 43 wächst entsprechend der Erzeugung der Zählimpulse CC, wie in Fi g. 13(d) dargestellt ist. Wenn
der Zähkvert des Zählers 43 7 beträgt, wird das Ausgangssignal »1« des UND-Tores .4>
an das UND-Tor An gelegt, während der Startimpuls TC
ebenfalls dem UND-Tor ,4n zugeführt wird. Das
UN D-Tor A^empfängt ferner Signale Q\ und 0-'· Wenn
die Signale Q\ und Q? beide »1« sind, wird nach dem
Bereitschaftsmodus gearbeitet. Das Ausgangssigna! des UND-Tores An wird nicht nur dem ODER-Tor O/?i«zur
Erzeugung des Zählimpulses GC zugeführt, sondern außerdem dem Notenwortgenerator 240 (Fig. 10) als
Starl-Besiimmungssignal 55c. Die Bedingungen, unter
denen das Start-Bestimmungssignal 55c, d.h. das .Startkodewort Sc, erzeugt wird, lautet, daß i. der
Zählwert des Zählers 43 7 beträgt, und daß 2. der Startimpuls TC in dem Bereitschaftsmodus (im vierten
Modus) erzeugt worden ist.
Wie oben schon erläutert wurde, beginnt ein Erkennungsvorgang aller Tastenschalter durch Umschaltung
von dem Bereitschaftsmodus zu dem ersten Modus mit Erzeugung des Startimpulses 7"C Die
Erkennung aller betätigter Tastenschalter ist beendet, be/or der nächste Startimpuls TC erzeugt wird und
nachdem die Betriebsart in den Bereitschaftsmodus übergegangen ist, beginnt die Erkennung der betätigten
Tastenschalter von neuem nach Erzeugung des nächsten Startimpulses TC. Ein Erkennungsvorgang für all?
betätigten Tastenschalter wird also in dem Intervall der Erzeugung der Startimpulse (d. h. in einer Periode des
niederfrequenten Taktes LC) ausgeführt und die Erkennung aller betätigter Tastenschalter wird entsprechend
dem Impuls TC wiederholt. Es kann jedoch der lall auftreten, daß ein Erkennung^vorgang innerhalb
einer Periode der Impulsfolge TCnicht beendet worden ist, wenn sehr viele Tasten gleichzeitig gedrückt werden.
Wenn beispielsweise der Erkennungsvorgang zum Zeilpunkt tm\ (Fig. 13) nicht beendet ist, wenn der
Impuls TCerzeugt wird, erfolgt die Tastenerkennung in
dem zweiten oder in dem dritten Modus. Als Folge davon wird das UND-Tor An nicht durchgeschaltet und
das Start-Bestimmungssignal SSc wird nicht erzeugt. Der Zählimpuls CC wird ebenfalls nicht erzeugt, so daß
der Zähler 43 den Zählwert 7 beibehält. Wenn der Erkennungsvorgang zu einem Zeitpunkt tm; beendet
worden ist. wenn der nächste Startimpuls TC erzeugt wird, so wird das Start-Bestimmungssignal 55cerzeugt,
wie es in Fig. 13(e) dargestellt ist und der Zählimpuls
GCwird dem Zähler 43 zugeführt.
Aus der obigen Beschreibung geht hervor, daß die Periode der Erzeugung der Start-Bestimmungssignale
55c, d. h. des Startkodewortes SC generell von der Periode des niederfrequenten Taktes LC und der
Anzahl der Stufen des Steuerzählers 43 bestimmt wird,
jedoch ausnahmsweise um eine Periode des Taktes LC (oder in extrem seltenen Fällen um zwei Perioden)
langer sein kann. Im Falle von Fig. 13 ist die Periode
der Erzeugung des Start-Bestimmungssignals SSc (Startkodewortes SC) etwa achtmal so lang wie die
Periode des Taktes Z.Cund in einem außergewöhnlichen Falle neunmal so groß. Wenn die Periode des Taktes
Z.C5(X^s beträgt, beträgt die Periode der Erzeugung
des Startkodewortes SC etwa 8 ms. Die Verwendung des Startkodewortes ist insoweit vorteilhaft, als die
Zeitverzögerung vom Beginn der Tastenbetätigung bis zur Erzeugung des Startkodewortes verhindert, daß die
Prellphase des Tastenschalters aufgenommen wird.
Hier/u 10 Matt Zeichnungen
Claims (1)
1. Einrichtung zur Identifizierung betätigter Tastenschalter aus einer Vielzahl von Tastenschaltern,
die in Form einer Tastenschalter-Matrix in Zeilen und Spalten geschaltet sind, wobei die
Spaltenleitungen Blöcke von Noten bezeichnen und an eine Signalquelle angeschlossen sind und die
Zeilenleitungen Noten bezeichnen und an eine Erkennungsschaltung angeschlossen sind, dadurch
gekennzeichnet, daß
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50099152A JPS5223324A (en) | 1975-08-15 | 1975-08-15 | Key coder |
JP50099151A JPS5941197B2 (ja) | 1975-08-15 | 1975-08-15 | キ−スイッチ動作検出方法 |
JP50100877A JPS5224516A (en) | 1975-08-20 | 1975-08-20 | Key switch operation detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2636281A1 DE2636281A1 (de) | 1977-02-24 |
DE2636281C2 true DE2636281C2 (de) | 1982-06-03 |
Family
ID=27308875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2636281A Expired DE2636281C2 (de) | 1975-08-15 | 1976-08-12 | Einrichtung zur Identifizierung betätigter Tastenschalter aus einer Vielzahl von Tastenschaltern |
Country Status (6)
Country | Link |
---|---|
US (2) | US4148017A (de) |
CA (1) | CA1086539A (de) |
DE (1) | DE2636281C2 (de) |
GB (1) | GB1555979A (de) |
IT (1) | IT1083954B (de) |
NL (1) | NL7609031A (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6034758B2 (ja) * | 1976-04-26 | 1985-08-10 | 株式会社河合楽器製作所 | キ−アサイナ |
US4348928A (en) * | 1976-09-24 | 1982-09-14 | Kabushiki Kaishi Kawai Gakki Seisakusho | Electronic musical instrument |
US4214500A (en) * | 1977-06-10 | 1980-07-29 | Nippon Gakki Seizo Kabushiki Kaisha | Electronic musical instruments |
JPS5477532A (en) * | 1977-12-02 | 1979-06-21 | Matsushita Electric Ind Co Ltd | Key identifying circuit |
JPS54145515A (en) * | 1978-05-04 | 1979-11-13 | Matsushita Electric Ind Co Ltd | Electronic musical instrument |
JPS5565994A (en) * | 1978-11-10 | 1980-05-17 | Nippon Musical Instruments Mfg | Electronic musical instrument |
JPS5565996A (en) * | 1978-11-13 | 1980-05-17 | Nippon Musical Instruments Mfg | Electronic musical instrument |
DE3002859A1 (de) | 1979-01-29 | 1981-01-22 | Nippon Musical Instruments Mfg | Elektronisches musikinstrument |
US4326194A (en) * | 1979-04-16 | 1982-04-20 | The Singer Company | Dual encoded switching matrix |
JPS55142397A (en) * | 1979-04-23 | 1980-11-06 | Nippon Musical Instruments Mfg | Key information forming system for electronic musical instrument |
US4321850A (en) * | 1979-05-05 | 1982-03-30 | Nippon Gakki Seizo Kabushiki Kaisha | Electronic musical instrument with highest priority key tone production |
JPS55153992A (en) * | 1979-05-19 | 1980-12-01 | Nippon Musical Instruments Mfg | Electronic musical instrument |
JPS5636697A (en) * | 1979-09-03 | 1981-04-09 | Nippon Musical Instruments Mfg | Electronic musical instrument |
US4303907A (en) * | 1979-12-17 | 1981-12-01 | Rca Corporation | Low power switch closure sensing circuit |
US4353278A (en) * | 1980-01-28 | 1982-10-12 | Nippon Gakki Seizo Kabushiki Kaisha | Chord generating apparatus of electronic musical instrument |
US4318087A (en) * | 1980-09-08 | 1982-03-02 | Rca Corporation | Switch closure sensing circuit |
JPS5754995A (en) * | 1980-09-20 | 1982-04-01 | Nippon Musical Instruments Mfg | Electronic musical instrument |
JPS5829040A (ja) * | 1981-08-13 | 1983-02-21 | Toshiba Corp | キ−ボ−ド制御方式 |
US4667181A (en) * | 1983-07-15 | 1987-05-19 | Honeywell Inc. | Keyboard data input assembly |
US4918445A (en) * | 1988-07-20 | 1990-04-17 | Hewlett-Packard Company | Scanning, row-column type keyboard |
JPH0348180A (ja) * | 1989-04-27 | 1991-03-01 | Casio Comput Co Ltd | スイッチ状態高速検出装置 |
US20080173163A1 (en) * | 2007-01-24 | 2008-07-24 | Pratt Jonathan E | Musical instrument input device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3626406A (en) * | 1969-09-26 | 1971-12-07 | Yokogawa Electric Works Ltd | Code signal input apparatus |
US3660838A (en) * | 1970-04-02 | 1972-05-02 | Control Devices Inc | Multiple point switching apparatus |
JPS5117414B1 (de) * | 1971-05-11 | 1976-06-02 | ||
US3828643A (en) * | 1973-02-20 | 1974-08-13 | Chicago Musical Instr Co | Scanner for electronic musical instrument |
GB1464912A (en) * | 1973-02-26 | 1977-02-16 | Casio Computer Co Ltd | Information input device |
US3899951A (en) * | 1973-08-09 | 1975-08-19 | Nippon Musical Instruments Mfg | Key switch scanning and encoding system |
US3974478A (en) * | 1973-08-09 | 1976-08-10 | Nippon Gakki Seizo Kabushiki Kaisha | Key switch scanning and encoding system |
JPS5086929A (de) * | 1973-11-30 | 1975-07-12 | ||
US4041826A (en) * | 1974-08-07 | 1977-08-16 | Nippon Gakki Seizo Kabushiki Kaisha | Electronic musical instrument |
GB1518951A (en) * | 1974-09-05 | 1978-07-26 | Nippon Musical Instruments Mfg | Key assigner |
US3955460A (en) * | 1975-03-26 | 1976-05-11 | C. G. Conn Ltd. | Electronic musical instrument employing digital multiplexed signals |
-
1976
- 1976-08-06 GB GB32940/76A patent/GB1555979A/en not_active Expired
- 1976-08-09 US US05/712,815 patent/US4148017A/en not_active Expired - Lifetime
- 1976-08-12 DE DE2636281A patent/DE2636281C2/de not_active Expired
- 1976-08-12 CA CA258,932A patent/CA1086539A/en not_active Expired
- 1976-08-13 NL NL7609031A patent/NL7609031A/xx not_active Application Discontinuation
- 1976-08-13 IT IT26291/76A patent/IT1083954B/it active
-
1979
- 1979-09-17 US US06/076,319 patent/USRE32069E/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2636281A1 (de) | 1977-02-24 |
GB1555979A (en) | 1979-11-14 |
NL7609031A (nl) | 1977-02-17 |
USRE32069E (en) | 1986-01-21 |
US4148017A (en) | 1979-04-03 |
CA1086539A (en) | 1980-09-30 |
IT1083954B (it) | 1985-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2636281C2 (de) | Einrichtung zur Identifizierung betätigter Tastenschalter aus einer Vielzahl von Tastenschaltern | |
DE2751097C2 (de) | Schaltungsanordnung zum Erzeugen eines Kennsignals | |
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE2852058C2 (de) | Erkennungsschaltung für Eingangssignale eines als Tastenmatrix ausgebildeten Eingabeteils | |
DE1524136A1 (de) | Parallel-Serien- bzw. Serien-Parallelwandler | |
DE2442066A1 (de) | Steuersystem fuer elektrische geraete | |
DE2337670B2 (de) | Tastengesteuerte Dateneingabevorrichtung | |
DE2539182A1 (de) | Tastenuebertrager fuer ein elektronisches musikinstrument | |
DE2832673C3 (de) | Tastenfeldcodiersystem | |
DE2535786C3 (de) | Einrichtung zur Erzeugung eines digitalen Kodewortes zur Kennzeichnung eines Schalters in einer Schalteranordnung | |
DE1772991B2 (de) | Verfahren zum Erzeugen von Tönen einer wohltemperierten Tonleiter | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE19651713C2 (de) | Bauelement-Testgerät zum Testen elektronischer Bauelemente | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE3131897A1 (de) | Steuersignal-multiplexschaltung | |
DE2637264A1 (de) | Elektronisches musikinstrument | |
DE2824984C3 (de) | Tastenfeststellvorrichtung für ein elektronisches Musikinstrument | |
DE2525394B2 (de) | Verfahren und schaltungsanordnung zum uebertragen, einspeichern und ausspeichern von binaercodierten datenbloecken | |
DE2165758A1 (de) | Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr | |
DE2414773C2 (de) | Automatische Rhythmusanordnung für ein elektronisches Musikinstrument | |
DE2850652C2 (de) | Digitale Halbleiterschaltung | |
DE2133729B2 (de) | ||
EP0021084A1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE2312648C3 (de) | Datenverarbeitungsgerät | |
DE2723253A1 (de) | Elektronisches musikinstrument mit dynamischer speicherung von tastatursignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G10H 1/18 |
|
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: YAMAHA CORP., HAMAMATSU, SHIZUOKA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: SCHOENWALD, K., DR.-ING. FUES, J., DIPL.-CHEM. DR.RER.NAT. VON KREISLER, A., DIPL.-CHEM. SELTING, G., DIPL.-ING., PAT.-ANWAELTE, 5000 KOELN |
|
8339 | Ceased/non-payment of the annual fee |