DE2525394B2

DE2525394B2 - Verfahren und schaltungsanordnung zum uebertragen, einspeichern und ausspeichern von binaercodierten datenbloecken

Info

Publication number: DE2525394B2
Application number: DE19752525394
Authority: DE
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1974-06-07
Filing date: 1975-06-06
Publication date: 1977-11-10
Also published as: FR2280138B1; JPS571007B2; GB1516672A; JPS50156840A; CA1030269A; DE2525394C3; FR2280138A1; US4031516A; DE2525394A1

Description

Die Erfindung bezieht sich auf ein Verfahren zum Übertragen, Einspeichern und Ausspeichern von binärcodierten Datenblöcken, die aus unterschiedliche Anzahlen von Bit aufweisenden, seriell angeordneten Datenworten, zwischen denen jeweils ein Wortpositionscode angeordnet ist, gebildet werden, sowie auf eine Schaltungsanordnung zur Durchführung des Verfahrens.

Aus dem Lexikon der Datenverarbeitung, Verlag Moderne industrie, 1969, S. 557, ist es bekannt, auch Daten mit variabler Wortlänge zu verarbeiten, wobei Anfang und Ende eines jeden, unterschiedliche Anzahlen von Bit aufweisenden Wortes mit Hilfe eines auch als Wortmarke bezeichneten Wortpositionscodes bestimmt wird. Jeweils zwischen zwei benachbarten Datenworten, die seriell einen Datenblock bilden, ist ein solcher Wortpositionseode angeordnet, der beim

sen Einspeichern und Ausleben des Datenblok-

Übertrag^_. ^.^ _einer Detektorschaltung, erfaßt wird,

^keS'f^Z ustellen, daß das zuvor ausgelesene Datenwort

^u j ki und nach dem erfaßten Wortpositionscode

^beenⁿp_U ^ees Datenwort beginnt.

α 'eabe der Erfindung ist es, ein solches bekanntes

f hren so weiterzubilden, daß möglichst viele

^a ' ehe Zeichen, die in den einzelnen Datenworten

"T^ten mit einer minimalen Anzahl von Bits codiert

Hen jedoch andere und eine größere Anzahl von RK zu ihrer Codierung benötigende Zeichen innerhalb A Datenworte ein einfacher Weise erkannt und unter f/rücksichtigung ihrer größeren Anzahl von Bits pro 7 chen richtig behandelt werden.

Bei einem Verfahren der eingangs genannten Art ist , _Aufgabe gemäß der Erfindung dadurch gelöst, daß Λ Zeichen der Datenworte jeweils aus η Bit gebildet rden wenn die Zeichen numerisch sind, und jeweils ^We /η Bit gebildet werden, wenn die Zeichen Buchstaben Zeichen sind oder als numerische Zeichen einem Riicnstaben-Zeichen innerhalb des gleichen Datenwortes folgen wobei η kleiner als m ist, daß ein η Bit lufweisender Funktionscode einem aus m Rit gebilde- , η Zeichen vorangestellt wird, das einem aus η Bit

bildeten _Zei_chen unmittelbar folgt, daß auch die Wortpositionscode aus π Bit gebildet werden und daß nach Erfassung eines Funktionscodes alle folgenden Zeichen als m-Bit-Zeichen behandelt werden, bis ein Wortpositionscode erfaßt wird, während alle übrigen Zeichen als n-Bit-Zeichen behandelt werden.

Bei dem neuen Verfahren werden alle Zeichen eines Datenwortes, das ausschließlich aus numerischen Zeichen besteht, aus η Bit gebildet, die zur Unterscheidung aller möglichen numerischen Zeichen gerade ausreichen. Für die Codierung der numerischen Zeichen von 0 bis 9 ist daher eine Anzahl von n = 4 ausreichend. Enthalten die Datenworte dagegen auch Buchstaben-Zeichen, so erfordern diese zu ihrer Unterscheidung voneinander eine größere Anzahl m von Bit. Um nun die Länge eines Datenwortes so klein wie möglich zu halten, werden innerhalb eines Datenwortes, das neben numerischen Zeichen auch Buchstaben-Zeichen aufweist nur die Buchstaben-Zeichen mit m Bit codiert, dagegen alle in diesem gleichen Datenwort zusätzlich noch auftretenden numerischen Zeichen, die dem jeweils ersten Buchstaben-Zeichen vorangehen, noch mit π Bit codiert. Andererseits werden auch alle numerischen Zeichen, die innerhalb des gleichen Datenwortes einem Buchstaben-Zeichen folgen, ebenfalls mit m Bit codiert, obwohl eine Codierung mit π Bit zur eindeutigen Kennzeichnung eines solchen numerischen Zeichens ausreichen würde. Wechseln also innerhalb eines Datenwortes die numerischen Zeichen in Buchstaben-Zeichen, so muß die Behandlung der Datenworte, also z. B. das Einschreiben oder Auslesen in oder aus einem Speicher von einer n- auf eine m-Bit-Codierung umgeschaltet werden. Dieses erfolgt durch Feststellung eines ebenfalls aus η Bit gebildeten Funktionscodes, der in einem Datenwort einem auftretenden Buchstaben-Zeichen unmittelbar vorange- bo stellt wird Nach der Erfassung dieses Funktionscodes werden dann alle folgenden Zeichen des Datenwortes mit einer Anzahl von m Bit ausgelesen bzw. behandelt, so daß alle nachfolgenden Buchstaben-Zeichen und auch eventuell noch folgende numerische Zeichen _ucs gleichen Datenwortes mit einer ausreichenden Kapazität von m Bit verarbeitet bzw. behandelt werden. Eine Umschaltung der Behandlung von m Bit auf η Bit erfolgt erst am Ende des gerade behandelten Datenwortes, d. h. bei der Erfassung des ebenfalls aus η Bit gebildeten Wortpositionscodes.

Durch diesen Aufbau der Datenblöcke bzw. Datenworui sowie deren unterschiedliche Behandlung nach Maßgabe des jeweils erfaßten Funktionscodes oder Wortpositionscodes wird eine optimal geringe Wortlänge der Datenworte und eine optimal einfache Verarbeitung bzw. Behandlung dieser Datenworte durch eine nur geringstmögliche Erfassung von Funktionscodes erreicht. Eine möglichst geringe Wortlänge wird dadurch erreicht, daß selbst innerhalb solcher Datenworte, die einzelne Buchstaben-Zeichen enthalten, die in dem gleichen Datenwort vorhandenen numerischen Zeichen folgen, eine m-Bit-Codierung erst dann benutzt wird, wenn innerhalb dieses Datenwortes das erste Buchstaben-Zeichen auftritt. Andererseits werden aber alle diesem ersten Buchstaben-Zeichen eventuell noch folgenden numerischen Zeichen ebenfalls mit m Bit codiert, da sonst vor jedem folgenden numerischen Zeichen ein weiterer Funktionscode eingefügt werden müßte, der eine erneute Umschaltung der Behandlung von m Bit auf η Bit bewirkt. Sollte einem solchen numerischen Zeichen innerhalb des gleichen Datenwortes wiederum ein Buchstaben-Zeichen folgen, so müßte zwischen beide Zeichen wiederum ein weiterer Funktionscode eingefügt werden. Diese zusätzlichen Funktionscode würden daher die Wortlänge wiederum vergrößern und andererseits auch die Behandlung der Datenworte komplizierter machen, da weitere Funktionscode getrennt erfaßt und eine entsprechende Umschaltung der Behandlung der Datenworte veranlaßt werden müßte.

Diese optimale Abstimmung einer möglichst geringen Wortlänge auf eine möglichst einfache Behandlung und Verarbeitung der Datenblöcke wird also bei dem erfindungsgemäßen Verfahren im wesentlichen dadurch erreicht, daß innerhalb eines Datenwortes eine Umschaltung auf die m-Bit-Codierung erst dann erfolgt, wenn das erste Buchstaben-Zeichen auftritt. Für diese Umschaltung wird dabei nur ein einziger, aus η Bn gebildeter Funktionscode benötigt. Die Behandlung mit der m-Bit-Codierung wird dann aber bis zum Ende des jeweiligen Datenwortes aufrechterhalten, so daß zur erneuten Umschaltung auf eine n-Bit-Codierung bei der Behandlung des jeweils nächstfolgenden Datenwortes nur der ohnehin zwischen zwei Datenworten vorgesehene und ebenfalls nur aus η Bit gebildete Wortpositionscode benutzt wird.

Bei der Schaltungsanordnung zur Durchführung des Verfahrens werden in einem ersten Speicher seriell übertragene Daten gespeichert, die aus Datenworten mit einem n-Bit-Wortpositionscode gebildet sind, der zwischen aus m-Bit-Zeichen gebildeten Buchstaben, numerischen und Funktionsdaten eingefügt ist, wobei die Funktions- und numerischen Daten aus n-Bit-Zeichen gebildet sind, wobei η kleiner als m ist. Diese Funktionsdaten weisen zusammen mit dem n-Bit-Wortpositionscode einen Code zur Bestimmung eines m-Bit-Zeichensauf.

Wenn der n-Bit-Funktionscode der Code zur Bestimmung von m-Bit-Zeichen ist, so wird eine Gruppe von Zeichen, die alle oder einen Teil der Wortdaten bilden, als m-Bit-Zeichen ausgelesen, bis der nachsttol-,T_Or,ri_e Wort-Positionscode ausgelesen wird, und in efn'e^m zweiten Speicher zur Übertragung an einen Drucker gespeichert.

Bei der erfindungsgemäßen Schaltungsanordnung

werden also die numerischen und/oder Funktionsdaten, die einem n-Bit-Wortpositionscode unmittelbar folgen, als /7-Bit-Zeichen ausgelesen und, wenn der n-Bit-Funktionscode zur Bestimmung von m-Bit-Zeichen ausgelesen ist, eine Gruppe von Zeichen, die alle oder einen Teil der Wortdaten bilden, wird als m-Bit-Zeichen ausgelesen, bis der nächstfolgende Wortpositionscode ausgelesen wird. Auf diese Weise werden die seriell übertragenen Daten entsprechend ihres Inhalts als zwei Arten von codierten Daten mit einer unterschiedlichen Anzahl von Bits übertragen und verarbeitet. Dadurch kann die Anzahl der durch die Schaltungsanordnung übertragenen Bits vermindert werden, wodurch sich eine größere arithmetische Arbeitsgeschwindigkeit und eine größere Übertragungs- und Verarbeitungskapazität ergibt.

Weitere, die besondere Ausbildung des Verfahrens und der Schaltungsanordnung betreffende Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung näher erläutert. Im einzelnen zeigt

Fig. 1 ein Blockschaltbild einer Ausführungsform einer bei der neuen Schaltungsanordnung benutzten Dateneingabeeinrichtung,

F i g. 2 ein Signaldiagramm, das die Arbeitsweise der in F i g. 1 gezeigten Anordnung erläutert und

F i g. 3 ein Blockschaltbild einer Ausführungsform der neuen Schaltungsanordnung.

Mit der neuen Schaltungsanordnung werden aus einem Speicher seriell übertragene Daten als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits ausgelesen und übertragen. Anhand der Fig. 1 und 2 wird erläutert, wie seriell übertragene Daten erzeugt und in den Speicher übertragen werden. Es ist darauf hinzuweisen, daß die neue Schaltungsanordnung jedoch nicht auf eine in Fig. 1 gezeigte Eingabeeinrichtung beschränkt ist. Jede andere Dateneingabeeinrichtung, bei der seriell übertragene Daten in den Speicher als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits eingegeben werden können, können ebenfalls benutzt werden.

Wie in Fig. 1 gezeigt ist, hat ein Tastenfeld 11 Ausgangsleitungen L\ bis U, die einer Vier-Bit-Konfiguration entsprechen, und Ausgangsleitungen L\ bis L₈, die einer Acht-Bit-Konfiguration entsprechen. Ausgangssignale auf den Leitungen L\ bis U, die durch Betätigung der Tasten erzeugt werden, werden jeweils als Eingangssignale für UND-Glieder A\ bis At, benutzt. Die UND-Glieder A\ bis A* erzeugen jeweils Ausgangssignale, wenn sie weitere Ausgangssignale sowohl von einem Taktimpulsgencrator 16 und einer Wahlschaltung

30 für die Bitanzahl erhalten, die später beschrieben wird. Die Ausgangssignalc der UND-Glieder A\ bis /t« werden über ODER-Glieder OR\ und OR₂ in Vicr-Bit-Konfiguration an einen später beschriebenen Speicher

31 gegeben. In gleicher Weise werden Ausgangssignnlc auf den Leitungen L\ bis /_* in Acht-Bit-Konfiguration an den Speicher 31 über UND-Glieder A\ bis A» und die ODER-Glieder OR₁ und OR₂ gegeben. Der Speicher 31 kann durch eine magnetische Trommel, ein Band oder eine Scheibe gebildet sein, die einen mngnctischcn Speicher bildet, lis ist darauf hinzuweisen, daß, wenn die /J-Bit-Zcichcn Vicr-Bit-Zcichen sind, die m-Bit/.eiehen ebenfalls geeignet gewühlt sein können, z. H. als 7- oder 9 Bi! Zeichen. In diesem Fall muß lediglich die Anziihl der Atisgangsleitungcn und tier UND-Glieder entsprechend gewählt werden. Das heißt, es reicht aus, wenn dit Bedingung n< m erfüllt ist. Bei dieser Ausführungsforrr sind die Übertragungsdaten, wie sie durch dit Betätigung der Tasten erhalten werden, im Falle dei numerischen und Funktionsdaten in Vier-Bit-Zeicher und im Falle von Buchstaben-Daten in Acht-Bit-Zeicher eingegeben. Bei den Vier-Bit-Zeichen wird eine Gruppe von 16 codierten Daten »0000« bis »1111« erhalten Einer oder mehrere besondere Code werden als

ίο Funktionsdaten unter diesen 16 Daten ausgewählt und die übrigen maximal 15 möglichen Daten weisen die codierten Daten auf, die den dezimalen Ziffern 0 bis 9 als ausgewählte numerische Daten zugeordnet sind. So können z. B. die 11 codierten Daten »0000« bis »1010« den Dezimalziffern 0 bis 9 und dem Dezimalpunkt entsprechen, die als numerische Daten benutzt werden, und die übrigen fünf codierten Daten »1011« bis »1111« werden als besondere Code benutzt. Wird ein Acht-Bit-Zeichen für die Buchstaben-Daten im Gegensatz zu den numerischen Daten mit Vier-Bit-Zeichen benutzt, so können 11-11=121 Buchstaben-Daten unter Ausschluß der zuvor erwähnten fünf besonderen codierten Daten durch Kombination der acht Bits erhalten werden, die zwei numerischen Daten entspre-

chen. Die zu übertragenden Daten weisen Datenworte auf, zwischen denen ein Wort-Positionscode »wp«, der anschließend als Code »wp« bezeichnet ist, in der gezeigten Weise, z. B. in den seriell übertragenen Daten

»123 wp 456/4 BC12 wpA BCwρ 456...«

eingefügt ist. Dabei ist zu beachten, daß der Wort-Positionscode »wp« außerdem auch als ein Code für eine Leertaste oder eine Rücklaufbefehlstaste in der Eingabeeinrichtung wirken kann. Da die numerischen und Buchstaben-Daten jeweils Vier- und Acht-Bit-Zeichen haben und Buchstaben A... in dem Datenwort

»...456/1ÄC12...«

übertragen werden, muß von den Vier-Bit- und den Acht-Bit-Zeichen umgeschaltet werden. Der Code »wp« wird unter den besonders codierten Daten »1011« bis »1111« ausgewählt, und es ist, wenn Buchstaben A ... in dem Datenwort

^₁J »... wpABC...«

übertragen werden, ebenfalls erforderlich, eine Umschaltung von den Vier-Bit-Zeichen zu den Acht-Bit-Zeichen vorzunehmen. Um eine solche Code-Umschaltung vorzunehmen, wird ein besonderer Code »λ« für die Bestimmung der Acht-Bit-Zeichen unmittelbar vor einem ersten Buchstaben in einem Datenwort eingefügt, so daß alle Daten, die dem Code »λ« unmittelbar folgen, als Acht-Bit-Zcichcn ausgelesen werden, bis der nächste Wort-Positionscode ausgelesen wird. Bei dieser Aiisfüh-

'>^r> rungsform können die Daten »1011« der zuvor erwähnten fünf besonderen Daten »1011« bis »1111« als ein Funktionscode tx der nachfolgend als Code »rv« bezeichnet wird, zur Bestimmung der Acht-Bit-Zcichcn ausgewählt werden. Daher können die zuvor erwähnten

i'ii seriell übertragenen Daten als

»... 123wp 45b(\ABC \ 2wfxxABi 'wp 456 ...«

ausgelesen werden. Das heißt, Zeichen in jedem Datenwort können als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits ausgelesen werden. Die Ausgangslcitimgcn l.\ bis U sind mit einem ODI'R-Glied OR₁ verbunden, wobei die durch die Tastcnbcliliigung erhaltenen l^:.ini:ani:sdaten erfaßt

werden. Die Ausgangsleitungen L\ bis L₈ sind außerdem mit einem Codedetektor 12 verbunden, in dem das Vorliegen eines Codes »wp« und von Buchstaben-Daten, wie sie durch die Tastenbetätigung eingegeben werden, erfaßt wird. Die Buchstaben-Erfassung in dem Codedetektor 12 wird durch ein Ausgangssignal erreicht, das durch die Weitergabe von Ausgangssignalen auf den Leitungen L₅ bis L₈ an das ODER-Glied erhalten wird, und die Erfassung des Codes »wp« wird durch ein Ausgangssignal bewirkt, das durch die Weitergabe von Ausgangssignalen auf den Leitungen L₃ und L₄ an das UND-Glied erhalten wird. Erfaßt der Codedetektor 12 ein das Vorliegen von Buchstaben-Daten angebendes Eingangssignal, so erzeugt er ein Ausgangssignal, das an ein Flip-Flop 13 in der zuvor erwähnten Wahlschaltung 30 für die Bit-Anzahl gegeben wird, wodurch das Flip-Flop gesetzt wird. Erfaßt andererseits der Codedetektor 12 das Auftreten des Codes »wp«, so erzeugt er ein Ausgangssignal, das an das Flip-Flop 13 zu dessen Rücksetzung gegeben wird. Die Wahlschaltung 30 öffnet bei Erhalt eines Ausgangssignals von dem ODER-Glied OR₃, d. h. eines Tasten-Eingangssignals vom Tastenfeld 11, die Steuereingänge der UND-Glieder A\ bis A₄. 1st zu diesem Zeitpunkt das Flip-Flop 13 durch Auftreten des Ausgangssignals bei der Erfassung eines Buchstabens gesetzt, öffnet die Wahlschaltung 30 die Steuereingänge der UND-Glieder A₅ bis A_s über ein UND-Glied AO5, nachdem die Steuereingänge der UND-Glieder Ai bis A4 in der angegebenen Weise geöffnet sind. Das heißt, daß die Wahlschaltung 30 so gesteuert ist, daß Vier-Bit-Daten, d. h. numerische oder Funktionsdaten, auf den Leitungen Li bis La oder Acht-Bit-Daten, d. h. Buchstaben-Daten, auf den Leitungen Li bis L₄ und L₅ bis L₈ bei Erhalt von Taktimpulsen U bis /1, die den jeweiligen Bit-Positionen entsprechen und von dem Taktimpulsgencrator 16 erzeugt werden, ausgewählt werden können. Wird z. B. ein erster Code »wp« in den seriell übertragenen Daten vom Codedetektor 12 und am ODER-Glied OR₃ erfaßt, das acht mit den Ausgangsleitungen Li bis L₈ verbundene Steuereingänge hat, so erzeugt das ODER-Glied OR₃ ein Ausgangssignal, das als ein Steuereingangssignal an ein UND-Glied AO3 gegeben wird. Der andere Steuereingang des UND-Glieds AOj ist mit einem Inverter /π? 45 verbunden. Da das Flip-Flop 13 durch das Ausgangssignal vom Codedetektor 12 zurückgesetzt ist, wird von einem UND-Glied AOi, das mit dem Setzanschluß des Flip-Flops 13 verbunden ist, kein Ausgangssignal erzeugt, so daß dadurch ein Ausgangssignal am Inverter so In₂ erscheint. Das Ausgangssignal des Inverters In₂ wird an das UND-Glied AO\ gegeben, so daß der Stcucrcingang des letzteren geöffnet wird, wodurch die Ausgangssignale vom ODER-Glied ORi in ein Flip-Flop A von einer Gruppe von Flip-Flops 17 eingegeben ^r>^r> werden können. Die Gruppe der Flip-Flops 17 besieht aus in Reihe geschalteten Flip-Flops A, ß und C und erhält einen Taktimpuls Φη in einem Intervall von vier Hits, wie dieses in IMg. 2 gezeigt ist, und erzeugt ein Ausgangssignal bei Krhalt eines Taktimpulses Φ₂. Zu wi dem Zeilpunkt, hei dem das Ausgangssignal dos UND-Glieds AOi in (Ins Flip-Flop A in der Gruppe von Flip-Flops 17 eingegeben wird und ein Ausgungssigmil vom Flip-Flop A erscheint, wird kein Atisgangssigmil vom Flip-Flop H erzeugt, und daher erscheint ein t>'> Ausgiingssignal im einem Inverter /m, das mit dem AiiNj-Miijjsanscliliil.! des Flip-Flops /I verbunden ist. Diis Aus|':iiigssigual des Inverters lih wird als ein Stcucrcingangssignal an ein UND-Glied AO4 gegeben. Da der Ausgang des Flip-Flops A mit dem UND-Glied AOa verbunden ist, erzeugt das UND-Glied AOa ein Ausgangssignal, das als ein Steuereingangssignal an die UND-Glieder Ai bis A4 gegeben wird. Erhalten zu diesem Zeitpunkt die UND-Glieder Ai bis A4 die Taktimpulse (4 bis fi, die in F i g. 2 gezeigt sind, von dem Taktimpulsgenerator 16, wird der Code »wp«, wie er durch eine Tastenbetätigung eingegeben ist, als ein Vier-Bit-Seriencode von den UND-Gliedern Ai bis A4 erzeugt und über die ODER-Glieder ORi und OR2 übertragen.

Wenn zu diesem Schaltzustand jedes Zeichen in dem Datenwort »123« in den zuvor erwähnten seriell übertragenen Daten

»123 wp 456A BC12 wpA BCwp 456...«

als Vier-Bit-Zeichen gegeben ist, so werden diese Zeichen an dem ODER-Glied OR₃, wie sie durch die Tastenbetätigung eingegeben sind, erfaßt und nacheinander über das UND-Glied AO₃, die Gruppe der Flip-Flops 17 und das UND-Glied AOa an die UND-Glieder Ai bis A4 gegeben. Als Folge davon werden die parallelen Codedaten auf den Ausgangsleitungen Li bis La als seriell codierte Daten übertragen. Da das nächstfolgende Datenwort

»456A5C12«

die Buchstaben A ... als Acht-Bit-Zeichen enthalten, erfaßt der Detektor 12, wenn die Buchstaben A ..., die unmittelbar der Ziffer »6« in dem Datenwort »456A BC12« folgen, durch Betätigung der Tasten eingegeben sind, das Vorliegen jedes Ausgangssignals mindestens von den Ausgangsleitungen L5 bis L₈. Das Ausgangssignal des Detektors 12 bildet ein Buchstaben-Erfassungssignal. Das Buchstaben-Erfassungssignal vom Codedetektor 12 wird an den Setzanschluß des Flip-Flops 13 gegeben, damit dieses gesetzt wird. Der Setz-Ausgang des Flip-Flops 13 wird als ein Steuereingangssignal und über eine Verzögerungsschaltung 14 und den Inverter ln\ als das andere Steuereingangssignal an das UND-Glied AOi gegeben. Das UND-Glied AOi erzeugt ein Ausgangssignal während der Vier-Bit-Verzögerungszeit, die durch die Verzögerungsschaltung 15 bestimmt ist, und das Ausgangssignal vom UND-Glied AOi verhindert ein Eingangssignal für das UND-Glied AOj über den Inverter In₂ und sperrt damit momentan die Umformung des Zeichens »A« in einen Seriencode. Das Ausgangssignal des UND-Glieds AOi wird als ein Steuersignal an ein UND-Glied AO₂ über die VerzögcrungsschalUing 15 gegeben. An den anderen Stcucrcingang des UND-Glieds AO₂ werden über das ODER-Glied ORa die Taktitnpulse f4, I₂ und i\ gegeben, die der Bildung des Codes »λ« zugeordnet sind und von dem Taktgenerator 16 erzeugt werden. Das Ausgangssignal des UND-Glieds AO₂ wird über das ODER-Glied ORi als codierte Daten »1011« übertragen. Ist auf diese Weise der Code »r\« übertragen, so wird der Stcucrcingang des UND-Glieds AO\ geöffnet. Das Ausgiingssignal des UND-Glieds AOi wird an das Flip-Flop A gegeben, um ein Ausgiingssignal zu erzeugen. Das Ausgangssignal des Flip-Flops A bewirkt Daten auf den I .citungen /.| bis I* ..., die zusammen mit Daten auf den Leitungen /.', bis I« die Daten für den Huchstiiben »A« bilden, die in einen Seriencode umzuwandeln sind. Das Ausgnngssignal der Verzöge rimgsschalliiiig 14 wird /iisnmmen mit dem Ausgangs signal des Flip-Flops /JuIs Sicuei'oingangssigtiale an ein

UND-Glied AO₅ gegeben. Das Ausgangssignal des Flip-Flops C in der Gruppe von Flip-Flops 17 wird außerdem über einen Inverter //I₄ an das UND-Glied AO₅ gegeben. Nach dem Auftreten eines Ausgangssignals vom UND-Gliedm- AO, erscheint daher ein Ausgangssignal am UND-Glied AO₅.

Das Ausgangssignal des UND-Glieds AO₅ wird als ein Steuereingangssignal an die UND-Glieder A₅ bis A₈ gegeben. Da zu diesem Zeitpunkt sowohl den Buchstaben A ... entsprechende Signale, wie sie durch die Betätigung von Tasten auf dem Tastenfeld 11 eingegeben sind, als auch Taktimpulse U bis f, des Taktimpulsgenerators 16 an die UND-Glieder A₁ bis A₈ gegeben werden, erzeugen die UND-Glieder A₅ bis A₈ im Anschluß an die Erzeugung von Ausgangssignalen von den UND-Gliedern A₁ bis A₄ Ausgangssignale. Die Ausgangssignale der UND-Glieder A, bis A₈ werden über die ODER-Glieder OA₁ und OR₂ übertragen. Nachdem der erste Buchstabe »A« in dem Datenwort

»456 A BC12«

10

15

auf diese Weise als Acht-Bit-Zeichen übertragen ist, werden die unmittelbar folgenden Zeichen BC12 ... in dem Datenwort als Acht-Bit-Zeichen ausgelesen, bis das Flip-Flop 13 durch das Buchstaben-Erfassungssignal des Detektors 12 zurückgesetzt wird. Mit anderen Worten, wenn der führende Buchstabe in dem Datenwort auf diese Weise durch die Tastenbetätigung auf dem Tastenfeld 11 eingegeben ist, wird der Funktionscode »α« von dem ODER-Glied ORi als ein Vier-Bit-Zeichen ausgelesen, um ein Acht-Bit-Zeichen zu bezeichnen oder zu bestimmen, wonach dann die unmittelbar dem führenden Buchstaben folgenden Zeichen in dem Datenwort als Acht-Bit-Zeichen ausgelesen werden, bis der Wort-Positions-Code »wp« ausgelesen wird. Es ist daher möglich, solche seriell übertragenen Daten in zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits zu übertragen. Die so gebildeten Übertragungsdaten werden in dem Speicher 31 gespeichert und in geeigneter Weise verarbeitet. Wenn die so gespeicherten Übertragungsdaten übertragen sind, werden sie in einen ersten Pufferspeicher 18 in F i g. 3 eingegeben, wo sie gespeichert werden. F i g. 3 zeigt ein Blockschaltbild, das angibt, wie die so gespeicherten Daten für eine Übertragung an einen Drucker 21 ausgelesen werden. Der Speicher 18 ist ein Register, das z. B. aus sieben Flip-Flops besteht, deren Einschreiben und Auslesen durch die Taktimpulse Φ\ und Φ₂ jeweils gesteuert wird. Daten-Ausleseleitungen k und h bis A sind mit dem Ausgangsanschluß der Dateneingabecinrichtung und den Bit-Positionen des Speichers 18 jeweils verbunden. Die Daten-Auslcscleitungen Jb bis k sind mit zugeordneten Flip-Flops in einem zweiten Pufferspeicher 19 derart verbunden, daß ein Ausgangssignal als Vicr-Bit-Zcichcn von dem zweiten Speicher 19 erzeugt wird. Die Ausgangssignalc auf den Daten-Auslcsclcitungen /₄ bis /, sind jeweils über UND-Glieder An bis A₁₀ mit zugehörigen Flip-Flops in dem zweiten Pufferspeicher 19 verbunden, so daß Ausgangssignalc, die die Ausgangssignalc auf den leitungen U bis h umfassen, als Acht-Bit-Zeichen von dem zweiten Pufferspeicher 19 erzeugt werden.

Es wird angenommen, dall die zuvor erwilhnten seriell übertragenen Daten

)> 123 wp 4.%A HC 12 wpA IK V/> 45b« in den ersten Pufferspeicher 18 eingegeben sind. In diesem FaII wird ein Code «iv/wübcr ilic Daien-Ausk· seleitungen k bis h zuerst als ein Ausgangssignal eines UND-Gliedes AOs erfaßt. Das Ausgangssignal des UND-Gliedes AOi wird als ein Steuereingangssignal an ein UND-Glied AO₇ über ein ODER-Glied OR₁, gegeben. Wie zuvor erwähnt, wird der Wort-Positionscode »wp« unter den Codes »1100«, »1101«, »1110« und »Uli« ausgewählt, und wenn die höherwertigen Bits »11«, die den Taktimpulsen f₄ und h entsprechen, ausgelesen werden, wird ein Ausgangssignal vom UND-Glied AO₅ erzeugt. Das Ansgangssignal vom UND-Glied AO₅ wirkt als ein Code »wp«. wenn es zum Zeitpunkt Φ_ο auftritt. Andererseits wird ein Code »α« über die Daten-Ausleseleitungen h bis /₅ und an einem UND-Glied AOt erfaßt. Da die Daten-Ausleseleitung h über einen Inverter In₅ mit dem UND-Glied AU verbunden ist, erfaßt das UND-Glied ACk einen Code »α« mit dem Ausgangssignal »1011« beim Auftreten des Signals Φ/λ das als ein Steuercingangssignal an das UND-Glied AO₁ über einen Inverter In» gegeben wird. Zum Zeitpunkt, zu dem der Code »wp« am UND-Glied AOi erfaßt wird, wird kein Code »α« erfaßt, und der Inverter /n₈ erzeugt ein Ausgangssignal, das als ein Steuereingangssignal an das UND-Glied AO₁ gegeben wird. Zu diesem Zeitpunkt wird das Ausgangssignal eines Inverters In₇ als ein Steuereingangssignal an das UND-Glied AO₁ über das ODER-Glied OR₆ gegeben. Wenn der Taktimpuls Φο, wie in F i g. 2 gezeigt, als ein Steuereingangssignal an das UND-Glied AO₁ gegeben wird, erzeugt dieses ein Ausgangssignal, das als ein Einschreibbefehls-Taktimpuls an den zweiten Pufferspeicher 19 gegeben wird. Als Folge davon werden die Ziffern »123«, die dem Code »wp« folgen, nacheinander als Vier-Bit-Zeichen über die Daten-Ausleseleitungen k bis /₅ an den zweiten Pufferspeicher 19 gegeben, in dem sie gespeichert werden. Die Ziffern in dem nächsten Datenwort »456«, die unmittelbar dem Code »wp« folgen, werden in gleicher Weise als Vier-Bit-Zeichen ausgelesen und in dieser Weise übertragen. Wird ein erster Buchstabe »A«in dem nachfolgenden Datenwort »ABC 12« ausgelesen, so wird der Code »«« ^vom UND-Glied AOf₁ erfaßt. Das Ausgangssignal des UND-Glieds Aa wird über ein ODER-Glied OR₅, eine Verzögerungsschaltung 23 und ein UND-Glied ACk an den anderen Eingang der UND-Glieder Au bis Aw 45 gegeben, die mit den Daten-Ausleseleitungen h bis h jeweils verbunden sind. Da zu dieser Zeit kein den Code »wp« angebendes Ausgangssignal an dem UND-Glied AO₅ erscheint, erzeugt ein Inverter Im ein Ausgangssignal, das an das UND-Glied AO₆ gegeben wird. Das 50 Ausgangssignal des UND-Glieds AO» wird über das ODER-Glied OR·, an die Vcrzögcrungsschaltung jedesmal dann gegeben, wenn die letztere den Ziffernimpuls Φο erhält. Das Ausgangssignal der Verzögerungsschaltung 23 wird weiterhin an den v> anderen Eingang des UND-Gliedes AOh so lang»·¹ gegeben, bis der Code »wp« ausgelesen wird und das Ausgangssignal des Inverters Im beendet wird. Nachdem der Code »<\« durch das UND-Glied AO, erfaßt ist und ein Ausgangssignal an der VcrzögcrungsschaUung

23 erscheint, werden die Eingänge der UND-Glieder Ai, bis A₁₀ geöffnet und Buchstaben »ABC« und Ziffern »12« in dem Datenwort können als Acht- Bit -/.eichen durch die UND-Glieder A₁, bis A,,, übertragen werden. Das Ausgangssignal der Verzögerungsschaltung 13 wird über ein UND-Glied A(K eine VtMV.ögmingssehalliinB

24 und ein ODKR.Glied OR₁, an das UND-Glied ΛOi abgegeben. Das Atisgangssignal der Verzögerung!·' schaltung 24 wird üIht einen Inverter In,, an den

anderen Eingang des UND-Glieds ACh gegeben, wodurch in einem Vier-Bit-Intervall eine Binäroperation vorgenommen wird. Wenn der Code »λ« an dem UND-Glied AOt in der zuvor erwähnten Weise erfaßt wird, erscheint kein Ausgangssignal an dem Inverter In», wodurch der Einschreibbefehl vom UND-Glied ACh für den zweiten Pufferspeicher 19 unterbrochen wird und die aus dem ersten Pufferspeicher 18 ausgelesenen Vier-Bit-Daten werden unterbrochen. Nach dem Vergehen einer Acht-Bit-Verzögerungszeit im Anschluß an die Erfassung des Codes »λ«, d. h. zu dem Zeitpunkt, zu dem der Buchstabe »A« ausgelesen wird, wird auch der Taktimpuls Φ_ο an das UND-Glied ACh gegeben. Das Ausgangssignal des UND-Gliedes AO? wird als ein Einschreibbefehl-Taktimpuls an den zweiten Pufferspeieher 19 gegeben. Als Folge davon werden die Zeichen in dem Datenwort »ABC\2« als Acht-Bit-Zeichen über die Leitungen k bis /5 und die UND-Glieder A\i bis A\o auf den Leitungen /4 bis A an den zweiten Pufferspeicher 19 übertragen, wo sie gespeichert werden. Die so in dem zweiten Pufferspeicher 19 gespeicherten Daten werden bei Erhalt eines Auslese-Takt-Impulses Φ2 ausgelesen und nach einer Steuerung an einer Drucker-Steuerschaltung 20, die einen Decoder aufweist, von dem Drucker 21 ausgedruckt. Wie zuvor bereits erwähnt wurde, werden individuelle Daten in den seriell übertragenen Daten ausgelesen, übertragen und als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits gespeichert, wodurch die Speiche kapazität, verglichen mit herkömmlichen Anordnunge klein gemacht werden kann.

Obwohl bei dem zuvor beschriebenen Ausführung beispiel der Funktionscode »λ« zur Bestimmung eine Acht-Bit-Zeichens unmittelbar vor Buchstaben-Date einem Acht-Bit-Zeichen entsprechend, eingefügt ist unc unabhängig von dem Wort-Positionscode »wp« benutz wird, wenn irgendwelche Buchstaben, numerischen unc Funktionsdaten zusammen in einem Datenwort vo: derartig übertragenen Daten enthalten sind, könne diese als Acht-Bit-Zeichen behandelt werden, wobei ii diesem Fall jeder der beiden Code aus den zuvo erwähnten besonderen fünf Codes »1011« bis »1111 < ausgewählt werden und jeder einzelne der so ausge wählten Positionscode kann als ein Code zur Bestim mung von Acht-Bit-Zeichen benutzt werden.

Die zuvor erwähnten, seriell übertragenen Date können zusätzlich zu numerischen Daten einen Dezi malpunkt und Symbole + , -, x,: usw. aufweisen, di< bereits bisher bei arithmetischen Operationen benutz werden und die ebenfalls als Vier-Bit-Zeichen ausge drückt werden können. In diesem Fall kann dei zugeordnete besondere Code unter den zuvor erwähn ten fünf besonderen Codes einschließlich der codiertei Daten »1011« bis »1111« ausgewählt werden und di verbleibenden Codes können als die genannten serie übertragenen Daten benutzt werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Übertragen, Einspeicl und Ausspeichern von binärcodierten Datenblö( . n, die aus unterschiedliche Anzahlen von Bit aufweisenden, seriell angeordneten Datenworten, zwischen denen jeweils ein Wortpositionscode angeordnet ist, gebildet werden, dadurch gekennzeichnet, daß die Zeichen der Datenworte jeweils aus η Bit to gebildet werden, wenn die Zeichen numerisch sind, und jeweils aus m Bit gebildet werden, wenn die Zeichen Buchstaben-Zeichen sind oder als numerische Zeichen einem Buchstaben-Zeichen innerhalb des gleichen Datenwortes folgen, wobei η kleiner als m ist, daß ein η Bit aufweisender Funktionscode (α) einem aus /7) Bit gebildeten Zeichen vorangestellt wird, das einem aus π Bit gebildeten Zeichen unmittelbar folgt, daß auch die Wortpositionscode (wp) aus η Bit gebildet werden und daß nach Erfassung eines Funktionscodes (α) alle folgenden Zeichen als m-Bit-Zeichen behandelt werden, bis ein Wortpositionscode (wp) erfaßt wird, während alle übrigen Zeichen als /7-Bit-Zeichen behandelt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bit-Konfiguration aller Daten der m-Bit-Zeichen in dem Datenblock nicht irgendeine Bit-Konfiguration aufweist, aus der der die /?-Bit-Zeichen bestimmende Funktionscode (α) gebildet ist.

3. Schaltungsanordnung mit einem Speicher zum seriellen Speichern von Datenblöcken, einer ersten Einrichtung zum seriellen Auslesen der Datenblöcke aus dem Speicher, einer zweiten Einrichtung zum Erfassen von von der ersten Einrichtung ausgelesenen Wortpositionscode zum Durchführen des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch eine dritte Einrichtung (AOa, AO5) zum Steuern des Auslesens der Daten nach Maßgabe der Erfassung eines Funktionscodes (λ) und/oder eines Wortpositionscodes (wp) als m-Bit- oder n-Bit-Zeichen.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher (31) ein magnetischer Speicher ist.

5. Schaltungsanordnung nach Anspruch 3 oder 4, gekennzeichnet durch eine Eingabeeinrichtung (11) zum Eingeben der seriell übertragenen Daten in den Speicher (31).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Eingabeeinrichtung (11) Anordnungen zum beliebigen Eingeben codierter Daten aufweist, daß eine fünfte Einrichtung (16) zur Bestimmung der Auslesezeit der Daten in Gruppen von Zeichen vorgesehen ist, die alle oder einen Teil der Wort-Daten bilden, wie sie von der Eingabeeinrichtung eingegeben sind, daß eine logische Schaltung (Ai bis Α») mit der fünften Einrichtung derart verbunden ist, daß die eingegebenen codierten Daten in Abhängigkeit des zeitlichen Auftretens des Ausgangssignals der fünften Einrichtung als seriell codierte Daten auszulesen sind, daß die zweite Einrichtung (12) den Wortpositionscode (wp) in Abhängigkeit eines Ausgangssignals von der Eingabeeinrichtung erfaßt und daß eine sechste Einrichtung (OR], OR2) in Abhängigkeit der dritten Einrichtung (AOa, AO5) als seriell übertragene Daten einen Datenblock in den Speicher (31) eingibt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die logische Schaltung (A; bis An) eine erste Gruppe von logischen Bauelementen (Ai bis A₁), mit denen die Daten von der Dateneingabeeinrichtung (11) als n-Bit-Zeichen in Abhängigkeit von den Ausgangssignalen der fünften Einrichtung (16) auszulesen sind, und eine zweite Gruppe von logischen Bauelementen (A, bis A₈) aufweist, die die erste Gruppe von logischen Bauelementen umfaßt, mit der die Daten als /H-Bit-Zeichen auslesbar sind.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die erste Gruppe von logischen Bauelementen (A\ bis A₄) aus η UND-Gliedern besteht und als Steuereingangssignale codierte Daten von der Dateneingabeeinrichtung (11), Ausgangssignale von der fünften Einrichtung (16) und ein Steuersignal von der dritten Einrichtung (AO₄) erhält.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Gruppe von logischen Bauelementen (A, bis A₈) aus m UND-Gliedern besteht, die als Eingangs-Steuersignal codierte Daten von der Dateneingabeeinrichtung (1 [), ein Ausgangssignal von der fünften Einrichtung (16) und ein Steuersignal von der dritten Einrichtung (AOa, AOi) erhält.

10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß eine siebte Einrichtung innerhalb der Dateneingabeeinrichtung (11) weitere Daten für den Wortpositionscode (Vp,/erzeugt.

11. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die dritte Einrichtung (AOa, AO% 17) eine einen Zähler (17) aufweisende logische Schaltung ist, mit der bei Erhalt eines Wort-Positionscodes (wp) ein Ausgangssignal zur Erzeugung von Daten als n-Bit-Zeichen an die logische Schaltung (Ai bis A₄) gebbar ist.

12. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die dritte Einrichtung (AO₄, AO₅, 17) eine einen Zähler (17) aufweisende logische Schaltung ist, mit der bei Erhalt des Funktionscodes (<x) an die logische Schaltung (Ai bis A₀) ein Eingangssignal zur Erzeugung von Daten als m-Bit-Zeichen gebbar ist, wobei der Funktionscode (<x) ein anderer Code ist als die die Ziffern angebenden Code.