DE2150011A1 - Datenweitergabeanordnung - Google Patents

Description

Western Electric Company Incorporated Hachenburg, V.

New York, N. Y. 10007 U.S.A.

Datenweitergabeano rdnung

Die Erfindung betrifft eine Datenweiter gäbe anordnung mit wenigstens einem Flipflop, das einen ersten Eingangs ans chluß, eine Vielzahl zweiter Eingangs anschlüsse sowie entsprechend einen ersten und einen zweiten Aus gangs ans chluß besitzt.

Es ist vorteilhaft, Datenverarbeitungsoperationen innerhalb möglichst kurzer Zeit durchzuführen. In bekannter Weise ("Bell System Technical Journal", Bd. 43, September 1964, Seiten 1852, 1853) können Daten in einem Datenverarbeiter wahlweise von einem beliebigen Register einer Vielzahl von Registern zu irgend einem der anderen Register mit Hilfe einer verbindenden Datensammelleitung übertragen werden, die eine Vielzahl individueller Adern enthält. Weiterhin ist es bekannt, daß unter Verwendung von Gatterschaltungen eine Leitung mit einer einzigen Ader die Aus gangs anschlüsse einer Vielzahl von Registerausgangsgattern mit den Eingangsanschlüssen einer Vielzahl von Eingangs gatter η verbinden kann. Bei einer solchen Anordnung erfolgt die Weiterleitung von Daten im allgemeinen dadurch, daß selektiv das Aus gangs gatter eines Quellenregisters und das Eingangsgatter eines Bestimmungsregisters betätigt werden.

209816/MXH

Aus wirtschaftlichen Gründen ist es vorteilhaft, in einem Datenverarbeiter ausschließlich logische Schaltungen eines bestimmten Typs (z.B. NAND-Glieder) zu verwenden. Dann ergeben sich jedoch gewisse Schwierigkeiten, die bei Verwendung logischer Schaltungen unterschiedlicher Typen nicht auftreten. Bei Einsatz von NAND-Gattern ist das von einem NAND-Gatter (ein UND-Gatter mit invertiertem Ausgang) im abgeschalteten Zustand erzeugte Ausgangssignal eine logische "l". Wenn also logische NAND-Schaltungen bei der im vorstehenden Absatz beschriebenen Datenweitergabeanordnung verwendet werden, so liefert eine Sammelleitungsader an alle Eingangsgatter, mit denen sie verbunden ist, eine logische "l", wenn keines der mit der Sammelleitung verbundenen Aus gangs gatter betätigt ist. Zur Weiterleitung von Daten aus einem Register zu einem anderen Register innerhalb möglichst kurzer Zeit ist es zweckmäßig., gleichzeitig das an eine Sammelleitungsader angeschaltete Aus gangs gatter eines gewählten Quellenregisters und das Eingangs gatter eines gewählten Bestimmungsregisters zu betätigen. Da aber die Sammelleitungsader normalerweise eine logische ¹¹I" liefert, können fehlerhafte Daten in das Bestimmungs-Flipflop (bistabile Schaltung) eintreten, wenn aufgrund von VerzögerungsSchwankungen in logischen Schaltungen das Eingangs gatter einige Nano Sekunden vor dem gewählten Aus gangs gatter betätigt wird. Die gleiche Schwierigkeit ergibt

209818/U04

sich, wenn das Eingangs gatter nach Abschaltung des gewählten Ausgangsgatters betätigt bleibt. Die Weiterleitung von fehlerhaften Daten in ein empfangendes Flipflop läßt sich durch Einfügen eines Invertiergatters in die Sammelleitungs-Verbindungsschaltung oder dadurch vermeiden, daß das Eingangs gatter des Bestimmungsregisters um einen festen Zeitabschnitt nach dem Ausgangsgatter des Quellenregisters betätigt wird. Beide Lösungen führen jedoch zu unerwünschten Verzögerungen.

Die Erfindung hat sich die Aufgabe gestellt, eine Datenweitergabeanordnung zu schaffen, die die Weitergabe von Daten bei minimaler Zeitverzögerung ermöglicht und eine gegenüber bekannten Anordnungen geringere Zahl von Gattern benötigt. Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Datenweitergabeanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Anordnung einen Steuerimpuls generator und wenigstens ein Steuer gatter aufweist, und daß das Steuergatter einen ersten, mit dem ersten Aus gangs ans chluß des Flipflops verbundenen Eingangs ans chluß, ferner einen zweiten, mit dem Steuerimpuls generator verbundenen Eingangs ans chluß und einen mit dem zweiten Ausgangsanschluß des Flipflops verbundenen Aus gangs ans chluß besitzt, derart, daß das Flipflop selektiv auf Datensignale an seinen zweiten Eingangsanschlüssen nur dann anspricht,

209816/1

wenn gleichzeitig Steuerimpulse am zweiten Eingangs ans chluß des Steuergatters erscheinen.

Gemäß der Erfindung wird die selektive Übertragung von Binärdaten zwischen einer Vielzahl von Flipflop-Registern erreicht., indem mit Hilfe einer einzelnen Ader Aus gangs gatter einer Vielzahl von Quellenregister-Flipflops mit Einstell-Eingangsanschlüssen einer Vielzahl von Bestimmungsregister-Flipflops verbunden und den Bestimmungsregister-Flipflops individuell zugeordnete Steuer gatter verwendet werden. Wenn Daten von einem gewählten Quellenregister zu einem gewählten Bestimmungsregister übertragen werden sollen, so werden die Aus gangs agtter des gewählten Quellenregisters durch einen Ausgangsbetätigungsimpuls und das Steuergatter des gewählten Bestimmungsregisters durch einen Eingangsbetätigungsimpuls eingeschaltet. Der Eingangsbetätigungsimpuls läßt sich aus einem Taktimpuls ableiten, der auch zur Erzeugung des Ausgangsbetätigungsimpulses dient. Demgemäß haben die beiden Betätigungsimpulse dann etwa den gleichen Startzeitpunkt, wodurch Verzögerungen und Komplikationen vermieden werden, die dann auftreten, wenn ein Impuls vor dem anderen auftreten muß. Die Steuergatter vermeiden ein Ansprechen der Flipflops auf Daten an den Einstellanschlüssen bis die Flipflops durch den Eingangsbetätigungsimpuls betätigt werden.

2098 1 6/ UOA

Bei einem Ausführungsbeispiel der Erfindung ist das Steuergatter ein NAND-Gatter, das in bekannter Weise ("Bell System Technical Journal", Bd. 43, September 1964, Seite 2071) so ausgebildet ist, daß es mit einem NAND-Flipflop zusammenarbeiten kann. Nach Rückstellung des Flipflops hält das Steuer gatter das Flipflop im Rückstell zustand bis es durch den Eingangsbetätigungsimpuls betätigt wird. Das Flipflop kann nur eingestellt werden, wenn Daten in Form logischer ^M0"-Werte auf der Sammelleitungsader während derjenigen Zeitspanne erscheinen, für die das Steuergatter betätigt ist. Demgemäß ist die Reihenfolge, mit der die Daten und die Betätigungsimpulse erscheinen oder verschwinden, solange nicht von Bedeutung, als eine minimale zeitliche Überlappung zwischen den Impulsen vorhanden ist.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:

Fig. 1 eine symbolische Darstellungeines NAND-Gatter-Flipflops, bei dem ein Steuergatter parallel zu einem der NAND-Gatter des Flipflops geschaltet ist;

Fig. 2A und 2B Schaltbilder zur Definition der in den Zeichnungen verwendeten logischen Symbole;

Fig. 3 eine Vielzahl von Vielbit-Registern, bei denen gleich nummerierte Bits mit Hilfe einer einadrigen Datensammelleitung verbunden sind.

2 0 9 8 16/1 AOA

Gemäß Fig. 1 sind NAND-Gatter 101 und 102 zu einem Flipflop zusammengeschaltet. Ein Eingangsanschluß des NAND-Gatters 101 bildet den Rückstellanschluß des Flipflops. Legt man einen negativ gerichteten Impuls (logische "θ") an den Rückstellanschluß, so geht der Ausgang des NAND-Gatters 101 auf eine hohe Spannung (logische "l"), wodurch bewirkt wird, daß, wenn keine logischen "O"-Werte an die Einstellanschlüsse des Flipflops angelegt sind, der Ausgang des NAND-Gatters 102 auf eine Spannung nahe null (logische "θ") geht. Wenn das Flipflop einmal in den Rückstellzustand gebracht ist, so bleibt es in diesem Zustand, bis die richtigen Einstellsignale angelegt sind. Der Rückstellzustand des als Beispiel dargestellten Flipflops ist so definiert, daß eine logische "l" am Ausgang des NAND-Gatters 101 und eine logische "0" am Ausgang des NAND-Gatters steht. Der Einstellzustand ist umgekehrt definiert. Gemäß Fig. 2 ist ein NAND-Gatter 103 mit zwei Eingängen parallel zum NAND-Gatter

102 des Flipflops geschaltet. Ein Eingangsanschluß des NAND-Gatters

103 liegt am Ausgangsanschluß des NAND-Gatters 101, also dem "0ⁿ-Ausgang des Flipflops. Der andere Eingangs ans chluß des NAND-Gatters 103 ist mit einer Betätigungsader verbunden, die bei Aktivierung einen negativ gerichteten Impuls liefert. Die Aus gangs anschlüsse der NAND-Gatter 102 und 103 sind entsprechend der Darstellung in Fig. 2B zusammengeschaltet, so daß ihr kombinierter Ausgang immer dann eine

209816/14 04

logische "θ" liefert, wenn eine logische "l" an allen Eingangsanschlüssen des NAND-Gatter s 102 oder des NAND-Gatters 103 oder an allen Eingangsanschlüssen beider NAND-Gatter vorhanden ist.

Wie oben erwähnt, ist es erwünscht, eine Information in das Flipflop gleichzeitig mit dem Auftreten von Daten auf einer Datensammelleitung einzuführen, mit der das Flipflop verbunden ist. Das Flipflop in Fig. 1 kann mit mehreren Adern einer Datensammelleitung verbunden sein, wobei jede Ader an einen der Eingangs anschlüsse des NAND-Gatters 102 angeschaltet ist. Die Anzahl der mit dem NAND-Gatter 102 verbundenen Datensammelleitungs ädern ist für die Erfindung nicht von wesentlicher Bedeutung. Wenn das Flipflop entsprechend der Erläuterung in dem vorstehenden Absatz zurückgestellt ist, so stellt der mit der ¹¹O"-Seite des Flipflops verbundene Eingangs ans chluß des NAND-Gatters 103 eine logische "l" dar. Die Betätigungsader liefert vor dem Auftreten eines Betätigungsimpulses eine logische "1". Folglich liegt am Ausgang des NAND-Gatters 103 eine "θ", wodurch der kombinierte Ausgang der Gatter 102 und 103, also der " I¹¹-Ausgangs anschluß des Flipflops, unabhängig von den an die Einstellanschlüsse des Flipflops angelegten Daten eine "θ" liefert. Falls Daten in Form einer logischen "θ" an einen der Einstellanschlüsse des Flipflops angelegt werden, bevor ein Betätigungsimpuls auf der Betätigungsader

20981 6/ 1 4OA

auftritt, so bleibt der kombinierte Ausgang der NAND-Gatter 102 und 103 unverändert. Tritt jedoch ein Betätigungsimpuls in Form einer logischen "θ" bei fortdauerndem Anliegen einer logischen ¹¹O" ■ an einem der Einstellanschlüsse auf, so ändert der kombinierte Ausgang der NAND-Gatter 102 und 103 seinen Wert auf eine logische "l". Diese "l" steht jetzt an einem der Eingangs anschlüsse des NAND-Gatters 101, dessen anderer Eingangsanschluß der Rückstellanschluß ist, der normalerweise eine logische "l" an das NAND-Gatter 101 liefert. Da an beiden Eingängen des NAND-Gatters 101 logische "l"-Werte stehen, nimmt dessen Ausgangsanschluß den logischen Zustand "θ" an, und die logische "θ" wird an die Eingangsanschlüsse der NAND-Gatter 102 und 103 gegeben. Daher bleibt der kombinierte Ausgang der beiden vorgenannten Gatter im logischen Zustand "l" selbst nach Verschwinden des Daten- und Betätigungsimpulses.

Unter der erneuten Annahme, daß sich das Flipflop im Rückstellzustand befindet, sei jetzt der Fall betrachtet, daß die Zeitsteuerung so gewählt ist, daß der Betätigungsimpuls an das NAND-Gatter 103 angelegt wird, bevpr irgendwelche Daten in Form logischer "Oⁿ-Werte dem NAND-Gatter/zugeführt werden. Der kombinierte Ausgang der NAND-Gatter 102 und 103 ändert sich nicht aufgrund des Betätigungsimpulses allein. Er ändert sich jedoch sobald Daten in Form logi-

209816/ U(U

scher ¹¹O"-Werte an das NAND-Gatter 102 angelegt werden und dieses Gatter durchlaufen haben. Das Flipflop schaltet dann entsprechend der obigen Erläuterung um. Dies geschieht also, sobald die Daten zugeführt sind. Es dürfte klar sein, daß keine Zustandsänderung stattfindet, wenn keine Daten in Form einer logischen "θ" dem Flipflop während derjenigen Zeitspanne zugeführt werden, für die der Betätigungsimpuls angelegt ist. Daraus ergibt sich, daß das Flipflop aus dem Rückstellzustand in den Einstellzustand umschaltet, solange eine gewisse Minimalüberlappungszeit zwischen den an das Flipflop angelegten Daten und dem Betätigungsimpuls vorhanden ist. Das Ergebnis ist also das gleiche, unabhängig davon, ob die Daten oder der Betätigungsimpuls zuerst erscheinen.

Fig. 3 zeigt eine Registeranordnung mit Registern A bis N. Jedes Register weist 16 Bits auf, die mit Bit 0 bis Bit 15 bezeichnet sind. Jedes Bit des Registers besteht aus einem Flipflop der in Fig. 1 gezeigten Art mit dem Steuergatter und einem Aus gangs gatter. Eine Sammelleitungsader 305 verbindet die Ausgangsanschlüsse und die Eingangsanschlüsse für das Bit 15 jedes der Register A bis N. Die dargestellte Registeranordnung ist für eine parallele Übertragung von Daten aus jedem der Register A bis N zu jedem anderen Register dieser Gruppe vorgesehen. Jedem Register ist individuell eine Rück-

20981G/U04

stelleitung zugeordnet, die zur gleichzeitigen Rückstellung aller Bits des angeschlossenen Registers benutzt wird, ferner eine mit "Ausgang" bezeichnete Leitung, die die Weiterleitung von Daten aus dem Register steuert, und eine Leitung "Betätigen", die das Einführen von Daten in das Register steuert.

Als Beispiel für die Betriebsweise dieser Anordnung sei der Fall betrachtet, daß Daten aus dem Register A in das Register N zu übertragen sind. Vor der Übertragung von Daten erzeugt die Steuerschaltung 301 einen Rückstellimpuls auf der Leitung "Rückstellen"-N während eines ersten Zeitabschnittes, wodurch alle Bits des Registers N zurückgestellt werden. Während einer nachfolgenden Zeitspanne erzeugt die Steuerschaltung gleichzeitig einen Betätigungsimpuls auf der Leitung "Ausgang"-A, um die Daten aus dem Register A zu führen, und auf der Leitung "Betätigen"-N, um die Daten in das Register N zu leiten. Nimmt man zur Erläuterung an, daß das Bit 15 des Registers A eine logische "1" ist, so erfolgt die Übertragung dieses Daten-Bit zum Register N wie folgt. Das Aus gangs gatter 303 für das Bit 15 des Registers A wird durch den Impuls auf der Leitung "Ausgang"-A betätigt und bewirkt, da das Flipflop sich im "l"-Zustand befindet, daß die Datensammelleitungsader 305 den logischen Zustand "θ" einnimmt. Das Symbol 310 stellt lediglich die Verbindung aller Ausgänge

209816/U(U

der Aus gangs gatter für die Bits 15 der Register A bis N dar. Die schaltungstechnische Verwirklichung dieses Symbols ist in Fig. 2B gezeigt. Da der Ausgang des Aus gangs gatter s 303 direkt mit dem Gatter 306 für das Bit 15 des Registers N verbunden ist, wird außer der durch das Gatter 303 bewirkten Verzögerung und der Laufzeit auf der Ader 305 keine weitere Zeitverzögerung eingeführt. Das Gatter 307 wird durch einen Betätigungsimpuls auf der Leitung "Betätigen"-N gleichzeitig mit der Erregung des Gatters 303 aktiviert, und der kombinierte Ausgang der Gatter 306 und 307 nimmt den logischen Zustand "1" an, nachdem die Daten und der Betätigungsimpuls die Gatter 306 bzw. 307 durchlaufen haben.

Mit Vorteil können also, wie oben erläutert, Daten wahlweise aus einem ersten Register zu irgendeinem anderen Register einer Vielzahl weiterer Register mit Hilfe von Gatterimpulsen übertragen werden, die von einer gemeinsamen Taktimpuls quelle erzeugt werden. Die einzige Verzögerung, die zwischen dem Flipflop des Quellenregisters und dem Flipflop des Bestimmungsregisters eingeführt wird, ist die durch das Ausgangs gatter des Quellenflipflops bewirkte Verzögerung und die Laufzeit auf der Leitung, die dieses Ausgangsgatter mit dem Bestimmungsflipflop verbindet.

20981 6/ U(H

Claims (3)

1. Hachenburg, V. 3

   Patentansprüche

   1/ Datenweitergabeanordnung mit wenigstens einem Flipflop, das ■ einen ersten Eingangsanschluß, eine Vielzahl zweiter Eingangsanschlüsse sowie entsprechend einen ersten und einen zweiten Ausgangsanschluß besitzt,

   dadurch gekennzeichnet, daß die Anordnung einen Steuerimpulsgenerator (Fig. 3; 301) und wenigstens ein Steuergatter (Fig. 1: 103) aufweist,

   und daß das Steuergatter einen ersten, mit dem ersten Ausgangsanschluß (¹¹O") des Flipflops verbundenen Eingangsanschluß (A), ferner einen zweiten, mit dem Steuerimpulsgenerator verbundenen Eingangsanschluß (13) und einen mit dem zweiten Aus gangs ans chluß (¹¹I") des Flipflops verbundenen Ausgangsanschluß besitzt, derart, daß das Flipflop selektiv auf Datensignale an seinen zweiten Eingangs ans chlüssen ("Einstellen") nur dann anspricht, wenn gleichzeitig Steuerimpulse am zweiten Eingangs ans chluß des Steuergatters erscheinen.
2. 2. Datenweitergabeanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Flipflop unter Ansprechen auf Signale an seinem ■ ersten Eingangs ans chluß (Fig. 1; Rückstellen) einen ersten stabilen Zustand annimmt und daß das Steuergatter (103) unter Ansprechen auf

   209816/ 1 ACU

   Steuerimpulse an seinem zweiten Eingangsanschluß (B) wahlweise nur dann das Flipflop seinen zweiten stabilen Zustand annehmen läßt;, wenn Datensignale, die einen ersten Binärwert darstellen, gleichzeitig mit dem Steuerimpuls an den zweiten Eingangsanschlüssen (Einstellen) des Flipflops erscheinen.
3. 3. Datenweitergabeanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung weiterhin folgende Bauteile aufweist: ein zweites Flipflop (Fig. 3: Bit 15, Register N) mit einem ersten und einem zweiten Eingangs ans chluß und entsprechend einem ersten und einem zweiten Aus gangs ans chluß;

   ein zweites, an das zweite Flipflop angeschaltetes Steuergatter (307); eine Leitung (305), die die zweiten Ausgangsanschlüsse (Fig. 1: ¹¹I") und die zweiten Eingangs anschlüsse (Fig. 1: Einstellen) beider Flipflops verbindet,

   derart, daß das zweite Flipflop unter Ansprechen auf ein Signal (Fig. 3: Rückstellen N) an seinem ersten Eingangs ans chluß einen ersten stabilen Zustand annimmt und daß das eine Flipflop (Fig. 3: Bit 15, Register A) unter Ansprechen auf ein Aus gangs Steuer signal (Fig. 3: Ausgang A) ein seinen Zustand darstellendes Datensignal auf die Leitung (305) gleichzeitig mit dem Ansprechen des zweiten Steuer gatter s auf einen Steuerimpuls am zweiten Eingangsanschluß gibt, so daß das

   209816/UOA

   zweite Flipflop aufgrund eines Datensignals des ersten Wertes an seinem zweiten Eingangs ans chluß einen zweiten stabilen Zustand annehmen kann.

   209816/ UOA

   Le.erseite