DE2510981C2 - Synchronisierschaltung fuer unabhaengige taktimpulsfolgen - Google Patents

Description

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Rücksetzeingang zwecks Beeinflussung der Dauer der Synchron-Taktimpulse mit Steuerimpulsen beaufschlagt wird.

35

a) Der Steuereingang wird von den Taktimpulsen der höherfrequenten Taktimpulsfolge angesteuert;

b) der Rücksetzeingang ist mit einem der aktiven Phase der Taktimpulse entsprechenden Potential verbunden;

c) der Setzeingang ist einerseits mit dem einen Belag eines Kondensators verbunden, dessen zweitem Belag die Taktimpulse der niedrigerfrequenten Taktimpulsfolge zugeführt werden, und andererseits mit dem Anodenanschluß einer Diode verbunden, deren Kathode mit dem komplementären Ausgang des Flipflops verbunden ist.

Die Erfindung wird im folgenden an Hand der in den Figuren dargestellten Einzelheiten näher erläutert.

Fig. 1 zeigt die erfindungsgemäße Synchronisationsschaliung;

Fig. 2 zeigt die Wirkung der erfindungsgemäßen Schaltungsanordnung an Hand von Impulsdiagrammen.

Die erfindungsgemäße Synchronisationsschaltun« besteht im wesentlichen aus einem J-K-F\ipüop, dessen spezifische Wirkungsweise auf Grund der speziellen Beschallung der Anschlußklemmen an Hand der Impulsdiagramme erläutert wird.

Ausgangsbasis für diese Wirkungsweise ist die bekannte Funktionstabelle eines /-AT-Flipflops, die im folgenden wiedergegeben wird.

Werden Ein- oder Ausgänge von Funktionseinheiten einer Datenverarbeitungsanlage nach etwa anliegenden binären Informationen abgefragt, so muß während dieses Abfragevorgangs an der abzufragenden Anschlußklemme ein definierter Zustand, also im Binärsystem eindeutig einer der Logikzustände »0« oder »1« vorliegen. Eine Abfrage während eines Übergangs zwischen den logischen Zuständen würde zu fehlerhaften Abfrageergebnissen führen.

Der Gewährleistung definierter Zustände dienen sogenannte Synchronisierungsschaltungen, die definiert sind als Schaltungen, die die Erkennung und Speicherung aller richtigen Ein^angszustände sicherstellen.

Gegenstand der vorliegenden Erfindung ist eine derartige Schaltungsanordnung zur Synchronisation zweier unabhängiger Taktimpulsfolgen, deren Impulsfolgefrequenzen sich mindestens wie 2: 1 verhalten und wobei die Impulslänge der niedrigerfrequenten Taktimpulsfolge mindestens zwei Taktperioden der höherfrequenten Taktimpulsfolge überdauert.

Die erfindungsgemäße Synchronisierschaltung zeichnet sich durch einen besonders einfachen Aufbau aus und gewährleistet ein sicheres Schaltverhalten.

Die Synchronisierschaltung gemäß der Erfindung ist dadurch gekennzeichnet, daß ein J-K-FUpf\op vorgesehen ist, das auf der Grundlage der nachfolgend definierten Beschallung der Eingänge am realen Ausgang die Synchron-Taktimpulse abgibt:

0 0

1
1
0
0

1
1

0
1

0
1
0
1

0
1

Ausgangszustand bleibt
unverändert

Ausgangszustand wird
gleich /

1 1 Ausgangszustand ändert
0 j sich bei jedem Takt

Dabei bedeutet

/ logische Beschallung des Setzeingangs,

K logische Beschallung des Rücksetzeingangs,

Q_n Ausgangssignal vor dem nächsten Steuertakt,

Q_{n +}, Ausgangssignal nach dem Steuertakt.

Bezugnehmend auf das in F i g. 1 dargestellte Ausführungsbeispiel sind folgende Zuordnungen getroffen:

Der Setzeingang J wird über einen Kondensator C von der niedrigerfrequenten Taktimpulsfolge L angesteuert. Der Rücksetzeingang K wird konstant auf logisch »1« gehalten.
Der Steuereingang wird von der höherfrequenten Taktimpulsfolge 5 angesteuert. Der komplementäre Ausgang des Flipflops wird unter Zwischenschaltung einer Diode D mit dem Setzeingang / verbunden, wobei die Diode anodenseitig mit diesem Eingang verbunden ist.
Am wahren Ausgang Q des Flipflops werden die aus den beiden unabhängigen Taktimpuls-

folgen gewonnenen Synchron-Taktimpulse abgeceben und, wie eingangs erwähnt, gegebenenfalls zur gesicherten Abfrage bestimmter Zustände benutzt.

Die Wirkungsweise ist nun folgende:

Zu einem Zeitpunkt t_u tritt ein Taktimpuls der niedrigerfrequenten Taktimpulsfolge L am einen Belae des Kondensators C auf. Aus Energieerhaltungsgründen macht der zweite Belag dieses Kondensators C den durch die positive Flanke des L-Taktes initiierten Pcientialsprung am ersten Kondensatorbelag mit, so daß am Setzeingang J logisch »1« ansteht. Da vereinbarungsgemäß am Rücksetzeingang K ein logisch »1« entsprechendes Dauersignal ansteht, ändert sich der Funktionstabelle des Flipflops entsprechend dessen Ausgangssign^l mit dem nächsten am Steuereingang anstehenden Steuertakt S. Zum Zeitpunkt /, erscheint ein Steuerlakt, so daß der Ausgang Q nunmehr ein logisch »1« entsprechendes Signal abgibt.

Dies logisch »1« entsprechende Ausgangssignal kann natürlich nur unter der Voraussetzung auftreten, daß vorher logisch »0« anstand. Dies ist andererseits jedoch stets dadurch gewährleistet, daß am Setzeingang J logisch »0« gegeben war und der Funktionstabelle zufolge für K »1« der Ausgang das am Setzeingang J anstehende Signal überniiiMH.

Zum Zeitpunkt/, steht also am realen AusgangQ logisch »1« an. Damit liegt der komplementäre Ausgang U auf logisch »0« und die Diode D ist leitend, wodurch sich nunmehr der Kondensator C aufladen kann. Zum Zeitpunkt /., ist der Aufladevorgang abgeschlossen, so daß am Setzeingang J wieder ein logisch »0« entsprechendes Signal ansteht. Nunmehr ist die Diode D wieder gesperrt, und die Ladung des Kondensators C wird nicht mehr beeinflußt.
Auf Grund der nunmehr vorliegenden logischen Konstellation J =■- »0«, K = »1« ändert sich mit dem nächsten Steuertakt S der Ausgang Q dahingehend, daß er den am Setzeingang gegebenen logischen Zustand annimmt. Zum Zeitpunkt r_:) wird somit das logisch »1« entsprechende wahre Ausgangssignal Q zurückgesetzt, so daß Q = »0« ansteht.

Zum Zeitpunkt I₁ ist die Impulsdauer des Taktimpulses der niedrigfrequenten Taktimpulsfolge beendet. Am Eingang L steht logisch »0« an, was aus Energieerhai'ungsgründen wiederum eine sprunghafte PotentiJänderung am Kondensator bedinge Der Kondensator C entlädt sich nunmehr sofort über einen in einer Ansteuerschaltung liegenden, gestrichelt angedeuteten Widerstand.

Die Synchronisierschaltung gemäß der Erfindung ist nunmehr wieder in einen Zustand überführt, in welchem die Auswertung des nächsten Taktes der niedrigerfrequenten Taktimpulsfolge möglich ist, was durch Angabe der Zeitpunkte r-... r_N angedeutet ist.

Bei dem beschriebenen Ausführungsbeispiel steht das Ausgangssignal Q, d. h. der Synchron-Taktimpuls, während der Dauer einer Taktperiode der höherfrequenten Taktimpulsfolge an. Auf der Grundlage der die Wirkungsweise eines ./-K-Flipflops beschreibenden Funktiunstabelle läßt sich jedoch ohne weiteres erkennen, daß die Synchron-Taktimpulse bezüglich ihrer Impulsdauer durch Einflußnahme auf den Rücksetzeingang manipulierbar sind.

Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche: 25

1. Schaltungsanordnung zur Synchronisation zweier unabhängiger Taktimpulsfolgen, deren Impulsfolgefrequenzen sich mindestens wie 2 : 1 verhalten und wobei die Impulslänge der niedrigerfrequenten Taktimpulsfolge mindestens zwei Taktperioden der höherfrequenten Taktimpulsfolge überdauert, dadurch ge kennzeich- "> net, daß ein 7-Ä-Flipflop vorgesehen ist, das auf der Grundlage der nachfolgend definierten Beschaltung der Eingänge am realen Ausgang die Synchron-Taktimpulse abgibt:

a) Der Steuereingang wird von den Taktimpulsen der höherfrequenten Taktimpul^folge angesteuert;

b) der Rücksetzeingang ist mit einem der aktiven Phase der Taktimpulse entsprechenden Potential verbunden;

c) der Setzeingang ist einerseits mit dem einen Belag eines Kondensators verbunden, dessen zweitem Belag die Taktimpulse der niedrigerfrequenten Taktimpulsfolge zugeführt werden, und andererseits mit dem Anodenanschluß einer Diode verbunden, deren Kathode mit dem komplementären Ausgang des Flipflops verbunden ist.