DE19546805C2

DE19546805C2 - Impulsbreitenmodulationsschaltung

Info

Publication number: DE19546805C2
Application number: DE19546805A
Authority: DE
Inventors: Ho Hyun Kim
Original assignee: LG Semicon Co Ltd
Current assignee: MagnaChip Semiconductor Ltd
Priority date: 1995-07-14
Filing date: 1995-12-14
Publication date: 1998-01-29
Anticipated expiration: 2015-12-15
Also published as: JP2777982B2; DE19546805A1; JPH0936714A; KR970008876A; US5638017A; KR0151261B1

Description

Die Erfindung betrifft eine Impulsbreitenmodulationsschal tung (nachfolgend als "PWM-Schaltung" bezeichnet).

Nachfolgend wird unter Bezugnahme auf Fig. 1 eine herkömm liche PWM-Schaltung beschrieben. In dieser empfängt ein Zäh ler 1 einen regelmäßigen Takt Z, um einen mit diesem syn chronisierten Zählwert X zu liefern, und ein Detektor 2 wird dann betrieben, wenn der Zählwert X vom Zähler 1 den Wert null hat. Ein Datenregister 3 speichert einen vorgegebenen Impulsbreite-Datenwert ein und erzeugt ein diesem Datenwert entsprechendes Impulsbreitensignal Y. Ein Komparator 4 ver gleicht das Impulsbreitensignal Y vom Datenregister 3 mit dem Zählwert X vom Zähler 1, um ein Ergebnissignal auszuge ben, wenn die Werte miteinander übereinstimmen. Ein RS-Flip-Flop 5 empfängt Ausgangssignale vom Komparator 4 und vom De tektor 2, um die Impulsbreite zu modulieren.

Die wie vorstehend beschrieben aufgebaute herkömmliche PWM-Schaltung arbeitet wie folgt.

Wie es in Fig. 1 dargestellt ist, wird das Bezugstaktsignal Z als Eingangssignal im Zähler 1 gezählt, und das Ergebnis wird an den Detektor 2 gegeben, wenn das Ergebnis null ist, oder an den Komparator 4, wenn das Ergebnis den Wert Eins überschreitet.

Dann läuft der übertragene Wert "Null" durch den Detektor 2, um ein hohes Signal zu erzeugen, das seinerseits dem Rück setzanschluß R des RS-Flip-Flops 5 zugeführt wird. Der den Wert Eins überschreitende zugeführte Zählwert X und der Im pulsbreitenwert Y vom Datenregister 3 werden im Komparator 4 verglichen, um ein hohes Signal an den Setzanschluß S des RS-Flip-Flops zu geben, wenn die verglichenen Werte mitein ander übereinstimmen. So erzeugt das aufeinanderfolgende Um schalten des RS-Flip-Flops 5 ein PWM-Datensignal.

Zu diesem Zeitpunkt wird, wenn das Setzsignal S an das RS-Flip-Flop 5 hohen Pegel hat, ein Ausgangssignal Q hohen Pe gels erzeugt, bis das Rücksetzsignal empfangen wird, und es wird sofort mit dem niedrigen Pegel erzeugt, sobald das Rücksetzsignal zugeführt wird.

Da die Impulsbreite bei der herkömmlichen Technik durch die Eingangstaktfrequenz der PWM-Schaltung moduliert wird, kann die Impulsbreite nicht flexibel eingestellt werden, und es kann keine erwünschte Impulsbreite eingestellt werden, die kleiner als der durch den Bezugsimpuls gegebene Minimalwert ist.

Aufgrund dieser Schaltungsbeschränkungen war es bisher un möglich, Impulse mit hoher Dichte zu erzeugen.

Eine bekannte PWM-Schaltung (EP 0 496 586 A1) weist ein UND-Gatter auf, dem ein Bezugstaktsignal zum einen direkt und zum anderen über eine Ver zögerungsstrecke mit vier Verzögerungskreisen zugeführt wird und das ein PWM-Ausgangssignal aus gibt. Um eine Impulsbreitenmodulation ausführen zu können, ist ein Mikrocomputer vorgesehen, der entweder Test- oder Druckdaten zusammen mit einem Korrekturkoeffizienten und Offsetdaten an ein Register aus gibt. Die Test- oder Druckdaten werden vom Register über einen Multiplizierer, dem auch der Korrekturkoeffizient zugeführt ist, einem Addierkreis zugeführt, an dem auch die Offsetdaten vom Register anliegen. Das Ausgangssignal des Addierkreises steuert eine Verzögerungs-Auswahlschaltung, die die einzelnen Verzögerungskreise der Verzögerungs strecke ansteuert, um die Impulsbreite des vom UND-Gatter ausgegebenen PMW-Ausgangssignals zu modulieren.

Eine andere bekannte Impulsbreitenmodulationsschaltung (JP 3-26 016 A) umfaßt ein Flip-Flop dem ein Taktsignal zugeführt ist. Das eine Ausgangs signal des Flip-Flops ist an einen Eingang eines EXOR-Gatters angelegt, an dessen Ausgang ein PWM-Signal ausgegeben wird. Der andere Ausgang des Flip-Flops wird an eine Verzögerungsstrecke mit einer Vielzahl von Verzöge rungskreisen geführt, um eine entsprechende Anzahl von verzögerten Signa len zu erhalten. Die verzögerten Ausgangssignale der einzelnen Verzöge rungskreise der Verzögerungsstrecke werden jeweils an ein ODER-Gatter ei ner Auswahlschaltung angelegt. An den jeweils anderen Eingänge der ODER-Gatter der Auswahlschaltung liegen Ausgänge einer Dekodierschaltung an, der ein Impulsbreiten-Datensignal zugeführt ist. Die einzelnen Ausgänge der Auswahlschaltung sind gemeinsam an den anderen Eingang des EXOR-Gatters angelegt.

Eine weitere bekannte Impulsbreitenmodulationsschaltung (JP 4-192 914 A) weist eine Verzögerungsstrecke mit einer Vielzahl von Verzögerungsmitteln auf, der ein Taktsignal von einer Synchronimpulsmodulationsschaltung zuge führt wird. Dieses Taktsignal ist außerdem an ein ODER-Gatter angelegt, an deren Ausgang ein PWM-Signal abgegriffen wird. Dem anderen Eingang des ODER-Gatters wird über eine Auswahlschaltung eines der Ausgangssignale der Verzögerungsstrecke zugeführt, wobei die Auswahlschaltung von einem Datenregister angesteuert wird.

Eine andere bekannte Impulsbreitenmodulationsschaltung (JP 4-287 514 A) umfaßt einen programmierbaren Zeitgeberzähler und ein 1-Bit-Ausgabe register, dessen Inhalt durch ein Überlaufsignal invertiert wird, das von ei nem Überlaufdetektorkreis des programmierbaren Zeitgeberzählers zugeführt wird. Der programmierbare Zeitgeberzähler umfaßt dabei einen Zähler, dem ein Taktsignal zugeführt wird und ein den Zähler beaufschlagendes Register.

Die Aufgabe der Erfindung ist es, eine Impulsbreitenmodulationsschaltung zum gleichmäßigen Einstellen der erzeugten Impulsbreite zu schaffen, um Impulse mit hoher Dichte bei vereinfachter Schaltung erzeugen zu können.

Die erfindungsgemäße PWM-Schaltung ist durch die Lehre des beigefügten Anspruchs 1 gegeben. Sie verfügt über ein ein stellbares Verzögerungselement, mit dessen Hilfe die Impuls breite frei eingestellt werden kann. Es sind kein Zähler und Komparator vorhanden, wodurch die Schaltung vereinfacht ist.

Die vorstehend genannten und weitere Aufgaben und Vorteile der Erfindung werden durch die nachfolgend beschriebenen bevorzugten Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen deutlicher.

Fig. 1 ist eine Ansicht, die den Aufbau einer herkömmlichen PWM-Schaltung zeigt;

Fig. 2 ist eine Ansicht, die den Gesamtaufbau einer erfin dungsgemäßen PWM-Schaltung zeigt;

Fig. 3 ist ein detailliertes Blockdiagramm, das einen Ab schnitt zum Erzeugen eines Signals delHx in der erfindungs gemäßen PWM-Schaltung zeigt;

Fig. 4 ist ein detailliertes Blockdiagramm, das einen Logik gatterabschnitt in der erfindungsgemäßen PWM-Schaltung zeigt; und

Fig. 5 zeigt Signalverläufe während des Betriebs der erfin dungsgemäßen PWM-Schaltung.

Nachfolgend wird unter Bezugnahme auf die Fig. 2 bis 4 eine erfindungsgemäße PWM-Schaltung im einzelnen beschrieben.

Gemäß Fig. 2 verfügt die erfindungsgemäße PWM-Schaltung über ein Datenregister 11 zum Einspeichern eines Impulsbreite-Datensignals, das aus einem Durchlaß-Auswahlsignal c aus den höchstsignifikanten Bit und einem Verzögerungsauswahlsignal b aus den restlichen, geringstsignifikanten Bits besteht. Außerdem verzögert ein Verzögerungssignal-Erzeugungsab schnitt 12 die Ausgabe eines Eingangs-Bezugstaktsignals e abhängig vom Wert des Verzögerungsauswahlsignals b. Ein Logikgatterabschnitt 13 empfängt das Bezugstaktsignal e und das verzögerte Taktsignal d als zwei Eingangssignale und liefert mittels des Gateauswahlsignals c das PWM-Datensi gnal.

Der Verzögerungssignal-Erzeugungsabschnitt 12, wie er in Fig. 3 dargestellt ist, enthält eine Verzögerungsschaltungs einheit 14 zum n-maligen sequentiellen Verzögerung n des Be zugstaktsignals e, um verzögerte Signale d₀ bis d_n der Anzahl n+1 an einen Multiplexer 15 zu liefern. Der Multiplexer 15, der die n+1 Eingangssignale erhält, verarbeitet die n+1 ver zögerten Signale d₀ bis d_n von der Verzögerungsschaltungs einheit 14 sowie das Verzögerungsauswahlsignal b, um eines der verzögerten Signale d₀-d_n als verzögertes Taktsignal d auszuwählen.

Der Logikgatterabschnitt 13, wie er in Fig. 4 dargestellt ist, enthält ein NAND-Gatter 16 zum Ausführen einer NAND-Verknüpfung eines durch Invertieren des Bezugstaktsignals e gebildeten Signals und des verzögerten Taktsignals d, das das Ausgangssignal des Multiplexers 15 ist. Ein UND-Gatter 17 verarbeitet das Bezugstaktsignal e und das verzögerte Taktsignal d vom Multiplexer 15. Ein Multiplexer 18 mit zwei Eingängen empfängt die Ausgangssignale des NAND-Gatters 16 und des UND-Gatters 15 über seine zwei Eingangsanschlüsse I₀ und I₁ und, außerdem über einen Freigabeanschluß S dessel ben, das Durchlaß-Auswahlsignal c, das den höchstsignifikan ten Bits in den Ausgangssignalen des Datenregisters 11 ent spricht, um dadurch das PWM-Datensignal auszugeben.

Nachfolgend wird die Funktion der erfindungsgemäßen, wie vorstehend beschrieben aufgebauten PWM-Schaltung im einzel nen erläutert.

Wie es in Fig. 5 dargestellt ist, die Signalverläufe in der erfindungsgemaßen PWM-Schaltung während deren Betrieb zeigt, wird das vom Datenregister erzeugte Impulsbreite-Datensignal in das Verzögerungsauswahlsignal b und das Durchlaß-Auswahl signal c aufgeteilt, um dem Verzögerungssignal-Erzeugungs abschnitt bzw. dem Logikgatterabschnitt 13 zugeführt zu wer den.

Dann werden die n+1 verzögerten Signale d₀ bis d_n, die durch n-maliges (mit n = 0, 1, . . . , n) Verzögern des Bezugstakt signals e durch die Verzögerungsschaltungseinheit 14 erzeugt wurden, den Eingangsanschlüssen I₀ bis I_n des (n+1)×1-Multi plexers 15 zugeführt.

Hierbei wird eines unter den n+1 verzögerten Signalen d₀ bis d_n durch den (n+1)×1-Multiplexer 15 mittels des Verzöge rungsauswahlsignals b ausgewählt, um das verzögerte Taktsi gnal d zu bestimmen.

Dabei entspricht der Verzögerungswert des verzögerten Taktsignals d dem Verzögerungswert der Verzögerungsschaltungs einheit 14, multipliziert mit dem Wert des Verzögerungsaus wahlsignals b, wobei das verzögerte Taktsignal d größer als null ist und der halben Periode des Bezugstaktsignals e ent spricht oder kleiner ist.

Wenn das Durchlaß-Auswahlsignal c, das das dem Logikgatter abschnitt 13 zugeführte Freigabesignal S ist, niedrigen Pe gel hat, werden ein aus dem Bezugstaktsignal e gebildetes invertiertes Signal und das verzögerte Taktsignal d, das das Ausgangssignal des Multiplexers 15 ist, den Eingangsan schlüssen des NAND-Gatters 16 zugeführt, um der NAND-Ver knüpfung unterworfen zu werden, wobei das Ergebnis an dessen Ausgangsanschluß ausgegeben wird. Dieses Ausgangssignal P₀ wird an den Eingangsanschluß I₀ des Multiplexers 18 mit zwei Eingängen gegeben, um das PWM-Ausgangssignal zu erzeugen. Wenn das Freigabesignal S hoch ist, werden das Bezugstakt signal e und das verzögerte Taktsignal d ODER-verknüpft, um das Ausgangssignal P₁ über den Ausgangsanschluß des UND-Gat ters 17 an den Eingangsanschluß I₁ des Multiplexers 18 mit 2×1-Eingängen zu liefern, um dadurch das PWM-Ausgangssignal zu erzeugen. Daher wird im Logikgatterabschnitt 13 bestimmt, ob eine Impulsbreite zum Durchlaß-Auswahlsignal c addiert wird, die der Hälfte des Bezugstaktsignals e entspricht.

In der wie vorstehend beschrieben aufgebauten erfindungsge mäßen PWM-Schaltung können Impulse mit hoher Dichte unabhän gig von der Taktfrequenz erzeugt werden, ohne daß ein Zähler und ein Komparator erforderlich sind, wodurch der Schal tungsaufbau vereinfacht ist.

Claims

1. Impulsbreitenmodulationsschaltung mit

- einem Datenregister (11) zum Speichern eines Impulsbreite-Datensignals, das das höchstwertige Bit des Impulsbreite-Datensignals als Durchlaßauswahlsignal (c) und die geringer wertigen Bits als Verzögerungsauswahlsignal (b) aus gibt,
- einem Verzögerungssignal-Erzeugungsabschnitt (12), der ein Taktsignal (e) entsprechend einem vom Datenregister (11) zuge führten Verzögerungsauswahlsignal (b) verarbeitet und als ver zögertes Taktsignal (d) ausgibt,
- und einen Logikgatterabschnitt (13), der das Taktsignal (e) und das verzögerte Taktsignal (d) verarbeitet, um in Abhängigkeit vom Durchlaßauswahlsignal (c) ein erstes oder ein zweites Im pulsbreitenmodulations-(PWM)-Ausgangssignal auszugeben.

2. Impulsbreitenmodulationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Verzögerungssignal-Erzeugungsab schnitt (12) folgendes aufweist:

- eine Verzögerungsschaltungseinheit (14) zum n-maligen Verzö gern des Taktsignals (e); und
- einen Verzögerungssignal-Auswahlabschnitt (15), dem die Aus gangssignale der Verzögerungsschaltungseinheit (14) zugeführt sind und der entsprechend dem Verzögerungsauswahlsignal (b) das verzögerte Taktsignal (d) ausgibt.

3. Impulsbreitenmodulationsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Verzögerungssignal-Auswahlabschnitt einen (n+1)×1-Multiplexer (15) aufweist.

4. Impulsbreitenmodulationsschaltung nach einem der vorstehenden An sprüche, dadurch gekennzeichnet, daß der Logikgatterabschnitt (13) folgendes aufweist:

- ein erstes Logikgatter (16) zum Verarbeiten eines invertierten Taktsignals und des verzögerten Taktsignals (d);
- ein zweites Logikgatter (17) zum Verarbeiten des Taktsignals (e) und des verzögerten Taktsignals (d); und
- eine Auswahleinrichtung (18), der die Ausgangssignale des er sten und des zweiten Logikgatters (16, 17) zugeführt sind und die in Abhängigkeit vom Durchlaßauswahlsignal (c) das PWM-Ausgangssignal ausgibt.

5. Impulsbreitenmodulationsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das erste Logikgatter ein NAND-Gatter (16) ist.

6. Impulsbreitenmodulationsschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das zweite Logikgatter ein UND-Gatter (17) ist.

7. Impulsbreitenmodulationsschaltung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, daß die Auswahleinrichtung (18) ein 2×1-Multiplexer (15) ist.