DE4303407C2 - Zeitgeberschaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine Zeitgeberschaltung, die im Ansprechen auf ein eingegebenes Taktsignal einen eingestellten eingegebenen Zählwert (Digitaldatenwert) zählt, um ein Überlaufsignal oder ein Impulssignal zu einem Zeitpunkt abzugeben, der dem eingegebenen Zählwert entspricht.

Allgemein besteht eine Zeitgeberschaltung aus einem n-Bit- Zähler zum Zählen eines eingegebenen Zählwerts mit n Bits im Ansprechen auf ein Takteingangssignal und aus einer Überlaufdetektorschaltung zum Erfassen eines Überlaufens des Zählers für die Ausgabe eines Überlaufsignals. Eine Zeitgeberschaltung mit Impulsausgabefunktion enthält außer diesen Bauelementen eine auf das Überlaufsignal ansprechende Impulsgeneratorschaltung für die Ausgabe eines Wellensignals bzw. Impulssignals, das sich von "1" auf "0" oder von "0" auf "1" ändert. Die Zeitgeberschaltung mit Impulsausgabefunktion ist gemäß der Darstellung in Fig. 6 gestaltet. Die Figur zeigt einen Datenbus, eine Überlaufdetektorschaltung 3, eine Impulsgeneratorschaltung 8, einen n-Bit-Zähler 9, einen n-Bit-Eingabezählwert 1a, ein Überlaufsignal 3a, ein eingegebenes Taktsignal 7a, ein Ausgangsimpulssignal 8a und einen Zählwert 9a. Eine Zeitgeberschaltung ohne Impulsausgabefunktion enthält nicht die Impulsgeneratorschaltung 8. Der n-Bit-Zähler 9 nimmt den n-Bit-Eingabezählwert 1a von dem Datenbus 1 auf und zählt den Wert im Ansprechen auf das eingegebene Taktsignal 7a. Dabei gibt der n-Bit-Zähler 9 den Zählwert 9a an die Überlaufdetektorschaltung 3 ab. Die Überlaufdetektorschal­ tung 3 ermittelt aus dem Zählwert 9a einen Überlauf des n- Bit-Zählers 9 und gibt das Überlaufsignal 3a an die Impulsgeneratorschaltung 8 ab, welche im Ansprechen hierauf das Ausgangsimpulssignal 8a abgibt, das sich von "1" auf "0" oder von "0" auf "1" ändert.

Die Fig. 7 ist ein Kurvenformdiagramm, das die Funktion der herkömmlichen Zeitgeberschaltung mit dem Aufbau gemäß Fig. 6 im Falle eines 4-Bit-Eingabezählwerts veranschaulicht. In Fig. 7 ist bei (A) die Kurvenform des in den n-Bit- bzw. 4- Bit-Zähler 9 eingegebenen Taktsignals 7a, bei (B) der Zählwert 9a des 4-Bit-Zählers 9, bei (C) die Kurvenform des Überlaufsignals 3a aus der Überlaufdetektorschaltung 3 und bei (D) die Kurvenform des Ausgangsimpulssignals 8a aus der Impulsgeneratorschaltung 8 dargestellt. Im folgenden wird die Funktion der herkömmlichen Zeitgeberschaltung (4-Bit- Zeitgeberschaltung) unter Bezugnahme auf Fig. 6 und 7 beschrieben. Zuerst wird von dem Datenbus 1 in den 4-Bit- Zähler 9 ein Zeitvorgabewert bzw. Zeitwert "5" eingesetzt ("0101" im Binärcode). Der 4-Bit-Zähler 9 zählt den Zeitwert "5" auf abfallende Flanken des eingegebenen Taktsignals 7a hin herunter. Wenn der 4-Bit-Zähler 9 von "1" ("0001" im Binärcode) auf "0" ("0000" im Binärcode) herunterzählt, gibt er den Zählwert 9a "0" an die Überlaufdetektorschaltung 3 ab. Durch den Zählwert 9a "0" erfaßt die Überlaufdetektor­ schaltung 3 einen Überlauf und gibt daraufhin das Überlaufsignal 3a an die Impulsgeneratorschaltung 8 ab. Wenn die Impulsgeneratorschaltung 8 das Überlaufsignal 3a empfängt, gibt sie das Ausgangsimpulssignal 8a aus, das eine Dauer τo hat und dessen Kurvenverlauf von "1" auf "0" wechselt. Der Kurvenverlauf dieses Ausgangsimpulssignals 8a wurde zu Beginn des Zählens des 4-Bit-Zählers 9 von "0" auf "1" geändert.

Diese Zeitgeberschaltung hat eine minimale Auflösungsgröße, die auf dem eingegebenen Taktsignal basiert und die mit Fortschritten hinsichtlich der Technologie kleiner wird. Der Grund hierfür liegt darin, daß durch eine Verringerung der minimalen Auflösung der Zeitgeberschaltung die Genauigkeit beispielsweise des von dem Zähler erzeugten Überlaufsignals verbessert werden kann. Außerdem kann dann, wenn eine Zeitgeberschaltung mit kleiner minimaler Auflösung in einer Leistungsregelschaltung eines Impulsbreitenmodulations- bzw. PWM-Regelsystems eingesetzt wird, die von einer Stromquelle erzeugte Spannung fein geregelt werden. Daher muß zum Erzielen dieser Vorteile die Frequenz der Eingangstaktsignalquelle erhöht werden, um die minimale Auflösung der herkömmlichen Zeitgeberschaltung zu verringern.

Gemäß der vorstehenden Beschreibung zählt in der herkömmlichen Zeitgeberschaltung der 4-Bit-Zähler 9 einen eingestellten Zählwert auf jedes Abfallen des eingegebenen Taktsignals hin. Daher stimmt der Zeitpunkt, an dem von der Überlaufdetektorschaltung 3 das Überlaufsignal 3a erzeugt wird, mit der Periode des eingegebenen Taktsignals 7a überein ( bis bei (A) in Fig. 7), so daß die minimale Auflösung des Überlaufsignals mit dem eingegebenen Taktsignal 7a übereinstimmt. Infolgedessen muß zum Verringern der minimalen Auflösung die Frequenz des eingegebenen Taktsignals erhöht werden. In der herkömmlichen Zeitgeberschaltung mit Impulsausgabefunktion löst das Überlaufsignal 3a ((C) in Fig. 7) einen Wechsel des Ausgangsimpulssignals 8a von "1" auf "0" oder von "0" auf "1" aus. Daher stimmt der Zeitpunkt, an dem das Ausgangsimpulssignal 8a wechselt, ebenso wie das Überlaufsignal 3a mit der Periode des eingegebenen Taktsignals 7a überein. D. h., da die minimale Auflösungsgröße des Ausgangsimpulssignals dem eingegebenen Taktsignal entspricht, muß dessen Frequenz erhöht werden, um die minimale Auflösung zu verringern. Wenn jedoch die Frequenz des eingegebenen Taktsignals erhöht wird, muß die Arbeitsgeschwindigkeit von Schaltungselementen wie Transistoren in den Schaltungen erhöht werden. Daher besteht bei der herkömmlichen Zeitgeberschaltung ein Problem darin, daß außer der Entwicklung der Schaltungselemente die ganze Vorrichtung unter Anpassung an die Frequenz des eingegebenen Taktsignals ausgelegt werden muß.

Der Erfindung liegt die Aufgabe zugrunde, eine Zeitgeberschaltung zu schaffen, mit der die minimale Auflösung eines Überlaufsignals oder eines Ausgangsimpulssignals auf die halbe Periode eines eingegebenen Taktsignals verringert werden kann.

Die Aufgabe wird erfindungsgemäß mit einer Zeitgeberschaltung gemäß einem ersten Ausführungsbeispiel nach Patentanspruch 1, das in Fig. 1 dargestellt ist, bzw. gemäß einem zweiten Ausführungsbeispiel nach Patentanspruch 2 gelöst, das in Fig. 4 dargestellt ist.

In der Zeitgeberschaltung gemäß dem ersten Ausführungsbeispiel der Erfindung werden zuerst von einem eingegebenen Zählwert mit n Bits die werthöheren (n-1) Bits in der Zähleinrichtung (dem (n-1)-Bit-Zähler 2) eingestellt, während das wertniedrigste eine Bit des eingegebenen Zählwerts in der Bitspeichereinrichtung (dem 1-Bit-Register 6) gespeichert wird. Die Zähleinrichtung zählt die (n-1) werthöheren Bits des Zählwerts im Ansprechen auf das eingegebene Taktsignal und die Überlaufdetektorschaltung 3 erfaßt einen Überlauf der Zähleinrichtung und gibt ein Überlaufsignal ab. Die Verzögerungseinrichtung (Verzögerungsschaltung 4) verzögert das Überlaufsignal um die halbe Periode des eingegebenen Taktsignals und gibt das verzögerte Signal ab. Die Schalteinrichtung (das Schaltglied 5) nimmt das unverzögerte Überlaufsignal aus der Überlaufdetektorschaltung 3 und das mittels der Verzögerungseinrichtung verzögerte Überlaufsignal auf und wählt eines dieser Signale entsprechend einem in der Bitspeichereinrichtung gespeicherten Wert. Daher wird die minimale Auflösung, mit der das Überlaufsignal abgegeben wird, auf die halbe Periode des eingegebenen Taktsignals verringert.

In der Zeitgeberschaltung gemäß dem zweiten Ausführungsbeispiel der Erfindung werden von einem eingegebenen Zählwert mit n Bits die werthöheren (n-1) Bits in die Zähleinrichtung (den (n-1)-Bit-Zähler 2) eingesetzt, während das eine wertniedrigste Bit des eingegebenen Zählwerts in der Bitspeichereinrichtung (dem 1-Bit-Register 6) gespeichert wird. Die Zähleinrichtung zählt die (n-1) werthöheren Bits des eingegebenen Zählwerts im Ansprechen auf das eingegebene Taktsignal und die Überlaufdetektorschaltung 3 erfaßt einen Überlauf der Zähleinrichtung und gibt ein Überlaufsignal ab. Die Impulsausgabeeinrichtung (der Impulsgenerator 8) gibt im Ansprechen auf das Überlaufsignal ein Impulssignal mit vorbestimmter Kurvenform ab. Dieses Impulssignal wird durch die Verzögerungseinrichtung (die Verzögerungsschaltung 4) für die Ausgabe um die halbe Periode des eingegebenen Taktsignals verzögert. Die Schalteinrichtung (das Schaltglied 5) nimmt das unverzögerte Impulssignal aus der Impulsausgabeeinrichtung und das durch die Verzögerungseinrichtung verzögerte Impulssignal auf und wählt für die Ausgabe eines der Signale entsprechend dem in der Bitspeichereinrichtung gespeicherten Wert. Daher wird die minimale Auflösung, mit der das Impulssignal wechselt, auf die halbe Periode des eingegebenen Taktsignals verringert.

Die Erfindung wird nachstehend anhand der Ausführungsbei­ spiele unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1 ist ein Blockschaltbild einer Zeitgeberschaltung gemäß dem ersten Ausführungsbeispiel der Erfindung.

Fig. 2 ist ein Schaltbild, das Einzelheiten einer Verzögerungsschaltung, eines Schaltglieds und eines 1- Bit-Registers zeigt, die in Fig. 1 gezeigt sind.

Fig. 3 ist ein Kurvenformdiagramm, das die Funktion der jeweiligen Teile der in Fig. 1 gezeigten Zeitgeberschaltung veranschaulicht.

Fig. 4 ist ein Blockschaltbild einer Zeitgeberschaltung gemäß dem zweiten Ausführungsbeispiel der Erfindung.

Fig. 5 ist ein Kurvenformdiagramm, das die Funktion der jeweiligen Teile der in Fig. 4 gezeigten Zeitgeberschaltung veranschaulicht.

Fig. 6 ist ein Blockschaltbild einer herkömmlichen Zeitgeberschaltung.

Fig. 7 ist ein Kurvenformdiagramm, das die Funktion jeweiliger Teile der in Fig. 6 gezeigten Zeitgeberschaltung veranschaulicht.

Die Fig. 1 ist ein Blockschaltbild einer Zeitgeberschaltung gemäß dem ersten Ausführungsbeispiel der Erfindung. Die Figur zeigt einen Datenbus 1, einen (n-1)-Bit-Zähler 2 als Zähleinrichtung, einen Überlaufdetektor 3, eine Verzögerungsschaltung 4 als Verzögerungseinrichtung, ein Schaltglied 5 als Schalteinrichtung, ein 1-Bit-Register 6 als Bitspeichereinrichtung, einen n-Bit-Eingangszählwert 1a für das Eingeben und Einsetzen in die Zähleinrichtung, einen Zählwert 2a des (n-1)-Bit-Zählers 2, ein Überlaufsignal 3a aus dem Überlaufdetektor 3, ein Ausgangssignal 4a der Verzögerungsschaltung 4, ein eingegebenes Taktsignal 7a und einen in dem 1-Bit-Register 6 gespeicherten Wert 6a. In Fig. 1 sind mit gleichen Bezugszeichen die gleichen Elemente wie in Fig. 6 bezeichnet und deren Beschreibung ist weggelassen.

Von einem aufgeteilten n-Bit-Eingangszählwert 1a werden die werthöheren (n-1) Bits in dem Zähler 2 eingestellt, der die werthöheren Bits im Ansprechen auf das eingegebene Taktsignal 7a zählt. Wenn beispielsweise ein 4-Bit-Zählwert "0101" eingegeben wird, werden von dem Wert die werthöheren drei Bits "010" abgetrennt und zum Zählen in den Zähler 2 eingesetzt. D. h., der aus dem Datenbus 1 eingegebene Zählwert wird nahezu halbiert und der halbe Wert wird dann von dem (n-1)-Bit-Zähler 2 gezählt (der im Falle eines 4-Bit-Zählwerts ein 3-Bit-Zähler ist). Der Überlaufdetektor 3 stellt einen Überlauf des Zählers 2 durch die Erfassung fest, daß dessen Zählwert 2a beispielsweise "0" ist, und gibt das Überlaufsignal 3a ab. Die Verzögerungsschaltung 4 gibt das Ausgangssignal 4a durch Verzögern des Überlaufsignals 3a um die halbe Periode des Taktsignals 7a (um T/2 im Falle einer Periode T des Taktsignals) ab. Währenddessen speichert das 1-Bit-Register 6 das eine wertniedrigste Bit des n-Bit-Zählwertes 1a, beispielsweise das wertniedrigste Bit "1" des Zählwerts "0101". Entsprechend dem in dem 1-Bit-Register 6 gespeicherten Wert, nämlich in diesem Fall dem Wert "1" wählt das Schaltglied 5 entweder das Überlaufsignal 3a oder das Ausgangssignal 4a und gibt das gewählte Signal als Ausgangssignal 5a ab.

Die Fig. 2 ist ein Schaltbild, das jeweilige Teile der Schaltung gemäß dem ersten Ausführungsbeispiel zeigt. In der Fig. 2 sind die Verzögerungsschaltung, das Schaltglied und das 1-Bit-Register nach Fig. 1 ausführlich dargestellt. Die Fig. 2 zeigt Durchlaßschaltglieder 40 und 41, Inverter 42 bis 44, geschaltete Inverter 50 und 51, Inverter 52 und 53, Durchlaßschaltglieder 60 und 61 und Inverter 62 und 63. Die Verzögerungsschaltung 4 besteht aus den Durchlaßschaltgliedern 40 und 41 und den Invertern 42 bis 44. Das Durchlaßschaltglied 40 wird durch einen Anstieg des eingegebenen Taktsignals 7a an einem Steueranschluß CLK und einem (invertierenden) Steueranschluß zum Einschreiben des Datenwerts des Überlaufsignals 3a in die Inverter 42 und 43 durchgeschaltet. Zu diesem Zeitpunkt ist das Durchlaßschaltglied 41 durch einen Anstieg des Taktsignals 7a an dem Steueranschluß CLK und dem invertierenden Steueranschluß gesperrt, wonach es bei der nächsten Halbperiode des Taktsignals durchgeschaltet wird, um den eingeschriebenen Datenwert zwischenzuspeichern, während das Durchlaßschaltglied 40 gesperrt ist. Dann wird bei der halben Periode des nächsten eingegebenen Taktsignals ein neuer Datenwert des Überlaufsignals 3a in die Inverter 42 und 43 eingeschrieben. Infolgedessen wird der eingeschriebene Datenwert um die halbe Periode des Taktsignals verzögert. Das 1-Bit-Register 6 besteht aus den Durchlaßschaltgliedern 60 und 61 und den Invertern 62 und 63. Das Durchlaßschaltglied 60 wird durch einen Anstieg eines Schreibsignals an einem (invertierenden) Steueranschluß und einem Steueranschluß W durchgeschaltet. Das Durchlaßschaltglied 61 wird durch einen Abfall des Schreibsignals an dem Steueranschluß W und dem (invertierenden) Steueranschluß durchgeschaltet. D. h., das Schaltglied 60 wird durchgeschaltet, wenn das Schaltglied 61 gesperrt wird, und umgekehrt. Zum Einschreiben von Daten wird das Durchlaßschaltglied 60 durchgeschaltet und das Durchlaßschaltglied 61 gesperrt. Zum Speichern von Daten wird das Durchlaßschaltglied 61 durchgeschaltet und das Durchlaßschaltglied 60 gesperrt. Das Schaltglied 5 besteht aus den getakteten bzw. geschalteten Invertern 50 und 51 und dem Inverter 52. Wenn in den Inverter 52 ein Signal "1" eingegeben wird, wird der Inverter 50 eingeschaltet und der Inverter 51 wird abgeschaltet, so daß der Inverter 50 gewählt ist. Wenn in den Inverter 52 ein Signal "0" eingegeben wird, wird der Inverter 50 ausgeschaltet und der Inverter 51 wird eingeschaltet, so daß der Inverter 51 gewählt ist.

Die Fig. 3 ist ein Kurvenformdiagramm, das die Funktion jeweiliger Teile der Schaltung gemäß diesem Ausführungsbeispiel in dem Fall veranschaulicht, daß in die Zeitgeberschaltung ein 4-Bit-Zählwert eingegeben wird. In Fig. 3 ist bei (A) das Taktsignal 7a mit der Periode T, das in den (n-1)-Bit-Zähler 2 eingegeben wird und das Anstiegsflanken und Abfallflanken bis hat, bei (B) der Zählwert 2a des (n-1)-Bit-Zählers 2, in diesem Fall des 3-Bit-Zählers 2, bei (C) das Überlaufsignal 3a aus dem Überlaufdetektor 3, bei (D) das Ausgangssignal 4a der Verzögerungsschaltung 4 und bei (E) das Ausgangssignal 5a des Schaltglieds 5 dargestellt.

Als nächstes wird unter Bezugnahme auf die Fig. 1 bis 3 die Funktion des ersten Ausführungsbeispiels beschrieben. Zuerst wird von dem Datenbus 1 ein 4-Bit-Zählwert "0101" eingegeben. Dieser Zählwert "0101" wird in (n-1) werthöhere Bits, nämlich die drei Bits "010", und das wertniedrigste eine Bit "1" aufgeteilt. Die drei Bits "010" werden in den (n-1)- bzw. 3-Bit-Zähler 2 eingesetzt, während das eine Bit "1" in dem 1-Bit-Register 6 gespeichert wird. Zu diesem Zeitpunkt wird gemäß Fig. 2 durch Zuführen von Schreibsignalen zu dem Steueranschluß W und dem (invertierenden) Steueranschluß das Durchlaßschaltglied 60 des 1-Bit-Registers 6 durchgeschaltet und das Durchlaßschaltglied 61 gesperrt, um den Datenwert "0" einzuschreiben, zu dem durch den Inverter 62 das eine Bit "1" invertiert wurde. Danach wird zum Wählen der geschaltete Inverter 51 eingeschaltet. Währenddessen zählt der 3-Bit- Zähler 2 die drei Bits "010" im Ansprechen auf das eingegebene Taktsignal 7a ((A) in Fig. 3) und gibt den Zählwert 2a ab ((B) in Fig. 3). Der Überlaufdetektor 3 erfaßt einen Wechsel des Zählwerts von "001" auf "000" auf bei (A) in Fig. 3) und gibt das Überlaufsignal 3a (Signal "1" bei (C) in Fig. 3) an das Schaltglied 5 und die Verzögerungsschaltung 4 ab. In der Verzögerungsschaltung 4 gemäß Fig. 2 ist zum Speichern von "0" das Durchlaßschaltglied 40 gesperrt und das Durchlaßschaltglied 41 durchgeschaltet, jedoch wird nach der Hälfte der Periode T ( bis bei (A) in Fig. 3) das Durchlaßschaltglied 40 durchgeschaltet und das Durchlaßschaltglied 41 gesperrt, um in den Inverter 42 "1" einzuschreiben und in den Invertern 42 bis 44 "1" zu speichern. Infolgedessen wird das Ausgangssignal 4a ((D) in Fig. 3) abgegeben, das um die Hälfte der Periode T, nämlich um T/2 des Taktsignals verzögert ist. Da gemäß den vorangehenden Ausführungen das Schaltglied 5 das Ausgangssignal 4a wählt, gibt die Zeitgeberschaltung das um die Hälfte der Periode T des Taktsignals 7a verzögerte Ausgangssignal 5a ab ((E) in Fig. 3). Infolgedessen kann von der Zeitgeberschaltung gemäß diesem ersten Ausführungsbeispiel anders als bei dem Stand der Technik (nach Fig. 7) das Überlaufsignal bei der halben Periode des eingegebenen Taktsignals 7a abgegeben werden. D. h., die minimale Auflösung des Überlaufsignals wird auf die halbe Periode des eingegebenen Taktsignals verringert, ohne daß die Frequenz des Taktsignals geändert wird.

Die Fig. 4 ist ein Blockschaltbild einer Zeitgeberschaltung gemäß dem zweiten Ausführungsbeispiel der Erfindung. In Fig. 4 ist mit 8 ein Impulsgenerator bezeichnet, während die anderen Bauelemente die gleichen wie bei dem ersten Ausführungsbeispiel sind. Die Fig. 5 ist ein Kurvenformdiagramm, das die Funktion jeweiliger Teile der Zeitgeberschaltung gemäß dem zweiten Ausführungsbeispiel in dem Fall veranschaulicht, daß der gleiche 4-Bit-Zählwert wie gemäß Fig. 3 eingegeben wird. Bei (A) ist das in dem (n-1)- Bit-Zähler 2 eingegebene Taktsignal 7a dargestellt, bei (B) ist der Zählwert des Zählers 2, in diesem Fall des 3-Bit- Zählers 2 dargestellt, bei (C) ist das Überlaufsignal 3a aus dem Überlaufdetektor 3 dargestellt, bei (D) ist ein Ausgangssignal 8a des Impulsgenerators 8 dargestellt, bei (E) ist das Ausgangssignal 4a der Verzögerungsschaltung 4 dargestellt und bei (F) ist das Ausgangssignal 5a des Schaltglieds 5 dargestellt. Der Impulsgenerator 8 gibt im Ansprechen auf das Überlaufsignal 3a aus dem Überlaufdetektor 3 ein Signal ab, das beispielsweise eine Dauer bzw. Impulsbreite To hat ((D) in Fig. 5). Selbstverständlich kann der Impulsgenerator 8 ein Signal abgeben, das in einem vorbestimmten Zeitabstand von "1" auf "0" oder von "0" auf "1" wechselt. Bei diesem zweiten Ausführungsbeispiel wird abweichend von dem ersten Ausführungsbeispiel durch die Verzögerungsschaltung nicht das Überlaufsignal, sondern das von dem Impulsgenerator 8 im Ansprechen auf das Überlaufsignal erzeugte Impulssignal verzögert. Die Funktion bei diesem Ausführungsbeispiel ist nahezu die gleiche wie bei dem ersten Ausführungsbeispiel, so daß infolgedessen deren Beschreibung weggelassen wird.

Da gemäß der vorstehenden Beschreibung bei dem ersten Ausführungsbeispiel der Erfindung die minimale Auflösung des aus der Zeitgeberschaltung erhaltenen Überlaufsignals auf die Hälfte der Periode des Taktsignals verringert ist, wird damit die minimale Auflösung des Überlaufsignals auf die Hälfte derjenigen der herkömmlichen Zeitgeberschaltung verringert, ohne daß die Frequenz des Taktsignals geändert wird.

Da gemäß dem zweiten Ausführungsbeispiel der Erfindung die minimale Auflösung des von der Impulsausgabeeinrichtung der Zeitgeberschaltung abgegebenen Impulssignals auf die halbe Periode des eingegebenen Taktsignals verringert ist, ist die Auflösung des Impulssignals auf die Hälfte derjenigen der herkömmlichen Zeitgeberschaltung verringert, ohne daß die Frequenz des Taktsignals geändert wird.

Es wird eine Zeitgeberschaltung offenbart, in der ein eingegebener Zählwert mit n Bits in die werthöheren (n-1) Bits und das wertniedrigste eine Bit aufgeteilt wird, wobei ein Überlaufsignal eines (n-1)-Bit-Zählers, der die werthöheren Bits zählt, und ein Ausgangssignal einer Verzögerungsschaltung, das durch Verzögern des Überlaufsignals um die halbe Periode eines Zähltaktsignals erhalten wird, mittels eines Schaltglieds entsprechend dem in einem 1-Bit-Register gespeicherten wertniedrigsten Bit durchgeschaltet werden, um ein Signal mit einer minimalen Auflösung zu erhalten, welche der halben Periode des Taktsignals entspricht.

Claims (7)

1. Zeitgeberschaltung mit einem Überlaufdetektor, der zur Abgabe eines Überlaufsignals einen Überlauf eines Zählers erfaßt, in den ein Zählwert eingegeben wird, gekennzeichnet durch eine dem Überlaufdetektor (3) vorgeschaltete Zähleinrichtung (2), die im Ansprechen auf ein vorbestimmtes eingegebenes Taktsignal (7a) von einem eingegebenen n-Bit- Zählwert (1a) die werthöheren (n-1) Bits zählt, eine Bitspeichereinrichtung (6) zum Speichern des einen wertniedrigsten Bits des eingegebenen Zählwerts, eine Verzögerungseinrichtung (4), die das Überlaufsignal (3a) aus dem Überlaufdetektor um die halbe Periode des Taktsignals verzögert, und eine Schalteinrichtung (5), die entsprechend dem in der Bitspeichereinrichtung gespeicherten Wert das durch die Verzögerungseinrichtung verzögerte Überlaufsignal oder das unverzögerte Überlaufsignal aus dem Überlaufdetektor wählt und das gewählte Signal abgibt.

2. Zeitgeberschaltung mit einem Überlaufdetektor, der zur Abgabe eines Überlaufsignals einen Überlauf eines Zählers erfaßt, in den ein Zählwert eingegeben wird, gekennzeichnet durch eine dem Überlaufdetektor (3) vorgeschaltete Zähleinrichtung (2), die im Ansprechen auf ein vorbestimmtes eingegebenes Taktsignal (7a) von einem eingegebenen n-Bit- Zählwert (1a) die werthöheren (n-1) Bits zählt, eine Bitspeichereinrichtung (6) zum Speichern des einen wertniedrigsten Bits des eingegebenen Zählwerts, eine Impulsgeneratoreinrichtung (8), die im Ansprechen auf das Überlaufsignal (3a) aus dem Überlaufdetektor ein vorbestimmtes Impulssignal (8a) erzeugt, eine Verzögerungseinrichtung (4), die das Impulssignal aus der Impulsgeneratoreinrichtung um die halbe Periode des Taktsignals verzögert, und eine Schalteinrichtung (5), die entsprechend dem in der Bitspeichereinrichtung gespeicherten Wert das durch die Verzögerungseinrichtung verzögerte Impulssignal oder das unverzögerte Impulssignal aus der Impulsgeneratoreinrichtung wählt und das gewählte Signal abgibt.

3. Zeitgeberschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Impulsgeneratoreinrichtung (8) im Ansprechen auf das Überlaufsignal (3a) ein Impulssignal mit einer vorbestimmten Impulsbreite (To) abgibt.

4. Zeitgeberschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zähleinrichtung (2) aus einem (n-1)-Bit-Zähler besteht.

5. Zeitgeberschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Bitspeichereinrichtung (6) aus einem 1-Bit-Register besteht.

6. Zeitgeberschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (4) aus Durchlaßschaltgliedern (40, 41) und Invertern (42 bis 44) besteht.

7. Zeitgeberschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Schalteinrichtung (5) aus einem Inverter (52) und geschalteten Invertern (50, 51) besteht und eine Schaltfunktion unter Steuerung durch die Bitspeichereinrichtung (6) ausführt.