KR100929843B1 - 오버플로우하지 않는 카운터 - Google Patents

오버플로우하지 않는 카운터 Download PDF

Info

Publication number
KR100929843B1
KR100929843B1 KR1020070098190A KR20070098190A KR100929843B1 KR 100929843 B1 KR100929843 B1 KR 100929843B1 KR 1020070098190 A KR1020070098190 A KR 1020070098190A KR 20070098190 A KR20070098190 A KR 20070098190A KR 100929843 B1 KR100929843 B1 KR 100929843B1
Authority
KR
South Korea
Prior art keywords
counting
unit
output code
output
signal
Prior art date
Application number
KR1020070098190A
Other languages
English (en)
Other versions
KR20090032726A (ko
Inventor
윤대건
김경훈
권대한
송택상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070098190A priority Critical patent/KR100929843B1/ko
Priority to US12/005,933 priority patent/US7738621B2/en
Publication of KR20090032726A publication Critical patent/KR20090032726A/ko
Application granted granted Critical
Publication of KR100929843B1 publication Critical patent/KR100929843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
    • G06M3/00—Counters with additional facilities
    • G06M3/12—Counters with additional facilities for preventing incorrect actuation, e.g. for preventing falsification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains

Abstract

본 발명은 코드의 오버플로우가 발생하지 않는 카운터에 관한 것으로, 본 발명에 따른 카운터는, 입력신호에 응답해 출력코드를 카운팅하는 카운팅부; 및 상기 출력코드가 최대값이며, 그 값이 이전 시간에는 최대값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부를 포함한다.
카운터, 오버플로우, 논리회로

Description

오버플로우하지 않는 카운터{Counter that does not overflow}
본 발명은 각종 반도체 장치 및 논리회로 시스템 등에 사용되는 카운터(counter)에 관한 것으로, 더욱 자세하게는 코드의 오버플로우(overflow)가 방지된 카운터에 관한 것이다.
이하, 종래의 카운터에서 코드를 카운팅(counting)하는 과정에서 발생하는 오버플로우(overflow)에 대해서 알아보기로 한다.
도 1은 종래의 N-비트 카운터를 도시한 도면이다.
카운터는 입력신호(FLAG, STROBE)에 응답하여 코드(OUT<0:N-1>)를 카운트한다. STROBE 신호는 카운터를 스트로빙하는 신호로, STROBE 펄스가 입력될 때마다 카운터는 코드를 증가 또는 감소시키게 된다. FLAG 신호는 카운터가 코드를 증가시켜야 할지 감소시켜야 할지를 알려주는 신호이다. FLAG 신호가 '하이'인 동안에 STROBE 펄스가 입력되면 카운터는 코드를 증가시키며, FLAG 신호가 '로우'인 동안에 STROBE 펄스가 입력되면 카운터는 코드를 감소시킨다. 한편 ENABLE 신호는 카운 터의 동작을 인에이블 또는 디스에이블 하기 위한 신호이다.
도 2는 카운터의 하이 오버플로우(high overflow)를 보여주는 도면이다.
도면에 도시된 바와 같이, FLAG 신호가 '하이'인 상태에서 STROBE 펄스가 계속 입력되어 코드(OUT<0:N-1>)가 증가되어 코드값이 111...1이 되면, 그 이후 한번의 코드값 증가로 카운터의 코드(OUT<0:N-1>)는 000...0이 되어 버린다. 이러한 현상을 카운터의 하이 오버플로우(high overflow)라 한다.
도 3은 카운터의 로우 오버플로우(low overflow)를 보여주는 도면이다.
도면에 도시된 바와 같이, FLAG 신호가 '로우'인 상태에서 STROBE 펄스가 계속 입력되어 코드(OUT<0:N-1>)가 감소되어 코드값이 000...0이 되면, 그 이후 한번의 코드값 감소로 카운터의 코드(OUT<0:N-1>)는 111...1이 되어 버린다. 이러한 현상을 카운터의 로우 오버플로우(low overflow)라 한다.
이러한 코드의 오버플로우는 수치를 코드화하는 경우 N비트로 가질 수 있는 값의 범위 이상 또는 이하의 값이 입력될 때 잘못된 결과 코드(OUT<0:N-1>)를 출력하게 한다. 따라서 111...1, 000...0에서 카운터의 코드(OUT<0:N-1>)를 더 이상 증가 또는 감소시키지 않고 멈추어 주는 회로가 필요하다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 오버플로우(overflow) 방지기능을 갖는 카운터를 제공하고자 하는데 그 목적이 있다.
하이 오버플로우를 방지하기 위한 본 발명에 따른 카운터는, 입력신호에 응답해 출력코드를 카운팅하는 카운팅부; 및 상기 출력코드가 최대값이며, 그 값이 이전 시간에는 최대값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부를 포함한다.
또한, 로우 오버플로우를 방지하기 위한 본 발명에 따른 카운터는, 입력신호에 응답하여 출력코드를 카운팅하는 카운팅부; 및 상기 출력코드가 최소값이며, 그 값이 이전 시간에는 최소값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부를 포함한다.
또한, 하이 및 로우 오버플로우를 방지하기 위한 본 발명에 따른 카운터는, 입력신호에 응답해 출력코드를 카운팅하는 카운팅부; 및 상기 출력코드가 최소값 또는 최대값이며, 그 값이 이전 시간에는 최소값, 최대값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부를 포함한다.
그리고, 오버플로우 방지부는, 상기 출력코드가 최소값 또는 최대값인지의 여부를 감지하고, 그 감지결과를 지연시켜 이전 시간에 상기 출력코드라 최소값 ,최대값을 가졌는지의 여부를 감지한다. 이러한 방법으로 카운터의 코드값이 현재 111...1 또는 000...0이며, 이전 시간에는 111...1, 000...0이 아닌 경우에만 카운터의 동작을 멈춘다.
본 발명은, 카운터의 코드값이 최대값 또는 최소값일때 카운터의 동작을 정지시키기 때문에 코드의 오버플로우가 발생하지 않는다.
또한, 단순히 코드값이 최대값 또는 최소값이라고 카운터의 동작을 정지시키는 것이 아니고, 이전 시간에는 코드가 최대값 또는 최소값이 아니었던 경우에만 카운터의 동작을 정지시킨다. 즉, 코드가 최소값 또는 최대값을 가지게 된 것이 코드의 카운팅에 의한 것일 때만 카운터의 동작을 정지시킨다. 따라서, 최소값 또는 최대값을 초기값으로 하여 코드를 카운팅하는데 있어서는 문제가 생기지 않는다는 장점이 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 카운터의 구성도이다.
도면에 도시된 바와 같이, 본 발명에 따른 카운터는 입력신호(FLAG, STROBE)에 응답해 출력코드(OUT<0:N-1>)를 카운팅(counting)하는 카운팅부(420)와, 오버플로우(overflow)가 일어나려고 할 때 카운팅부(420)가 출력코드(OUT<0:N-1>)를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부(410)를 포함하여 구성된다.
카운팅부(420)는 종래의 카운터(counter)에 해당되는 곳으로 기본적으로 입력신호(FLAG, STROBE)에 응답하여 출력코드(OUT<0:N-1>)를 증가시키거나 감소시킨다. 그리고 오버플로우 방지부(410)의 제어에 의해 인에이블 또는 디스에이블 된다. 카운팅부(420)는 도 1에 도시된 카운터처럼 구성되거나 다양한 종류의 카운터들 중 하나로 구성될 수 있다. 이러한 카운팅부(420)를 구성하는 여러 가지 방법은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 널리 알려진 것에 해당하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
오버플로우 방지부(410)는 카운팅부(420)가 출력코드(OUT<0:N-1>)를 카운팅하는 과정에서 오버플로우가 일어나기 직전에 카운팅부(420)를 디스에이블 시켜 오버플로우를 방지시킨다. 오버플로우 방지부(410)는 하이 오버플로우를 방지하게 또는 로우 오버플로우를 방지하도록 설계될 수 있으며, 하이 오버플로우와 로우 오버플로우를 모두 방지할 수 있도록 설계될 수도 있다.
오버플로부 방지부(410)가 하이 오버플로우를 방지하게 설계되는 경우, 오버플로우 방지부(410)는 출력코드(OUT<0:N-1>)가 최대값(예, 111...1)이며, 그 값이 이전 시간에는 최대값이 아니었던 경우, 카운팅부(420)가 출력코드(OUT<0:N-1>)를 더 이상 카운팅하지 못하게 제어한다.
또한, 오버플로우 방지부(410)가 로우 오버플로우를 방지하게 설계되는 경우, 오버플로우 방지부(410)는 출력코드(OUT<0:N-1>)가 최소값(예, 000...0)이며, 그 값이 이전 시간에는 최소값이 아니었던 경우, 카운팅부(420)가 출력코드(OUT<0:N-1>)를 더 이상 카운팅하지 못하게 제어한다.
또한, 오버플로우 방지부(410)가 로우 오버플로우와 하이 오버플로우를 모두 방지하도록 설계된 경우, 오버플로우 방지부(410)는 출력코드(OUT<0:N-1>)가 최소값 또는 최대값이며, 그 값이 이전 시간에는 최소값, 최대값이 아니었던 경우, 카운팅부(420)가 출력코드(OUT<0:N-1>)를 더 이상 카운팅하지 못하게 제어한다.
3가지의 경우 모두 오버플로우 방지부(410)는 출력코드(OUT<0:N-1>)를 피드백(feedback)받아 현재의 출력코드(OUT<0:N-1>)가 최대값 또는 최소값인지를 감지하며, 감지된 결과를 지연시켜 이전 시간에 출력코드(OUT<0:N-1>)가 최대값을 가졌는지의 여부를 감지한다. 그래서 현재의 값이 최대값 또는 최소값이며 이전 시간에는 최대값 또는 최소값이 아니었던 경우에 카운팅부(420)의 출력코드(OUT<0:N-1>) 카운팅을 정지시킨다. 이전 시간이란 카운팅이 한번 일어나는데 걸리는 시간 정도만큼 이전의 시간을 의미한다.
따라서 출력코드(OUT<0:N-1>)가 최소값 또는 최대값을 가지게 된 것이 코드의 카운팅에 의한 것일 때만 카운터의 동작을 정지시킨다. 예를 들어, 출력코드(OUT<0:N-1>)가 000...1에서 000...0으로 카운팅되어 최소값이 된 경우에는 카운팅부(420)의 카운팅을 정지시키지만, 출력코드(OUT<0:N-1>)가 이전시간에도 000...0이었고 현재도 000...0인 경우에는 카운팅부(420)의 카운팅을 중지시키지 않는다. 그러므로 최소값 또는 최대값을 초기값으로하여 출력코드(OUT<0:N-1>)를 카운팅하는데 있어서는 문제가 발생되지 않는다는 장점이 있다.
도 5는 하이 오버플로우를 방지하는 오버플로우 방지부(410)의 일실시예 구성도이다.
오버플로우 방지부(410)가 하이 오버플로우를 방지하도록 구성될 경우, 오버플로우 방지부(410)는 출력코드(OUT<0:N-1>)가 최대값인지를 감지하는 감지부(510); 및 감지부(510)의 감지결과 출력코드(OUT<0:N-1>)의 현재 값은 최대값이며, 출력코드(OUT<0:N-1>)의 이전 값은 최대값이 아닌 경우 카운팅부(420)의 카운팅 동작을 멈추게 하는 카운팅 정지신호(COUNTING STOP)를 인에이블 하는 정지신호 발생부(530)를 포함해 카운팅 정지신호(COUNTING STOP)를 생성한다. 그리고 카운팅 스타트 신호(COUNTING START)에 의해 인에이블 되며, 카운팅 정지신호(COUNTING STOP)에 의해 디스에이블 되는 카운팅 인에이블 신호(COUNTING ENABLE)를 생성해 카운팅부(420)를 제어하는 제어부(540)를 더 포함한다.
상세하게 감지부(510)는 출력코드(OUT<0:N-1>)를 입력받는 앤드게이트로 구성될 수 있다. 또한, 정지신호 발생부(530)는 감지부의 출력신호를 지연시키는 지연라인(533); 지연라인(533)의 출력신호를 반전하는 인버터(531); 및 감지부(510)의 출력신호와 인버터(531)의 출력신호를 입력받아 카운팅 정지신호(COUNTING STOP)를 출력하는 앤드게이트(532)를 포함해 구성될 수 있다. 또한, 제어부(540)는 카운팅 스타트 신호(COUNTING START)에 응답하여 셋(set)되고, 카운팅 정지신호(COUNTING STOP)에 응답하여 리셋(reset)되며 카운팅 인에이블 신호(COUNTING ENABLE)를 출력하는 SR래치(542)를 포함해 구성될 수 있다.
그 동작을 보면 앤드게이트(510)는 출력코드(OUT<0:N-1>)가 최대값일 때만 '하이'의 신호를 출력한다. 그리고 정지신호 발생부(530)는 지연라인(533)의 출력(이전시간의 감지결과가 된다)이 '로우'이고 앤드게이트(510)의 출력이 '하이'일 때만 카운팅 정지신호(COUNTING STOP)를 '하이'로 인에이블 시킨다. 즉, 현재의 출력코드(OUT<0:N-1>)는 최대값이며, 이전 시간의 출력코드(OUT<0:N-1>)는 최대값이 아니었던 경우만 카운팅 정지신호(COUNTING STOP)를 '하이'로 인에이블 시킨다. 감지부(510)의 출력은 일정 시간 후에 지연라인(533)의 출력에 반영되기 때문에 카운팅 정지신호(COUNTING STOP)는 지연라인(533)의 지연값 만큼의 시간동안만 '하이'값을 갖는 펄스(pulse) 신호의 형태가 된다.
정리하면, 현재의 출력코드(OUT<0:N-1>)값이 최대값이며 이전 시간의 코드값은 최대값이 아니었던 경우에만 카운팅 정지신호(COUNTING STOP)는 펄스 신호의 형태로 인에이블 된다.
제어부(540)는 카운팅 인에이블 신호(COUNTING ENABLE)로 카운팅부(420)가 인에이블/디스에이블 되도록 직접적으로 제어하는 곳이며, 카운팅 스타트신호(COUNTING START)는 카운팅부(420)의 카운팅 동작을 시작할 때 '로우'로 인에이블 되는 펄스신호이다. 또한, ENABLE신호는 카운팅 정지신호(COUNTING STOP)의 사용여부를 결정하기 위한 신호, 즉 오버플로우 방지를 할 것인지 말 것인지(본 발명에서 제안된 방식을 사용할지 말지)를 결정해 주는 인에이블 신호이다.
제어부(540)의 동작을 보면 카운팅 스타트 신호(COUNTING START)가 '로우'펄 스 형태로 인에이블 되면 SR래치(542)의 출력인 카운팅 인에이블 신호(COUNTING ENABLE)는 '하이'로 인에이블 된다. 그리고 카운팅 정지신호(COUNTING STOP)가 '하이'로 인에이블 되어(ENABLE 신호는 인에이블 된 상태임) 낸드게이트(541)의 출력이 '로우'로 되면 카운팅 인에이블 신호(COUNTING ENABLE)는 '로우'로 디스에이블 된다.
따라서 카운팅부(420)는 카운팅 스타트 신호(COUNTING START)에 의해 인에이블 되어 정상적으로 카운팅 동작을 하다가 카운팅 정지신호(COUNTING STOP)가 인에이블 되는 경우 카운팅 동작을 멈추게 되고 오버플로우는 일어나지 않게 된다.
도 6은 로우 오버플로우를 방지하는 오버플로우 방지부(410)의 일실시예 구성도이다.
오버플로우 방지부(410)가 로우 오버플로우를 방지하도록 구성될 경우, 오버플로우 방지부(410)는 출력코드(OUT<0:N-1>)가 최소값인지를 감지하는 감지부(610); 및 감지부(610)의 감지결과 출력코드(OUT<0:N-1>)의 현재 값은 최소값이며, 출력코드(OUT<0:N-1>)의 이전 값은 최소값이 아닌 경우 카운팅부(420)의 카운팅 동작을 멈추게 하는 카운팅 정지신호(COUNTING STOP)를 인에이블 하는 정지신호 발생부(630)를 포함하여 구성된다. 그리고 도 5에서와 동일한 제어부(640, 540과 동일)를 더 포함하여 카운팅부(420)를 제어한다.
상세하게 감지부(610)는 출력코드(OUT<0:N-1>)를 입력받는 노아게이트로 구성될 수 있다. 그리고 정지신호 발생부(630)는, 감지부의 출력신호를 지연시키는 지연라인(633); 지연라인(633)의 출력신호를 반전하는 인버터(631); 및 감지 부(610)의 출력신호와 인버터(631)의 출력신호를 입력받아 카운팅 정지신호(COUNTING STOP)를 출력하는 앤드게이트(632)를 포함하여 구성될 수 있다.
그 동작을 보면, 노아게이트(610)는 출력코드(OUT<0:N-1>)가 최소값일 때만 '하이'의 신호를 출력한다. 그리고 정지신호 발생부(630)는 지연라인(633)의 출력이 '로우'이고 앤드게이트(610)의 출력이 '하이'일 때만 카운팅 정지신호(COUNTING STOP)를 '하이'로 인에이블 시킨다. 즉, 현재의 출력코드(OUT<0:N-1>)는 최소값이며, 이전 시간의 출력코드(OUT<0:N-1>)는 최소값이 아니었던 경우만 카운팅 정지신호(COUNTING STOP)를 '하이'로 인에이블 시킨다. 감지부(610)의 출력은 일정 시간 후에 지연라인(633)의 출력에 반영되기 때문에 카운팅 정지신호(COUNTING STOP)는 지연라인(633)의 지연값 만큼의 시간동안만 '하이'값을 갖는 펄스(pulse) 신호의 형태가 된다.
정리하면 카운팅 정지신호(COUNTING STOP)는 현재의 출력코드(OUT<0:N-1>)가 최소값이고 이전 시간에는 최소값이 아니었던 경우에만 '하이'로 인에이블 된다. 제어부(640)의 동작 즉, 카운팅 스타트 신호(COUNTING START)에 의해 카운팅 인에이블 신호(COUNTING ENABLE)를 인에이블 시키고, 카운팅 정지신호(COUNTING STOP)에 의해 카운팅 인에이블 신호(COUNTING ENABLE)를 디스에이블 시키는 것은 도 5와 동일하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
도 7은 하이 오버플로우와 로우 오버플로우를 모두 방지하는 오버플로우 방지부(410)의 일실시예 구성도이다.
오버플로우 방지부(410)가 하이 오버플로우와 로우 오버플로우를 모두 방지 하도록 구성될 경우, 오버플로우 방지부(410)는, 출력코드(OUT<0:N-1>)가 최대값 또는 최소값인지를 감지하는 감지부(710); 및 감지부(710)의 감지결과 출력코드(OUT<0:N-1>)의 현재 값은 최대값 또는 최소값이며, 출력코드(OUT<0:N-1>)의 이전 값은 최대값, 최소값이 아닌 경우 카운팅부(420)의 카운팅 동작을 멈추게 하는 카운팅 정지신호(COUNTING STOP)를 인에이블 하는 정지신호 발생부(730)를 포함하여 구성된다. 그리고 도 5,6과 동일한 제어부(740, 540,640과 동일)를 더 포함하여 카운팅부(420)를 제어한다.
상세하게 감지부(710)는 출력코드(OUT<0:N-1>)를 입력받아 최대값을 감지하기 위한 앤드게이트(711); 및 출력코드(OUT<0:N-1>)를 입력받아 최소값을 감지하기 위한 노아게이트(712)를 포함하여 구성된다. 또한, 정지신호 발생부(730)는 앤드게이트(711)와 노아게이트(712)의 출력을 입력받는 베타적-노아(XNOR)게이트(731); 노아게이트(712)의 출력을 입력받는 제1지연라인(733); 앤드게이트(711)의 출력을 입력받는 제2지연라인(734); 및 베타적-노아게이트(731)의 출력과 제1지연라인(733)의 출력(Xd)과 제2지연라인(734)의 출력(Yd)을 입력받아 카운팅 정지신호(COUNTING STOP)를 출력하는 노아게이트(732)를 포함하여 구성된다.
도면의 X, Y, Xd, Yd 단자를 기준으로 동작을 설명한다. 노아게이트(732)에서 출력되는 카운팅 정지신호(COUNTING STOP)는 X, Y, Xd, Yd단자의 신호가 각각 (1,0,0,0) 또는 (0,0,1,0)인 경우에만 인에이블 되어 출력된다. 즉, 현재의 출력코드(OUT<0:N-1>)값이 최대값 또는 최소값이며, 이전 시간의 출력코드(OUT<0:N-1>)값은 최대값, 최소값이 아니었던 경우에만 카운팅 정지신호(COUNTING STOP)는 인에이 블 되어 카운팅부(420)의 오버플로우를 방지한다.
도 8과 도 9는 본 발명에 의해 카운터의 오버플로우가 방지되는 것을 도시한 도면이다.
도 8을 보면, 카운터의 코드(OUT<0:N-1>)가 카운팅의 결과로 최대값(111...1)을 갖게 되는 경우 카운터의 카운팅 동작이 정지되는 것을 확인할 수 있다. 또한, 도 9를 보면, 카운터의 코드(OUT<0:N-1>)가 카운팅의 결과로 최소값(000...0)을 갖게 되는 경우 카운터의 카운팅 동작이 정지되는 것을 확인할 수 있다.
본 발명의 기술사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 N-비트 카운터를 도시한 도면.
도 2는 카운터의 하이 오버플로우(high overflow)를 보여주는 도면.
도 3은 카운터의 로우 오버플로우(low overflow)를 보여주는 도면.
도 4는 본 발명에 따른 카운터의 구성도.
도 5는 하이 오버플로우를 방지하는 오버플로우 방지부(410)의 일실시예 구성도.
도 6은 로우 오버플로우를 방지하는 오버플로우 방지부(410)의 일실시예 구성도.
도 7은 하이 오버플로우와 로우 오버플로우를 모두 방지하는 오버플로우 방지부(410)의 일실시예 구성도.
도 8과 도 9는 본 발명에 의해 카운터의 오버플로우가 방지되는 것을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
410: 오버플로우 방지부 420: 카운팅부

Claims (21)

  1. 입력신호에 응답해 출력코드를 카운팅하는 카운팅부; 및
    상기 출력코드가 최대값이며, 그 값이 이전 시간에는 최대값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부
    를 포함하는 카운터.
  2. 제 1항에 있어서,
    상기 오버플로우 방지부는,
    상기 출력코드가 최대값인지의 여부를 감지하고, 그 감지결과를 지연시켜 이전 시간에 상기 출력코드가 최대값을 가졌는지의 여부를 감지하는 것을 특징으로 하는 카운터.
  3. 제 1항에 있어서,
    상기 오버플로우 방지부는,
    상기 출력코드가 최대값인지를 감지하는 감지부; 및
    상기 감지부의 감지결과 상기 출력코드의 현재값은 최대값이며, 상기 출력코 드의 이전 값은 최대값이 아닌 경우 상기 카운팅부의 카운팅 동작을 멈추게 하는 카운팅 정지신호를 인에이블 하는 정지신호 발생부
    를 포함하는 것을 특징으로 하는 카운터.
  4. 제 3항에 있어서,
    상기 감지부는,
    상기 출력코드를 입력받는 앤드게이트를 포함하는 것을 특징으로 하는 카운터.
  5. 제 4항에 있어서,
    상기 정지신호 발생부는,
    상기 감지부의 출력신호를 지연시키는 지연라인
    상기 지연라인의 출력신호를 반전하는 인버터; 및
    상기 감지부의 출력신호와 상기 인버터의 출력신호를 입력받아 상기 카운팅 정지신호를 출력하는 앤드게이트
    를 포함하는 것을 특징으로 하는 카운터.
  6. 제 3항에 있어서,
    상기 오버플로우 방지부는,
    카운팅 스타트 신호에 의해 인에이블 되며, 상기 카운팅 정지신호에 의해 디스에이블 되는 카운팅 인에이블 신호를 생성해 상기 카운팅부를 제어하는 제어부
    를 더 포함하는 것을 특징으로 하는 카운터.
  7. 제 6항에 있어서,
    상기 제어부는,
    상기 카운팅 스타트 신호에 응답하여 셋되고, 상기 카운팅 정지신호에 응답하여 리셋되며, 상기 카운팅 인에이블 신호를 출력하는 SR래치
    를 포함하는 것을 특징으로 하는 카운터.
  8. 입력신호에 응답하여 출력코드를 카운팅하는 카운팅부; 및
    상기 출력코드가 최소값이며, 그 값이 이전 시간에는 최소값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부
    를 포함하는 카운터.
  9. 제 8항에 있어서,
    상기 오버플로우 방지부는,
    상기 출력코드가 최소값인지의 여부를 감지하고, 그 감지결과를 지연시켜 이전 시간에 상기 출력코드가 최소값을 가졌는지의 여부를 감지하는 것을 특징으로 하는 카운터.
  10. 제 8항에 있어서,
    상기 오버플로우 방지부는,
    상기 출력코드가 최소값인지의 여부를 감지하는 감지부; 및
    상기 감지부의 감지결과 상기 출력코드의 현재값은 최소값이며, 상기 출력코드의 이전 값은 최소값이 아닌 경우 상기 카운팅부의 카운팅 동작을 멈추게 하는 카운팅 정지신호를 인에이블 하는 정지신호 발생부
    를 포함하는 것을 특징으로 하는 카운터.
  11. 제 10항에 있어서,
    상기 감지부는,
    상기 출력코드를 입력받는 노아게이트를 포함하는 것을 특징으로 하는 카운 터.
  12. 제 11항에 있어서,
    상기 정지신호 발생부는,
    상기 감지부의 출력신호를 지연시키는 지연라인;
    상기 지연라인의 출력신호를 반전하는 인버터; 및
    상기 감지부의 출력신호와 상기 인버터의 출력신호를 입력받아 상기 카운팅 정지신호를 출력하는 앤드게이트
    를 포함하는 것을 특징으로 하는 카운터.
  13. 제 10항에 있어서,
    상기 오버플로우 방지부는,
    카운팅 스타트 신호에 의해 인에이블 되며, 상기 카운팅 정지신호에 의해 기스에이블 되는 카운팅 인에이블 신호를 생성해 상기 카운팅부를 제어하는 제어부
    를 더 포함하는 것을 특징으로 하는 카운터.
  14. 제 13항에 있어서,
    상기 제어부는,
    상기 카운팅 스타트 신호에 응답하여 셋되고, 상기 카운팅 정지신호에 응답하여 리셋되며, 상기 카운팅 인에이블 신호를 출력하는 SR래치
    를 포함하는 것을 특징으로 하는 카운터.
  15. 입력신호에 응답해 출력코드를 카운팅하는 카운팅부; 및
    상기 출력코드가 최소값 또는 최대값이며, 그 값이 이전 시간에는 최소값, 최대값이 아니었던 경우, 상기 카운팅부가 상기 출력코드를 더 이상 카운팅하지 못하게 제어하는 오버플로우 방지부
    를 포함하는 카운터.
  16. 제 15항에 있어서,
    상기 오버플로우 방지부는,
    상기 출력코드가 최소값 또는 최대값인지의 여부를 감지하고, 그 감지결과를 지연시켜 이전 시간에 상기 출력코드가 최소값, 최대값을 가졌는지의 여부를 감지하는 것을 특징으로 하는 카운터.
  17. 제 15항에 있어서,
    상기 오버플로우 방지부는,
    상기 출력코드가 최대값 또는 최소값인지를 감지하는 감지부; 및
    상기 감지부의 감지결과 상기 출력코드의 현재값은 최대값 또는 최소값이며, 상기 출력코드의 이전 값은 최대값, 최소값이 아닌 경우 상기 카운팅부의 카운팅 동작을 멈추게 하는 카운팅 정지신호를 인에이블 하는 정지신호 발생부
    를 포함하는 것을 특징으로 하는 카운터.
  18. 제 17항에 있어서,
    상기 감지부는,
    상기 출력코드를 입력받는 앤드게이트; 및
    상기 출력코드를 입력받는 노아게이트
    를 포함하는 것을 특징으로 하는 카운터.
  19. 제 18항에 있어서,
    상기 정지신호 발생부는,
    상기 앤드게이트와 상기 노아게이트의 출력을 입력받는 베타적-노아(XNOR)게이트;
    상기 노아게이트의 출력을 지연시키는 제1지연라인;
    상기 앤드게이트의 출력을 지연시키는 제2지연라인; 및
    상기 배타적-노아게이트의 출력과 상기 제1지연라인의 출력과 상기 제2지연라인의 출력을 입력받아 상기 카운팅 정지신호를 출력하는 노아게이트
    를 포함하는 것을 특징으로 하는 카운터.
  20. 제 17항에 있어서,
    상기 오버플로우 방지부는,
    카운팅 스타트 신호에 의해 인에이블 되며, 상기 카운팅 정지신호에 의해 디스에이블 되는 카운팅 인에이블 신호를 생성해 상기 카운팅부를 제어하는 제어부
    를 더 포함하는 것을 특징으로 하는 카운터.
  21. 제 20항에 있어서,
    상기 제어부는,
    상기 카운팅 스타트 신호에 응답하여 셋되고, 상기 카운팅 정지신호에 응답하여 리셋되며, 상기 카운팅 인에이블 신호를 출력하는 SR래치
    를 포함하는 것을 특징으로 하는 카운터.
KR1020070098190A 2007-09-28 2007-09-28 오버플로우하지 않는 카운터 KR100929843B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070098190A KR100929843B1 (ko) 2007-09-28 2007-09-28 오버플로우하지 않는 카운터
US12/005,933 US7738621B2 (en) 2007-09-28 2007-12-28 Counter with overflow prevention capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098190A KR100929843B1 (ko) 2007-09-28 2007-09-28 오버플로우하지 않는 카운터

Publications (2)

Publication Number Publication Date
KR20090032726A KR20090032726A (ko) 2009-04-01
KR100929843B1 true KR100929843B1 (ko) 2009-12-04

Family

ID=40508316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098190A KR100929843B1 (ko) 2007-09-28 2007-09-28 오버플로우하지 않는 카운터

Country Status (2)

Country Link
US (1) US7738621B2 (ko)
KR (1) KR100929843B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629913B2 (en) * 2010-09-30 2014-01-14 Apple Inc. Overflow control techniques for image signal processing
US10185842B2 (en) 2015-03-18 2019-01-22 Intel Corporation Cache and data organization for memory protection
US9798900B2 (en) * 2015-03-26 2017-10-24 Intel Corporation Flexible counter system for memory protection
US10528485B2 (en) 2016-09-30 2020-01-07 Intel Corporation Method and apparatus for sharing security metadata memory space
CN107715241B (zh) * 2017-11-16 2020-09-29 湖南工业大学 输液滴速监测装置
KR20190075332A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 반도체 장치
CN109981099B (zh) * 2019-04-17 2021-07-06 成都微光集电科技有限公司 一种带溢出保护功能的计数器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145893B1 (ko) * 1995-06-26 1998-09-15 김광호 오버플로 방지 장치
JPH11214984A (ja) 1998-01-26 1999-08-06 Toshiba Microelectronics Corp カウンタ回路及びカウンタ回路のリセット方法
JP2002124882A (ja) * 2000-10-16 2002-04-26 Mitsubishi Electric Corp 計数器および計数方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2246122B1 (ko) * 1973-05-08 1976-05-07 Schlumberger Inst System
US4546487A (en) * 1983-12-30 1985-10-08 Rca Corporation Auto ranging counter
JPH02189026A (ja) * 1989-01-17 1990-07-25 Mitsubishi Electric Corp カウンタのオーバフロー及びアンダフロー検出装置
US5199052A (en) * 1990-06-29 1993-03-30 Fujitsu Limited Reload timer circuit
JP2899613B2 (ja) 1991-03-22 1999-06-02 日本電信電話株式会社 セル遅延変動吸収回路
US5157701A (en) * 1991-03-28 1992-10-20 Allen-Bradley Company, Inc. High speed counter circuit
JP2678115B2 (ja) * 1992-02-06 1997-11-17 三菱電機株式会社 タイマ回路
JPH05343986A (ja) * 1992-06-09 1993-12-24 Matsushita Electric Ind Co Ltd カウンタ回路
US5666390A (en) * 1995-09-28 1997-09-09 Micron Technology, Inc. High speed programmable counter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145893B1 (ko) * 1995-06-26 1998-09-15 김광호 오버플로 방지 장치
JPH11214984A (ja) 1998-01-26 1999-08-06 Toshiba Microelectronics Corp カウンタ回路及びカウンタ回路のリセット方法
JP2002124882A (ja) * 2000-10-16 2002-04-26 Mitsubishi Electric Corp 計数器および計数方法

Also Published As

Publication number Publication date
US7738621B2 (en) 2010-06-15
US20090086881A1 (en) 2009-04-02
KR20090032726A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
KR100929843B1 (ko) 오버플로우하지 않는 카운터
US7636227B2 (en) Noise immune over current protection with inherent current limiting for switching power converter
US4586179A (en) Microprocessor reset with power level detection and watchdog timer
US9778711B2 (en) Control device and reset system utilizing the same
US20130222068A1 (en) Oscillation circuit, integrated circuit, and abnormality detection method
KR880011997A (ko) 자동 이득 조절 시스템
US11322928B2 (en) Over-voltage protection method and device
US7802030B2 (en) Interrupt generation circuit for intermediate response to edge detection signal, when count value of main timer is less than pre-stored value
JP2001265667A (ja) 通信バスの異常検出装置とマイクロコンピュータ
CN210609813U (zh) 一种led短路保护电路及发光装置
US10082852B2 (en) Storage device and reset method thereof
US20110298515A1 (en) System reset circuit and method
KR100719257B1 (ko) 외부환경에 자동 적응하는 터치센서
US6163164A (en) Noise detection circuit
JP6787203B2 (ja) 半導体装置の制御回路
KR101439917B1 (ko) 펄스 출력 모듈의 아크 차단 장치
US20120051495A1 (en) Apparatus for generating control data
KR100390942B1 (ko) 플래쉬 메모리 소자의 검증 회로
KR100888337B1 (ko) 칩 리셋회로
JP2016082430A (ja) 車載電子制御装置
KR100629941B1 (ko) 전원 노이즈 검출 회로
KR950000807Y1 (ko) 마이컴 폭주 방지 회로
KR100544015B1 (ko) 잡음 제거 회로
KR101055122B1 (ko) 모터의 구동전류 차단장치 및 방법
KR101016346B1 (ko) 노이즈 제거장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee