JP6787203B2 - 半導体装置の制御回路 - Google Patents

半導体装置の制御回路 Download PDF

Info

Publication number
JP6787203B2
JP6787203B2 JP2017054187A JP2017054187A JP6787203B2 JP 6787203 B2 JP6787203 B2 JP 6787203B2 JP 2017054187 A JP2017054187 A JP 2017054187A JP 2017054187 A JP2017054187 A JP 2017054187A JP 6787203 B2 JP6787203 B2 JP 6787203B2
Authority
JP
Japan
Prior art keywords
signal
time
gate
semiconductor device
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017054187A
Other languages
English (en)
Other versions
JP2018157470A (ja
Inventor
山本 一成
一成 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017054187A priority Critical patent/JP6787203B2/ja
Publication of JP2018157470A publication Critical patent/JP2018157470A/ja
Application granted granted Critical
Publication of JP6787203B2 publication Critical patent/JP6787203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、半導体装置の制御回路に関する。
従来、この種の半導体装置の制御回路としては、半導体装置としてのスイッチング素子を制御するものであって、センス抵抗と、コンパレータと、制御部と、を備えるものが提案されている(特許文献1参照)。センス抵抗は、スイッチング素子に流れる電流を電圧(センス電圧)に変換する。コンパレータは、センス電圧と閾値とを比較し、比較結果を制御部へ出力する。制御部は、入力した比較結果がセンス電圧が閾値を超えていることを示しているときには、スイッチング素子に過大な電流が流れる過電流が検出されていると判断して、スイッチング素子を遮断している。
特開2013−77976号公報
しかしながら、上述の制御回路では、コンパレータの入力にノイズが重畳されると、コンパレータが適正な比較結果を出力することができなくなる不都合が生じる場合がある。こうした不都合を抑制する手法として、コンパレータを構成する各素子の定格を、ノイズに対するマージン分大きくする手法が考えられる。しかしながら、各素子の定格を大きくすると、コンパレータ、ひいては、制御回路全体が大型化してしまう。したがって、制御回路として、素子の定格を大きくすることなく、ノイズに対するマージンを確保できるものが望まれている。また、センス電圧が閾値を超えているときには、スイッチング素子を遮断しているから、スイッチング素子による各種制御(例えば、スイッチング素子がモータを駆動するインバータを構成している場合には、インバータによるモータの駆動制御など)が不安定となる場合がある。
本発明の半導体装置の制御回路は、ノイズに対するマージン分装置の定格を大きくすることなく過電流を検出できると共に、半導体装置による各種制御が不安定となることを抑制することを主目的とする。
本発明の半導体装置の制御回路は、上述の主目的を達成するために以下の手段を採った。
本発明の半導体装置の制御回路は、
所定周期のパルス信号を出力する信号出力手段と、
前記半導体装置の過電流を検出する過電流検出手段と、
前記パルス信号が入力され、前記過電流検出手段により前記半導体装置の過電流が検出されたときには、前記入力されたパルス信号を前記半導体装置を第1時間オフする信号へ調整して出力する信号調整手段と、
を備え、
前記信号調整手段は、前記過電流検出手段による過電流の検出が前記第1時間より長い第2時間継続しているときには、過電流が生じていると判定し、
前記信号出力手段は、前記過電流検出手段による過電流の検出が前記第2時間継続しないときには、次の前記パルス信号の周期において、前記半導体装置をオフする期間が前記過電流検出手段による過電流の検出によりオフしたオフ期間分短くなると共に前記半導体装置をオンする期間が前記オフ期間分長くなるように前記パルス信号を調整する、
ことを要旨とする。
この本発明の半導体装置の制御回路では、信号出力手段から出力されたパルス信号が入力された信号調整手段は、過電流検出手段により半導体装置の過電流が検出されたときには、入力されたパルス信号を半導体装置を第1時間オフする信号へ調整して出力する。これにより、半導体装置の過電流を検出したときに、半導体装置を第1時間オフすることができる。そして、信号調整手段は、過電流検出手段による過電流の検出が第1時間より長い第2時間継続しているときには、過電流が生じていると判定する。これにより、過電流検出手段による過電流の検出が一時期的であり第2時間より短い時間で正常に復帰するときを、過電流が生じていると誤判定することを抑制することができる。この際に、ノイズに対するマージン分装置の定格を大きくする必要がないから、装置を定格を大きくすることなく過電流を検出することができる。そして、過電流検出手段による過電流の検出が第2時間継続しないときには、次のパルス信号の周期において、半導体装置をオフする期間が過電流検出手段による過電流の検出によりオフしたオフ期間分短くなると共に前記半導体装置をオンする期間が前記オフ期間分長くなるようにパルス信号を調整する。これにより、過電流検出手段により過電流が検出されたとき以降の半導体装置のオン時間の平均を、過電流検出手段により過電流が検出されないときのオン時間と同一とすることができる。したがって、半導体装置が実行する各種制御を適正に実行することができ、各種制御が不安定となることを抑制することができる。この結果、ノイズに対するマージン分装置の定格を大きくすることなく過電流を検出できると共に、半導体装置による各種制御が不安定となることを抑制することができる。
本発明の一実施例としての制御回路20の構成の概略を示す構成図である。 ゲート信号G,判定信号Ocp,ホールド信号Hold,ゲート駆動信号Dg,カウント値N,マイコン50で設定される目標オン時間Ton*の時間変化の一例を示すタイミングチャートである。 マイコン50のCPUにより実行されるゲート信号出力処理ルーチンの一例を示すフローチャートである。 オン指令時制御ルーチンの一例を示すフローチャートである。
次に、本発明を実施するための形態を実施例を用いて説明する。
図1は、本発明の一実施例としての制御回路20の構成の概略を示す構成図である。制御回路20は、半導体スイッチ10を制御する装置であって、アーム22と、マイクロコンピュータ(以下、「マイコン」という)50と、を備える。
半導体スイッチ10は、IGBTやMOSFETなどのゲート型トランジスタとして構成されており、昇圧コンバータやインバータの上アームまたは下アームのトランジスタとして昇圧コンバータやインバータに搭載されている。半導体スイッチ10は、アーム22からゲート端子Tgを介してゲートに供給される駆動信号Dgが立ち上がるとオンとし、駆動信号Dgが立ち下がるとオフする。半導体スイッチ10からは、内部に流れる電流を検出する電流センサからの電流Isが電流センサ端子Tiを介して出力されている。
アーム22は、過電流判定器23と、カウンタ24と、トランスミッタ26と、ホールド回路28、30と、AND回路32と、ゲート駆動回路34と、を備えている。
過電流判定器23には、半導体スイッチ10から出力された電流Isが入力される。過電流判定器23は、入力された電流Isが判定用閾値Isref(例えば、8mA,10mA,12mAなど)以上であるときには、ハイとなる判定信号Ocpをカウンタ24とホールド回路28に出力する。
カウンタ24は、所定時間Tc(例えば、0.8μsec,1μsec,1.2μsecなど)毎に判定信号Ocpを調べ、判定信号Ocpがハイとなる回数をカウントして、カウント値Nをトランスミッタ26とホールド回路30とに出力する。カウンタ24には、マイコン50からのリセット信号Resetが入力されている。カウンタ24は、リセット信号がハイになると、カウント値Nを値0にリセットする。
トランスミッタ26は、カウンタ24から入力されたカウント値Nをマイコン50に出力する。
ホールド回路28は、過電流判定器23から入力された判定信号Socpがハイとなったときに所定時間T1(例えば、0.8μsec,1.0μsec,1.2μsecなど)ハイに維持されるホールド信号HoldをAND回路32に出力する。
ホールド回路30は、カウンタ24から入力されたカウント値Nが値Nref(例えば、値6,値7,値8など)を超えたときに、所定時間T1より長く半導体スイッチ10のスイッチング周波数Tsより十分長い所定時間T2(例えば、100msec,120msec,140msecなど)ハイに維持されるフェール信号Failをマイコン50に出力する。
AND回路32は、3つの入力から入力された値の論理積を演算する論理回路として構成されている。AND回路32には、マイコン50からのゲート信号Gと、ホールド回路28からのホールド信号Holdと、ホールド回路30からのフェール信号Failとが入力される。AND回路32は、ゲート信号Gと、ホールド信号Holdのハイとロートとを反転させた信号と、フェール信号Failのハイとローとを反転させた信号と、の論理積を演算して、演算結果をゲート駆動回路34に出力する。
ゲート駆動回路34は、AND回路32からの入力された信号を増幅してゲート駆動信号Dgとして半導体スイッチ10のゲート端子Tgに出力している。
マイコン50は、集積回路からなるCPUを中心とするマイクロプロセッサとして構成されており、CPUの他に、処理プログラムを記憶するROMやデータを一時的に記憶するRAM,入出力ポートを備える。マイコン50には、アーム22からのフェール信号Failやカウント値Nが入力されている。カウンタ24をリセットするためのリセット信号Resetを出力している。
マイコン50は、半導体スイッチ10に要求されるデューティ比に基づいて設定されるゲートオン時間Ton,ゲートオフ時間Toffを用いて目標オン時間Ton*と目標オフ時間Toff*とを設定する。そして、マイコン50は、設定した目標オン時間Ton*でハイとなり、目標オフ時間Toff*でローとなるパルス状のゲート信号Gを生成して出力する。目標オン時間Ton*,目標オフ時間Toff*の設定については後述する。
次に、こうして構成された制御回路20の動作について説明する。最初に、アーム22の動作について説明する。図2は、ゲート信号G,判定信号Ocp,ホールド信号Hold,ゲート駆動信号Dg,カウント値N,マイコン50で設定される目標オン時間Ton*の時間変化の一例を示すタイミングチャートである。図2では、説明のために、ゲート信号Gのゲートオン時間Tonを50μs.ゲートオフ時間Toffを50μsとしている。
半導体スイッチ10から入力された電流Isが判定用閾値Isref未満であるとき、すなわち、半導体スイッチ10に過電流が生じていないときには、アーム22の過電流判定器23は、ローの判定信号Ocpをホールド回路28とカウンタ24に出力する。ローの判定信号Ocpが入力されたホールド回路28は、ローのホールド信号Holdを出力する。カウンタ24は、判定信号Ocpがハイとなる回数をカウントしているから、ローの判定信号Ocpが入力されたカウンタ24は、値0のカウント値Nをトランスミッタ26とホールド回路30とに出力する。ホールド回路30は、ローのフェール信号FailをAND回路32とマイコン50とに出力する。ホールド信号Holdとフェール信号Failとがローであるから、AND回路32は、マイコン50からのゲート信号Gをそのままゲート駆動回路34に出力する。ゲート駆動回路34は、入力されたゲート信号Gを増幅してゲート駆動信号Dgとして半導体スイッチ10のゲート端子Tgに出力し、半導体スイッチ10をオンオフする(期間Ts1,Ts3〜Ts6)。
半導体スイッチ10から入力された電流Isが判定用閾値Isref以上であるとき、すなわち、半導体スイッチ10に過電流が生じていることが検出されたときには、過電流判定器23は、ハイの判定信号Ocpをホールド回路28とカウンタ24に出力する。ハイの判定信号Ocpが入力されたホールド回路28は、ハイのホールド信号Holdを所定時間T1の間出力する。カウンタ24は、判定信号Ocpがハイとなる回数をカウントしているから、値1以上のカウント値Nをトランスミッタ26とホールド回路30とに出力する。
ホールド回路30は、カウント値Nが値Nref以下であるときには、ローのフェール信号FailをAND回路32とマイコン50とに出力する。ハイのホールド信号Holdとローのフェール信号Failとが入力されたAND回路32は、ローの信号をゲート駆動回路34に出力する。ゲート駆動回路34は、ローのゲート駆動信号Dgを半導体スイッチ10のゲート端子Tgに出力し、半導体スイッチ10をオフする。ホールド信号Holdは、所定時間T1の間ハイに維持されその後ローとなることから、ゲート駆動回路34は、所定時間T1の間ローのゲート駆動信号Dgを半導体スイッチ10のゲート端子Tgに出力し、所定時間T1が経過したらハイのゲート駆動信号Dgを半導体スイッチ10のゲート端子Tgに出力する(期間Ts2)。これにより、半導体スイッチ10は、所定時間T1の間オフされた後にオンとされる。これは、カウント値Nが値Nref以下であるときには、一時期な過電流であって、その後、過電流が解消される可能性があるからである。
ホールド回路30は、カウント値Nが値Nrefを超えたときには、所定時間T2の間ハイのフェール信号FailをAND回路32とマイコン50とに出力する。ハイのフェール信号Failが入力されたAND回路32は、ローの信号をゲート駆動回路34に出力する。ゲート駆動回路34は、ローのゲート駆動信号Dgを半導体スイッチ10に出力し、半導体スイッチ10をオフとする。所定時間T2は、半導体スイッチ10のスイッチング周波数Tsより十分長く設定されているから、半導体スイッチ10はオフが維持される。このように、カウント値Nが値Nrefを超えたとき、すなわち、過電流が生じていると判定可能なときには、半導体スイッチ10をオフ固定にする。こうすれば、ノイズに対するマージン分制御装置20の定格を大きくすることなく過電流を検出できる。
このように、アーム22は、半導体スイッチ10から入力された電流Isが判定用閾値Isref以上である場合において、カウント値Nが値Nref以下であるときには、半導体スイッチ10を所定時間T1の間オフし、その後オンとする。したがって、誤検出により半導体スイッチ10から入力された電流Isが一時的に判定用閾値Isref以上となったときでも、半導体スイッチ10のスイッチングを継続することができる。
続いて、マイコン50の動作について説明する。図3は、マイコン50のCPUにより実行されるゲート信号出力処理ルーチンの一例を示すフローチャートである。本ルーチンは、繰り返して実行される。なお、このフローチャートには記載していないが、マイコン50は、フェール信号Failを入力されると各種のフェールセーフ制御を実行する。
本ルーチンが実行されると、CPUは、ゲートオフ時間Toffやゲートオン時間Ton,カウント値Nを入力する処理を実行する(ステップS100)。ゲートオフ時間Toff,ゲートオン時間Tonは、半導体スイッチ10に要求されるデューティ比に基づいて設定したものであり、例えば、それぞれ50μsに設定されている。なお、ゲートオフ時間Toff,ゲートオン時間Tonは、半導体スイッチ10に要求されるデューティ比に応じて適宜変更される。カウント値Nは、アーム22のトランスミッタ26から入力されたものである。
続いて、次式(1),(2)を用いて半導体スイッチ10のオン時間,オフ時間の目標値である目標オフ時間Toff*と目標オン時間Ton*とを設定する(ステップS110)。式(1),(2)中、「T1」は、上述した所定時間T1と同一の値である。
Toff*=Toff - N・T1 ・・・(1)
Ton*=Ton + N・T1 ・・・(2)
続いて、リセット信号Resetをアーム22のカウンタ24に出力する(ステップS120)。リセット浸透Resetが入力されたカウンタ24は、カウンタ値Nを値0にリセットする。
そして、ローのゲート信号Gをアーム22に出力し(ステップS130)、ローのゲート信号Gの出力を開始してからの経過時間Tcnt1が目標オフ時間Toff*以上であるか否かを判定する(ステップS140)。経過時間Tcnt1が目標オフ時間Toff*未満のときには、ステップS130の処理に戻り、経過時間Tcnt1が目標オフ時間Toff*以上となったときには、ステップS150の処理へ進む。すなわち、ステップS130,S140の処理は、目標オフ時間Toff*の間ローとなるゲート信号Gをアーム22に出力する処理となる。
続いて、ハイのゲート信号Gをアーム22に出力し(ステップS150)、ハイのゲート信号Gの出力を開始してからの経過時間Tcnt2が目標オン時間Ton*以上であるか否かを判定する(ステップS160)。経過時間Tcnt2が目標オン時間Ton*未満のときには、ステップS150の処理に戻り、経過時間Tcnt2が目標オン時間Ton*以上となったときには、本ルーチンを終了する。すなわち、ステップS150,S160の処理は、目標オン時間Ton*の間ハイとなるゲート信号Gをアーム22に出力する処理となる。
ここで、図2における期間Ts2のように、半導体スイッチ10のスイッチング周期Tsの1周期で、過電流判定器23により半導体スイッチ10から入力された電流Isが判定用閾値Isref以上であると2回判定されたとき(カウント値Nが値Nref以下であるとき)を考える。上述したように、ホールド回路28は、過電流判定器23からの判定信号Ocpが立ち上がる度にハイのホールド信号Holdを所定時間T1の間出力する。これにより、半導体スイッチ10は、所定時間T1の間オフされた後にオンされる動作を2回繰り返す。一方で、カウンタ24は、判定信号Ocpがハイとなる回数をカウントし、カウント値N(ここでは値2)をトランスミッタ26を介してマイコン50へ出力する。このとき、マイコン50からはハイのゲート信号Gが出力されている、すなわち、図3に例示したゲート信号出力処理ルーチンにおいて、ステップS150,S160の処理が実行されているから、期間Ts2が終了し、再び図3に例示したゲート信号処理ルーチンが実行されたときに、ステップS110の処理で目標オフ時間Toff*がゲートオフ時間Toffからカウント値Nと所定時間T1とを乗じた時間を減じた時間に設定され、目標オフ時間Ton*がゲートオン時間Tonにカウント値Nと所定時間T1とを乗じた時間を加えた時間に設定され、ゲート駆動信号Dgがローとなった時間分、ローとなる時間が短くなると共にハイとなる時間が長くなるようゲート信号Gが調整されて、アーム22に出力される(ステップS130〜S160)。つまり、期間Ts3,Ts4がそれぞれ48μs,52μsとなる。
また、期間Ts2が終了し、次に図3に例示したゲート信号処理ルーチンが実行されたときに、ステップS120の処理で、カウント値Nが値0にリセットされる。そのため、期間Ts4で、半導体スイッチ10から入力された電流Isが判定用閾値Isref未満であるときには、期間Ts4が終了して次に図3に例示したゲート信号出力処理ルーチンが実行されたときのステップS110の処理で、ゲートオン時間Toffが目標オン時間Toff*に設定され、ゲートオン時間Tonが目標オン時間Ton*に設定され、ステップS130〜S160の処理で目標オフ時間Toff*,目標オン時間Ton*の間ローとハイとなるゲート信号Gをアーム22に出力する。つまり、期間Ts5,Ts6がそれぞれ50μs,50μsとなる。このように、カウント値Nが値Nref以下であるときには、次のゲート信号Gのスイッチング周期で半導体スイッチ10をオフしたオフ期間分半導体スイッチ10をオフする期間を短くすると共にオフ期間分半導体スイッチ10をオンする期間が長くなるようにゲート信号Gを調整することにより、電流Isが判定用閾値Isref以上となったとき以降の半導体スイッチ10のオン時間の平均値を、電流Isが判定用閾値Isref未満であるときのオン時間と等しくすることができる。これにより、半導体スイッチ10による各種制御が不安定となることを抑制することができる。
以上説明した実施例の制御回路20によれば、カウント値Nが値Nrefを超えているときには、過電流が継続していると判定し、カウント値Nが値Nref以下であるときには、次のゲート信号Gのスイッチング周期Sで半導体スイッチ10をオフしたオフ期間分半導体スイッチ10をオフする期間を短くすると共にオフ期間分半導体スイッチ10をオンする期間が長くなるようにゲート信号Gを調整することにより、半導体スイッチ10の過電流を検出するためのマージンを大きく持たせることなく過電流を検出できると共に、半導体スイッチ10による各種制御が不安定となることを抑制することができる。
実施例の制御回路20では、アーム22を、過電流判定器23と、カウンタ24と、トランスミッタ26と、ホールド回路28,30と、AND回路32と、ゲート駆動回路34と、を備えるものとしているが、こうした回路構成に限定されるものではなく、図4に例示するオン指令時制御ルーチンを実行可能な回路構成であれば如何なるものとしても構わない。図4に例示した制御ルーチンは、マイコン50からのゲート信号Gがオンであるときに繰り返し、実行される。
最初に、ハイのゲート駆動信号Dgを半導体スイッチ10に出力する処理を実行して(ステップS200)、半導体スイッチ10をオンとする。続いて、半導体スイッチ10から電流Isを入力し(ステップS210)、電流Isと上述した 判定用閾値Isrefとを比較する(ステップS220)。電流Isが判定用閾値Isref未満であるときには、本ルーチンを終了する。こうした処理により、半導体スイッチ10のオンを継続する。
ステップS220の処理で、電流Isが判定用閾値Isref以上であると判定されたときには、ローのゲート駆動信号Dgを半導体スイッチ10に出力して(ステップS230)、所定時間T1の間半導体スイッチ10をオフする(ステップS240)。半導体スイッチ10をオフしてから所定時間T1が経過したら、前回本ルーチンを実行したときのカウント値Nである前回N(初期値は値0)に値1を加えたものをカウント値Nに設定してマイコン50に出力する(ステップS250)。カウント値Nを入力したマイコン50は、図3に例示したゲート信号出力処理ルーチンにより、カウント値Nを用いてゲート信号Gを調整する。
そして、カウント値Nが値Nrefを超えたか否かを判定し(ステップS260)、カウント値Nが値Nref以下であるときには、ステップS200の処理に戻る。カウント値Nが値Nrefを超えているときには、ゲート駆動信号Dgをローに固定にして半導体スイッチ10をオフに固定して(ステップS280)、本ルーチンを終了する。こうした処理により、カウント値Nが値Nrefを超えたとき、半導体スイッチ10をオフ固定とするから、半導体スイッチ10の過電流を抑制することができる。また、カウント値Nが値Nref以下であるときには、カウント値Nをマイコン50に出力し、マイコン50はカウント値Nを用いて、次のゲート信号Gのスイッチング周期Sで半導体スイッチ10をオフしたオフ期間分半導体スイッチ10をオフする期間を短くすると共にオフ期間分半導体スイッチ10をオンする期間が長くなるようにゲート信号Gを調整することにより、半導体スイッチ10による各種制御が不安定となることを抑制することができる。
実施例の制御回路20では、カウンタ24とホールド回路30とを備えているものとし、カウント値Nが値Nrefを超えたときにハイとなるフェール信号FailをAND回路32に出力している。しかしながら、過電流判定器23で電流Isが判定用閾値Isref以上となったときからの経過時間が所定時間を超えているか否かを判定し、ハイとなるフェール信号FailをAND回路32に出力すればよいから、カウンタ24とホールド回路30に代えて、過電流判定器23で電流Isが判定用閾値Isref以上となったときからの経過時間を計測するタイマと、タイマの計測時間が所定時間を超えたときにフェール信号FailをAND回路32に出力するホールド回路と、を備えていてもよい。
実施例の制御回路20では、半導体スイッチ10を、ゲート駆動回路Dgがハイのときオンとなり、ローのときにオフとしている。しかしながら、半導体スイッチ10を、ゲート駆動回路Dgがローのときオンとなり、ハイのときオフとなるものとしてもよい。この場合、マイコン50やアーム22の各信号をハイとするかローとするかは、上述した動作、すなわち、カウント値Nが値Nrefを超えているときには、過電流が継続していると判定し、カウント値Nが値Nref以下であるときには、次のゲート信号Gのスイッチング周期Sで半導体スイッチ10をオフしたオフ期間分半導体スイッチ10をオフする期間を短くすると共にオフ期間分半導体スイッチ10をオンする期間が長くなるようにゲート信号Gを調整することができるように適宜定めればよい。
実施例の制御回路20では、本発明をアーム22とマイコン50とを備えるものに適用する場合を例示しているが、アーム22とマイコン50と単一の装置として構成してもよいし、アーム22とマイコン50と同一の機能を3つ以上の装置で実現してもよい。
実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、マイコン50が「信号出力手段」に相当し、スイッチ20が「過電流検出手段」,「信号調整手段」に相当する。
なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
本発明は、半導体装置の制御回路の製造産業などに利用可能である。
10 半導体スイッチ、20 制御回路、22 アーム、23 過電流判定器、24 カウンタ、26 トランスミッタ、28,30 ホールド回路、32 AND回路、34 ゲート駆動回路、50 マイコン。

Claims (1)

  1. ゲート型トランジスタである半導体装置の制御回路であって、
    前記半導体装置に要求される要求デューティ比に基づくゲートオン時間のオン期間において前記半導体装置をオンすると共に前記オン期間に連続し前記要求デューティ比に基づくゲートオフ時間のオフ期間において前記半導体装置をオフするパルス状のゲート駆動信号を出力するゲート駆動信号出力手段と、
    前記半導体装置に過電流が生じていないときには第1信号レベルの判定信号を出力し、前記半導体装置に過電流が生じているときには前記第1信号レベルと異なる第2信号レベルの判定信号を出力する過電流判定器と、
    を備え
    前記ゲート駆動信号出力手段は、
    前記第2信号レベルの前記判定信号が入力された場合において、前記第2信号レベルの前記判定信号の入力が継続されている時間が所定時間未満のときには、前記第2信号レベルの前記判定信号が入力された前記オン期間において前記ゲートオン時間より短い所定オフ時間前記半導体装置をオフするように生成した前記ゲート駆動信号を前記半導体装置に出力し、その後、前記ゲートオフ時間から前記所定オフ時間を減じた時間前記半導体装置をオフした後に前記ゲートオン時間に前記所定オフ時間を加えた時間前記半導体装置がオンするように生成した前記ゲート駆動信号を前記半導体装置に出力する
    半導体装置の制御回路。
JP2017054187A 2017-03-21 2017-03-21 半導体装置の制御回路 Active JP6787203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017054187A JP6787203B2 (ja) 2017-03-21 2017-03-21 半導体装置の制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054187A JP6787203B2 (ja) 2017-03-21 2017-03-21 半導体装置の制御回路

Publications (2)

Publication Number Publication Date
JP2018157470A JP2018157470A (ja) 2018-10-04
JP6787203B2 true JP6787203B2 (ja) 2020-11-18

Family

ID=63718242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054187A Active JP6787203B2 (ja) 2017-03-21 2017-03-21 半導体装置の制御回路

Country Status (1)

Country Link
JP (1) JP6787203B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516040B2 (ja) * 1997-06-02 2004-04-05 財団法人半導体研究振興会 過電流保護機能を持つゲート駆動回路
JP5129582B2 (ja) * 2008-01-09 2013-01-30 日立オートモティブシステムズ株式会社 負荷駆動診断装置およびその制御方法
JP5726037B2 (ja) * 2011-09-30 2015-05-27 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2018157470A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
US8441238B2 (en) Zero current detecting circuit and related synchronous switching power converter
US9564809B2 (en) Zero current detecting circuit and method and related synchronous switching power converter
US8400790B2 (en) Latch-off of real time synchronous rectification for light load control
US9257908B2 (en) Systems and methods to auto-adjust zero cross circuits for switching regulators
EP3109990B1 (en) Semiconductor devices and methods for dead time optimization
US9374032B2 (en) PWM output apparatus and motor driving apparatus
US8760891B2 (en) Real time dynamic optimization of deadtime
US9912278B2 (en) Method of forming a semiconductor device and structure therefor
US20180248488A1 (en) Systems and methods with timing control for synchronization rectifier controllers
KR100724270B1 (ko) 액츄에이터 전류 제어 방법
JP2009118650A (ja) 電力変換装置
JP2017093240A (ja) 多相電動モータ制御装置
KR101388854B1 (ko) 모터 구동 장치 및 모터 제어 방법
JP6787203B2 (ja) 半導体装置の制御回路
JP6669638B2 (ja) スイッチング回路
US11128120B2 (en) Inductive load control device
US20150229122A1 (en) Method and device for recognizing a short circuit in a pwn driver circuit
US20150219711A1 (en) Apparatus for determining deterioration of photocoupler
JP5978932B2 (ja) 誘導性負荷制御装置
JP6168073B2 (ja) 電源装置
JP2018046680A (ja) 負荷駆動装置
JP6551337B2 (ja) トランジスタ駆動回路
JP2010136568A (ja) スイッチング素子の異常検出装置
JP7218629B2 (ja) スイッチング装置
JP7040151B2 (ja) スイッチング回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R151 Written notification of patent or utility model registration

Ref document number: 6787203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151