JP7040151B2

JP7040151B2 - スイッチング回路

Info

Publication number: JP7040151B2
Application number: JP2018043972A
Authority: JP
Inventors: 秀夫山脇
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-03-12
Filing date: 2018-03-12
Publication date: 2022-03-23
Anticipated expiration: 2038-03-12
Also published as: JP2019161806A

Description

本明細書に開示の技術は、スイッチング回路に関する。

特許文献１には、半導体装置をスイッチングするスイッチング回路が開示されている。この半導体装置は、低電位メイン端子（エミッタ電極Ｅ）とセンス端子（センスエミッタ端子１０１ｘ、１０１ｙ）を備えている。高電位端子（コレクタ電極Ｃ）と低電位メイン端子の間にメインスイッチング素子が接続されており、高電位端子とセンス端子の間にセンススイッチング素子（電流検出用の小電流が流れるスイッチング素子）が接続されている。半導体装置がオンすると、低電位メイン端子とセンス端子に電流が流れる。センス端子には、電流検出用のセンス抵抗が接続されている。センス抵抗に印加される電圧を検出することで、センス端子に流れる電流を検出できる。このスイッチング回路は、センス抵抗に印加される電圧（すなわち、センス端子に流れるセンス電流）が基準値を超えたときに、半導体装置をオフする。センス電流は、低電位メイン端子に流れるメイン電流と相関を有する。したがって、センス電流が基準値を超えたときに半導体装置をオフすることで、メイン電流が過電流となることを防止することができる。

特開２００７－０４０８１７号公報

特許文献１のスイッチング回路では、センス抵抗に印加される電圧分だけ、センス端子の電位が低電位メイン端子の電位よりも高くなる。このため、ゲート端子とセンス端子の間に印加される電圧（センススイッチング素子に対するゲート電圧）が、ゲート端子と低電位メイン端子の間に印加される電圧（メインスイッチング素子に対するゲート電圧）よりも低くなる。このように、センススイッチング素子とメインスイッチング素子との間で印加されるゲート電圧に差が生じるので、ゲート閾値の製造ばらつきや各スイッチング素子の温度特性によってセンス電流とメイン電流の比率が変化する。このため、センス電流からメイン電流を正確に検出することが困難であり、メイン電流を実際の値よりも大きく見積もった上でその上限値を設定する必要がある。すなわち、実際のメイン電流が上限値よりもかなり低い段階で、半導体装置をオフする必要がある。このため、半導体装置の小型化が困難であった。本明細書では、実際のメイン電流に対してより正確に上限値を設定することが可能な技術を提案する。

本明細書が開示するスイッチング回路は、半導体装置を備え、前記半導体装置をスイッチングする。前記半導体装置が、高電位端子と低電位メイン端子の間に接続されたメインスイッチング素子と、前記高電位端子と第１センス端子の間に接続された第１センススイッチング素子と、前記高電位端子と第２センス端子の間に接続された第２センススイッチング素子と、前記メインスイッチング素子のゲート、前記第１センススイッチング素子のゲート、及び、前記第２センススイッチング素子のゲートに接続されたゲート端子を有している。前記スイッチング回路が、前記低電位メイン端子に接続された低電位配線と、前記第１センス端子と前記低電位配線の間に接続された第１センス抵抗と、前記第２センス端子と前記低電位配線の間に接続されているとともに前記第１センス抵抗よりも小さい抵抗値を有する第２センス抵抗と、前記高電位端子に接続された配線に流れる電流を検出する電流センサと、制御装置と、補正装置を有している。前記制御装置は、前記ゲート端子の電位を制御することによって前記半導体装置をスイッチングする。前記制御装置は、前記第２センス端子の電位が基準値を超えたときに前記半導体装置をオフする。前記補正装置は、前記半導体装置に電流が流れているときに、前記電流センサが検出する電流と前記第１センス端子の電位に基づいて前記基準値を補正する。

このスイッチング回路においては、半導体装置が２つのセンス端子を有している。第１センス端子に第１センス抵抗が接続されており、第２センス端子に第２センス抵抗が接続されている。このため、第１センススイッチング素子に対するゲート電圧と第２センススイッチング素子に対するゲート電圧は、何れも、メインスイッチング素子に対するゲート電圧よりも小さい。また、第２センス抵抗は、第１センス抵抗よりも小さい抵抗値を有している。このため、第２センス抵抗に印加される電圧は第１センス抵抗に印加される電圧よりも低く、したがって、第２センススイッチング素子に対するゲート電圧は第１センススイッチング素子に対するゲート電圧よりも大きい。つまり、第１センススイッチング素子、第２センススイッチング素子、メインスイッチング素子の順でゲート電圧が大きくなる。第１センススイッチング素子に対するゲート電圧はメインスイッチング素子に対するゲート電圧よりもかなり小さい。このため、第１センススイッチング素子に流れる第１センス電流は、小電流時（メインスイッチング素子に流れるメイン電流が小さいとき）にはメイン電流に対して略比例するが、大電流時（メイン電流が大きいとき）にはメイン電流に対する比例関係が失われる。他方、第２センススイッチング素子に対するゲート電圧はメインスイッチング素子に対するゲート電圧に近い。このため、第２センススイッチング素子に流れる第２センス電流は、小電流時と大電流時のいずれでも、メイン電流に対して略比例する。

このスイッチング回路では、半導体装置に電流が流れているときに、電流センサが検出する電流（すなわち、メイン電流）と第１センス端子の電位（すなわち、第１センス電流）に基づいて基準値を補正する。メイン電流と第１センス電流の比率は、温度やゲート閾値の製造ばらつきによって変化するが、これらの諸条件（温度やゲート閾値）が固定され、かつ、小電流時（通常動作時）には、メイン電流と第１センス電流の比率は略一定となる（すなわち、第１センス電流がメイン電流に対して略比例する。）。また、第１センススイッチング素子と第２センススイッチング素子が共通の半導体装置に内蔵されているので、第１スイッチング素子と第２スイッチング素子の動作条件は略等しい。したがって、諸条件による特性の変化は、第１センススイッチング素子と第２センススイッチング素子で同様に生じる。このため、メイン電流と第１センス電流の比率から、メイン電流と第２センス電流の比率が分かる。したがって、小電流時にメイン電流と第１センス電流を検出することで、そのときの条件下におけるメイン電流と第２センス電流の比率が分かる。また、第２センス電流は、小電流時と大電流時のいずれでも、メイン電流に略比例する。したがって、小電流時にメイン電流と第１センス電流を検出することで、大電流時におけるメイン電流と第２センス電流の比率を正確に特定することができる。したがって、スイッチング回路は、大電流時におけるメイン電流の上限値に対応するように、第２センス電流の基準値（第２電流の上限値）を補正することができる。このため、実際のメイン電流に対して正確に上限値を設定することができる。メイン電流を実際よりも大きく見積もることなく上限値を設定できるので、このスイッチング回路によれば、従来よりも半導体装置に高い電流密度でメイン電流を流すことができる。このため、半導体装置の小型化が可能となる。

スイッチング回路１０を含むインバータ回路の回路図。ＭＯＳＦＥＴ１４の内部構造を示す回路図。スイッチング回路１０の動作時の第２センス電流ＩＳ２を示すグラフ。電流の相関を示すグラフ。

図１は、インバータ回路の一部を示している。インバータ回路は、高電位配線９２とグランド配線９４の間に直列に接続された２つのＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）１２、１４を有している。ＭＯＳＦＥＴ１２は高電位側に接続された上アームのＭＯＳＦＥＴであり、ＭＯＳＦＥＴ１４は低電位側に接続された下アームのＭＯＳＦＥＴである。ＭＯＳＦＥＴ１２、１４の間の配線に、交流配線８０が接続されている。交流配線８０の他端は、モータ等の負荷に接続されている。実施形態のスイッチング回路１０は、下アームのＭＯＳＦＥＴ１４を有しており、ＭＯＳＦＥＴ１４をスイッチングする。なお、上アームのＭＯＳＦＥＴ１２に対してもスイッチング回路１０と略同様のスイッチング回路が設けられているが、図１ではその図示を省略している。以下では、下アームのＭＯＳＦＥＴ１４を含むスイッチング回路１０について、詳細に説明する。

（ＭＯＳＦＥＴ１４の構造）
図１に示すように、ＭＯＳＦＥＴ１４は、ドレイン端子Ｄ、ゲート端子Ｇ、メインソース端子ＭＳ、第１センスソース端子ＳＳ１、及び、第２センスソース端子ＳＳ２を有している。図２は、ＭＯＳＦＥＴ１４の内部構造の詳細を示している。図２に示すように、ＭＯＳＦＥＴ１４の内部には、３つのＭＯＳＦＥＴ１４Ｍ、１４Ｓ１、１４Ｓ２が設けられている。３つのＭＯＳＦＥＴ１４Ｍ、１４Ｓ１、１４Ｓ２は、共通の半導体基板に設けられている。メインＭＯＳＦＥＴ１４Ｍのサイズは、第１センスＭＯＳＦＥＴ１４Ｓ１のサイズ及び第２センスＭＯＳＦＥＴ１４Ｓ２のサイズよりも遥かに大きい。第１センスＭＯＳＦＥＴ１４Ｓ１のサイズは、第２センスＭＯＳＦＥＴ１４Ｓ２のサイズと略等しい。メインＭＯＳＦＥＴ１４Ｍのソースは、メインソース端子ＭＳに接続されている。第１センスＭＯＳＦＥＴ１４Ｓ１のソースは、第１センスソース端子ＳＳ１に接続されている。第２センスＭＯＳＦＥＴ１４Ｓ２のソースは、第２センスソース端子ＳＳ２に接続されている。メインＭＯＳＦＥＴ１４Ｍのドレイン、第１センスＭＯＳＦＥＴ１４Ｓ１のドレイン、及び、第２センスＭＯＳＦＥＴ１４Ｓ２のドレインは、共通のドレイン端子Ｄに接続されている。メインＭＯＳＦＥＴ１４Ｍのゲート、第１センスＭＯＳＦＥＴ１４Ｓ１のゲート、及び、第２センスＭＯＳＦＥＴ１４Ｓ２のゲートは、共通のゲート端子Ｇに接続されている。したがって、メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２は、同時にオン‐オフする。メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２が同時にオンすると、メインＭＯＳＦＥＴ１４Ｍにメイン電流ＩＭが流れ、第１センスＭＯＳＦＥＴ１４Ｓ１に第１センス電流ＩＳ１が流れ、第２センスＭＯＳＦＥＴ１４Ｓ２に第２センス電流ＩＳ２が流れる。上述したように、メインＭＯＳＦＥＴ１４Ｍのサイズは、第１センスＭＯＳＦＥＴ１４Ｓ１のサイズ及び第２センスＭＯＳＦＥＴ１４Ｓ２のサイズよりも遥かに大きい。したがって、メイン電流ＩＭは、第１センス電流ＩＳ１、及び、第２センス電流ＩＳ２よりも遥かに大きい。メイン電流ＩＭは、メインソース端子ＭＳに流れ、第１センス電流ＩＳ１は第１センスソース端子ＳＳ１に流れ、第２センス電流ＩＳ２は第２センスソース端子ＳＳ２に流れる。

（スイッチング回路１０の構造）
図１に示すように、ドレイン端子Ｄは、上アームのＭＯＳＦＥＴ１２のソースに接続されている。ゲート端子Ｇは、制御装置３６に接続されている。メインソース端子ＭＳは、グランド配線９４に直接接続されている。第１センスソース端子ＳＳ１は、第１センス抵抗２１の一端に接続されている。第１センス抵抗２１の他端は、グランド配線９４に接続されている。すなわち、第１センスソース端子ＳＳ１は、第１センス抵抗２１を介してグランド配線９４に接続されている。上述したように、第１センスソース端子ＳＳ１には、第１センス電流ＩＳ１が流れる。第１センス電流ＩＳ１は、第１センスソース端子ＳＳ１から第１センス抵抗２１を通ってグランド配線９４へ流れる。したがって、第１センスソース端子ＳＳ１の電位ＶＳ１は、第１センス電流ＩＳ１の大きさに比例した電位となる。より詳細には、第１センス抵抗２１の抵抗値をＲ１としたときに、ＶＳ１＝Ｒ１・ＩＳ１となる。第２センスソース端子ＳＳ２は、第２センス抵抗２２の一端に接続されている。第２センス抵抗２２の他端は、グランド配線９４に接続されている。すなわち、第２センスソース端子ＳＳ２は、第２センス抵抗２２を介してグランド配線９４に接続されている。上述したように、第２センスソース端子ＳＳ２には、第２センス電流ＩＳ２が流れる。第２センス電流ＩＳ２は、第２センスソース端子ＳＳ２から第２センス抵抗２２を通ってグランド配線９４へ流れる。したがって、第２センスソース端子ＳＳ２の電位ＶＳ２は、第２センス電流ＩＳ２の大きさに比例した電位となる。より詳細には、第２センス抵抗２２の抵抗値をＲ２としたときに、ＶＳ２＝Ｒ２・ＩＳ２となる。第２センス抵抗２２の抵抗値Ｒ２は、第１センス抵抗２１の抵抗値Ｒ１よりも小さい。

制御装置３６は、ゲート端子Ｇに接続されている。制御装置３６には、外部から信号電圧Ｖｓｉｇが入力される。制御装置３６は、信号電圧Ｖｓｉｇに応じて、ゲート端子Ｇの電位を制御する。これによって、制御装置３６は、ＭＯＳＦＥＴ１４（すなわち、メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２）をオン‐オフさせる。

第２センスソース端子ＳＳ２には、第２センス配線４２が接続されている。第２センス配線４２は、第２センスソース端子ＳＳ２を、コンパレータ３０に接続している。したがって、第２センスソース端子ＳＳ２の電位ＶＳ２は、第２センス配線４２を介してコンパレータ３０に入力される。

また、コンパレータ３０には、可変電源３２の正極が接続されている。可変電源３２の負極は、グランド配線９４に接続されている。したがって、コンパレータ３０に、可変電源３２の出力電圧が入力される。以下では、可変電源３２の出力電圧を、基準電位Ｖｒｅｆという。

コンパレータ３０の出力端子は、制御装置３６に接続されている。上述したように、コンパレータ３０には、電位ＶＳ２と基準電位Ｖｒｅｆが入力される。コンパレータ３０は、電位ＶＳ２と基準電位Ｖｒｅｆを比較する。コンパレータ３０は、電位ＶＳ２と基準電位Ｖｒｅｆのいずれが大きいかを示す判定結果を出力する。上述したように、電位ＶＳ２は、ＶＳ２＝Ｒ２・ＩＳ２の関係を有する。したがって、電位ＶＳ２と基準電位Ｖｒｅｆを比較することは、第２センス電流ＩＳ２を基準電流Ｖｒｅｆ／Ｒ２と比較することに等しい。コンパレータ３０は、比較結果を、制御装置３６に送信する。制御装置３６は、電位ＶＳ２が基準電位Ｖｒｅｆよりも低い間は、信号電圧ＶｓｉｇにしたがってＭＯＳＦＥＴ１４をスイッチングする。制御装置３６は、電位ＶＳ２が基準電位Ｖｒｅｆを超えたときは、信号電圧Ｖｓｉｇにかかわらず、ＭＯＳＦＥＴ１４を強制的にオフする。

第１センスソース端子ＳＳ１には、第１センス配線４１が接続されている。第１センス配線４１は、第１センスソース端子ＳＳ１を、補正装置３４に接続している。第１センスソース端子ＳＳ１の電位ＶＳ１は、第１センス配線４１を介して補正装置３４に入力される。

交流配線８０には、電流センサ８２が設けられている。電流センサ８２は、交流配線８０に流れる電流Ｉ０を検出する。交流配線８０に流れる電流Ｉ０は、ＭＯＳＦＥＴ１２、１４の動作状態に応じて変化する。通常動作においては、ＭＯＳＦＥＴ１４がオンしているときに、電流Ｉ０はメイン電流ＩＭと略等しくなる。電流センサ８２が検出した電流Ｉ０の値は、補正装置３４に入力される。

補正装置３４には、電位ＶＳ１と電流Ｉ０の値が入力される。上述したように、電位ＶＳ１は第１センス電流ＩＳ１に比例し、電流Ｉ０はメイン電流ＩＭと略等しい。したがって、補正装置３４には、第１センス電流ＩＳ１とメイン電流ＩＭの値が入力されているに等しい。補正装置３４は、電位ＶＳ１と電流Ｉ０の比率（すなわち、第１センス電流ＩＳ１とメイン電流ＩＭの比率）に応じて、可変電源３２が出力する基準電位Ｖｒｅｆを変更（補正）する。

（スイッチング回路１０の動作）
次に、スイッチング回路１０の動作について説明する。図３の実線のグラフは、ＭＯＳＦＥＴ１４の動作中における第２センス電流ＩＳ２の変化を示している。なお、後に詳述するように、第２センス電流ＩＳ２は、メイン電流ＩＭに対して略比例する。したがって、メイン電流ＩＭは、図３に示す第２センス電流ＩＳ２と略同じ波形で変化する。

通常動作中においては、制御装置３６が、ＭＯＳＦＥＴ１４を繰り返しオン‐オフする。ＭＯＳＦＥＴ１４がオンするときには、メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２の全てがオンし、電流ＩＭ、ＩＳ１、ＩＳ２が増加する。ＭＯＳＦＥＴ１４がオフするときには、メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２の全てがオフし、電流ＩＭ、ＩＳ１、ＩＳ２が減少する。したがって、図３では、通常動作中に、第２センス電流ＩＳ２が周期的に増減している。

上述したように、スイッチング回路１０は、電位ＶＳ２が基準電位Ｖｒｅｆを超えると（すなわち、第２センス電流ＩＳ２が基準電流Ｖｒｅｆ／Ｒ２を超えると）、ＭＯＳＦＥＴ１４を強制的にオフする。また、上述したように、第２センス電流ＩＳ２は、メイン電流ＩＭに対して略比例する。したがって、基準電位Ｖｒｅｆは、メイン電流ＩＭの許容最大値（上限値）を決定する電位である。通常動作中に、スイッチング回路１０は、各電流の間の相関に適合するように、基準電位Ｖｒｅｆを繰り返し補正する。以下に、各電流の間の相関について説明し、その後に、基準電位Ｖｒｅｆの補正について説明する。

（各電流の相関）
図４は、メイン電流ＩＭと、第１センス電流ＩＳ１及び第２センス電流ＩＳ２との関係を示している。メイン電流ＩＭは、ゲート電圧やドレイン‐ソース間電圧に応じて変化する。第１センス電流ＩＳ１と第２センス電流ＩＳ２は、メイン電流ＩＭに対して一定の相関を有する。すなわち、メイン電流ＩＭが変化すると、メイン電流ＩＭに応じて第１センス電流ＩＳ１と第２センス電流ＩＳ２が変化する。図４のグラフＡは、第１センス電流ＩＳ１とメイン電流ＩＭの相関を示しており、図４のグラフＢは、第２センス電流ＩＳ２とメイン電流ＩＭの相関を示している。図４において、グラフＡ２、Ｂ２は、平均的な相関を示しており、グラフＡ１、Ａ３、Ｂ１、Ｂ３は、諸条件によって相関が変動する範囲を示している。

上述したように、第１センス抵抗２１の抵抗値Ｒ１は、第２センス抵抗２２の抵抗値Ｒ２よりも大きい。このため、ＭＯＳＦＥＴ１４がオンしているときに、第１センスソース端子ＳＳ１の電位ＶＳ１は、第２センスソース端子ＳＳ２の電位ＶＳ２の電位ＶＳ２よりも高くなる。したがって、ＭＯＳＦＥＴ１４がオンしているときに、第１センスＭＯＳＦＥＴ１４Ｓ１に対するゲート電圧（ゲート端子Ｇと第１センスソース端子ＳＳ１の間の電圧）は、第２センスＭＯＳＦＥＴ１４Ｓ２に対するゲート電圧（ゲート端子Ｇと第２センスソース端子ＳＳ２の間の電圧）よりも低くなる。したがって、第１センス電流ＩＳ１は、第２センス電流ＩＳ２よりも低くなる。したがって、図４に示すように、全ての動作領域（図４の横軸全体）において、第１センス電流ＩＳ１（グラフＡ）は、第２センス電流ＩＳ２（グラフＢ）よりも低い。

また、メインソース端子ＭＳは、グランド配線９４に直接接続されている。このため、ＭＯＳＦＥＴ１４がオンしているときに、メインソース端子ＭＳの電位は、第１センスソース端子ＳＳ１の電位、及び、第２センスソース端子ＳＳ２の電位よりも低くなる。したがって、ＭＯＳＦＥＴ１４がオンしているときに、メインＭＯＳＦＥＴ１４Ｍに対するゲート電圧（ゲート端子Ｇとメインソース端子ＭＳの間の電圧）は、第１センスＭＯＳＦＥＴ１４Ｓ１に対するゲート電圧、及び、第２センスＭＯＳＦＥＴ１４Ｓ２に対するゲート電圧よりも高くなる。第１センスＭＯＳＦＥＴ１４Ｓ１に対するゲート電圧はメインＭＯＳＦＥＴ１４Ｍに対するゲート電圧よりもかなり低いので、第１センスＭＯＳＦＥＴ１４Ｓ１ではメインＭＯＳＦＥＴ１４Ｍよりも早く電流が飽和する。このため、グラフＡに示すように、第１センス電流ＩＳ１とメイン電流ＩＭは、低電流領域では略比例するものの、高電流領域では比例しない。他方、第２センスＭＯＳＦＥＴ１４Ｓ２に対するゲート電圧はメインＭＯＳＦＥＴ１４Ｍに対するゲート電圧に比較的近い。このため、グラフＢに示すように、第２センス電流ＩＳ２とメイン電流ＩＭは、低電流領域から高電流領域にかけて略比例する。

最も平均的な条件下では、第１センス電流ＩＳ１とメイン電流ＩＭの相関はグラフＡ２のようになり、第２センス電流ＩＳ２とメイン電流ＩＭの相関はグラフＢ２のようになる。但し、製造工程に起因して生じるゲート閾値のばらつきや、動作中の半導体基板の温度によって、相関が変化する。第１センス電流ＩＳ１とメイン電流ＩＭの間の相関は、グラフＡ１とグラフＡ３の間で変化する。第２センス電流ＩＳ２とメイン電流ＩＭの間の相関は、グラフＢ１とグラフＢ３の間で変化する。ここで、メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２は共通の半導体基板に形成されるので、製造工程に起因するゲート閾値のばらつきはＭＯＳＦＥＴ１４Ｍ、１４Ｓ１、１４Ｓ２の全てにおいて同じように生じる。例えば、ＭＯＳＦＥＴ１４Ｍのゲート閾値が高い場合には、ＭＯＳＦＥＴ１４Ｓ１、１４Ｓ２のゲート閾値も同様に高い。また、メインＭＯＳＦＥＴ１４Ｍ、第１センスＭＯＳＦＥＴ１４Ｓ１、及び、第２センスＭＯＳＦＥＴ１４Ｓ２は共通の半導体基板に設けられているので、略同じ温度で動作する。このため、温度による特性の変化は、ＭＯＳＦＥＴ１４Ｍ、１４Ｓ１、１４Ｓ２の全てにおいて同じように生じる。このため、ゲート閾値のばらつきや動作温度による相関の変化は、グラフＡとグラフＢとで同じ方向に生じる。例えば、第１センスＭＯＳＦＥＴ１４Ｓ１とメインＭＯＳＦＥＴ１４Ｍの間の相関がグラフＡ１（平均値よりも上）である場合には、第２センスＭＯＳＦＥＴ１４Ｓ２とメインＭＯＳＦＥＴ１４Ｍの間の相関はグラフＢ１（平均値よりも上）となる。また、例えば、第１センスＭＯＳＦＥＴ１４Ｓ１とメインＭＯＳＦＥＴ１４Ｍの間の相関がグラフＡ３（平均値よりも下）である場合には、第２センスＭＯＳＦＥＴ１４Ｓ２とメインＭＯＳＦＥＴ１４Ｍの間の相関はグラフＢ３（平均値よりも下）となる。

（基準電位Ｖｒｅｆの補正）
スイッチング回路１０は、通常動作中に、定期的に基準電位Ｖｒｅｆの補正処理を実行する。なお、図３の通常動作中は、図４の低電流領域内でＭＯＳＦＥＴ１４が動作する。補正処理は、通常動作中のＭＯＳＦＥＴ１４がオンしている期間に行われる。基準電位Ｖｒｅｆの補正処理では、まず、補正装置３４が、電流センサ８２が検出する電流Ｉ０と第１センスソース端子ＳＳ１の電位ＶＳ１を受信する。なお、上述したように、第１センス抵抗２１の抵抗値が比較的大きいので、電位ＶＳ１は比較的大きい電位となる。このため、通常動作中において、電位ＶＳ１はノイズに対して十分に大きい。したがって、補正装置３４は、ノイズの影響をほとんど受けることなく、正確に電位ＶＳ１を検出することができる。次に、補正装置３４は、電位ＶＳ１と電流Ｉ０の比率ＶＳ１／Ｉ０を算出する。補正装置３４は、比率ＶＳ１／Ｉ０と基準電位Ｖｒｅｆとを対応付けた補正テーブルを記憶している。補正装置３４は、算出した比率ＶＳ１／Ｉ０と補正テーブルに基づいて、基準電位Ｖｒｅｆを決定する。そして、決定した基準電位Ｖｒｅｆが出力されるように、可変電源３２の出力電圧を変更する。このため、図３に示すように、通常動作中に、第２センス電流ＩＳ２の上限値Ｖｒｅｆ／Ｒ２が変化する。

補正装置３４が記憶している補正テーブルは、以下の技術思想に基づいて定められている。上述したように、電位ＶＳ１は第１センス電流ＩＳ１に比例し、電流Ｉ０はメイン電流ＩＭと略等しい。したがって、比率ＶＳ１／Ｉ０は、第１センス電流ＩＳ１とメイン電流ＩＭの比率ＩＳ１／ＩＭに略比例する。すなわち、補正装置３４は、比率ＩＳ１／ＩＭを算出しているに等しい。図４に示すように、低電流領域では、メイン電流ＩＭと第１センス電流ＩＳ１が比例する。したがって、比率ＩＳ１／ＩＭは、低電流領域におけるグラフＡの傾きと等しい。したがって、補正装置３４が算出する比率ＶＳ１／Ｉ０（すなわち、比率ＩＳ１／ＩＭ）から、第１センス電流ＩＳ１とメイン電流ＩＭの相関（例えば、相関が、グラフＡ１であるのか、Ａ２であるのか、Ａ３であるのか）を特定することができる。また、上述したように、諸条件によって第１センス電流ＩＳ１とメイン電流ＩＭの相関が変化する場合には、第２センス電流ＩＳ２とメイン電流ＩＭの相関も同じ方向に変化する。したがって、第１センス電流ＩＳ１とメイン電流ＩＭの相関から、第２センス電流ＩＳ２とメイン電流ＩＭの相関を特定することができる。例えば、第１センス電流ＩＳ１とメイン電流ＩＭの相関がグラフＡ１である場合には、第２センス電流ＩＳ２とメイン電流ＩＭの相関がグラフＢ１であることを特定することができる。また、例えば、第１センス電流ＩＳ１とメイン電流ＩＭの相関がグラフＡ２である場合には、第２センス電流ＩＳ２とメイン電流ＩＭの相関がグラフＢ２であることを特定することができる。また、例えば、第１センス電流ＩＳ１とメイン電流ＩＭの相関がグラフＡ３である場合には、第２センス電流ＩＳ２とメイン電流ＩＭの相関がグラフＢ３であることを特定することができる。図４の上限値ＩＭｔｈは、メインＭＯＳＦＥＴ１４Ｍに流すことか可能なメイン電流ＩＭの最大値を示している。相関がグラフＢ１である場合には、メイン電流ＩＭの上限値ＩＭｔｈに対応する第２センス電流ＩＳ２の上限値は、上限値ＩＳｔｈ１である。相関がグラフＢ２である場合には、メイン電流ＩＭの上限値ＩＭｔｈに対応する第２センス電流ＩＳ２の上限値は、上限値ＩＳｔｈ２である。相関がグラフＢ３である場合には、メイン電流ＩＭの上限値ＩＭｔｈに対応する第２センス電流ＩＳ２の上限値は、上限値ＩＳｔｈ３である。このように、比率ＶＳ１／Ｉ０が分かれば、そのときの相関に対応する第２センス電流ＩＳ２の上限値を一義的に定めることができる。上述したように、第２センス電流ＩＳ２の上限値は、Ｖｒｅｆ／Ｒ２と等しい。したがって、第２センス電流ＩＳの上限値が定まれば、基準電位Ｖｒｅｆを求めることができる。このように、補正装置３４が記憶している補正テーブルは、比率ＶＳ１／Ｉ０ごとに、適切な基準電位Ｖｒｅｆの値が設定されている。したがって、補正装置３４は、基準電位Ｖｒｅｆをその時の第２センス電流ＩＳ２とメイン電流ＩＭの相関に応じた最適な値に補正することができる。

（強制オフ動作）
次に、スイッチング回路１０の強制オフ動作について説明する。スイッチング回路１０の動作中に、ＭＯＳＦＥＴ１４に流れるメイン電流ＩＭが急激に増加する場合がある。例えば、上アームのＭＯＳＦＥＴ１２と下アームのＭＯＳＦＥＴ１４が同時にオンした場合等である。この場合、ＭＯＳＦＥＴ１２とＭＯＳＦＥＴ１４を貫通して電流が流れるので、電流センサ８２では、ＭＯＳＦＥＴ１４のメイン電流ＩＭを検出できない。このため、スイッチング回路１０は、電位ＶＳ２に基づいて、メイン電流ＩＭの増加を検出する。メイン電流ＩＭが急激に増加する場合、第１センス電流ＩＳ１と第２センス電流ＩＳ２も、図４の相関にしたがって増加する。このため、図３に示すように、第２センス電流ＩＳ２が、急激に上昇する。第２センス電流ＩＳ２が上昇すると、電位ＶＳ２が上昇し、その上昇した電位ＶＳ２がコンパレータ３０で検出される。なお、第２センス抵抗２２の抵抗値が小さいので、通常動作時には電位ＶＳ２が極めて小さい。このため、通常動作時には、電位ＶＳ２にノイズが重畳し、コンパレータ３０は電位ＶＳ２を正確に検出することができない。しかしながら、第２センス電流ＩＳ２が高いときには、電位ＶＳ２がノイズに対して十分に高くなるので、コンパレータ３０は電位ＶＳ２を正確に検出することができる。図３では、タイミングｔ１において、第２センス電流ＩＳ２が、上限値Ｖｒｅｆ／Ｒ２を超えている。このため、タイミングｔ１において、コンパレータ３０が、電位ＶＳ２が基準電位Ｖｒｅｆを超えたことを検出する。このため、タイミングｔ１において、コンパレータ３０の出力信号が変化する。すると、制御装置３６は、信号電圧Ｖｓｉｇにかかわらず、ゲート端子Ｇの電位をゲート閾値未満まで低下させて、ＭＯＳＦＥＴ１４を強制的にオフする。これによって、メイン電流ＩＭが過度に上昇することが防止される。基準電位Ｖｒｅｆが適切に補正されているので、制御装置３６は、メイン電流ＩＭがその上限値に近い値に達したときに、ＭＯＳＦＥＴ１４を強制的にオフする。相関の変化を考慮して基準電位Ｖｒｅｆが設定されるので、過度に早期にＭＯＳＦＥＴ１４がオフすることがない。このため、実際に必要なときにのみＭＯＳＦＥＴ１４を強制的にオフすることができる。このため、比較的高い電流領域までＭＯＳＦＥＴ１４を使用することが可能となる。高い電流密度でＭＯＳＦＥＴ１４を使用することが可能となるため、ＭＯＳＦＥＴ１４として小型なＭＯＳＦＥＴを使用できる。

以上に説明したように、このスイッチング回路１０では、ＭＯＳＦＥＴ１４が２つのセンスソース端子ＳＳ１、ＳＳ２を有しており、第１センスソース端子ＳＳ１に接続された第１センス抵抗２１の抵抗値が第２センスソース端子ＳＳ２に接続された第２センス抵抗２２よりも大きい。第１センス抵抗２１の抵抗値が大きいので、通常動作時において、第１センスソース端子ＳＳ１の電位ＶＳ１が高くなる。したがって、補正装置３４は、ノイズの影響を受けることなく正確に電位ＶＳ１を検出することができる。したがって、第１センス電流ＩＳ１とメイン電流ＩＭの相関（図４のグラフＡ）を正確に特定することができる。また、第１センスＭＯＳＦＥＴ１４Ｓ１と第２センスＭＯＳＦＥＴ１４Ｓ２が共通の半導体基板に形成されているので、第１センス電流ＩＳ１とメイン電流ＩＭの相関（図４のグラフＡ）から、第２センス電流ＩＳ２とメイン電流ＩＭの相関（図４のグラフＢ）を特定することができる。さらに、第２センス抵抗２２の抵抗値が小さいので、図４のグラフＢに示すように、第２センス電流ＩＳ２とメイン電流ＩＭが低電流領域から高電流領域まで略比例する。したがって、第２センス電流ＩＳ２とメイン電流ＩＭの相関（図４のグラフＢ）から、第２センス電流ＩＳ２の上限値（すなわち、基準電位Ｖｒｅｆ）を正確に補正することができる。また、実際に過電流が流れるときには、第２センス電流ＩＳ２が大きくなるので、第２センス抵抗２２の抵抗値が小さくても、電位ＶＳ２が高くなる。したがって、ノイズの影響を受けることなく、電位ＶＳ２を検出することができる。このように、基準電位Ｖｒｅｆを正確に補正し、かつ、電位ＶＳ２を正確に検出できるので、過電流時に適切にＭＯＳＦＥＴ１４をオフすることができる。

なお、上述した実施形態では、スイッチング素子としてＭＯＳＦＥＴが使用されていたが、ＩＧＢＴ（insulated gate bipolar transistor）等の他のスイッチング素子を使用してもよい。また、上述した実施形態では、スイッチング回路１０がインバータ回路に用いられていたが、同様のスイッチング回路がＤＣ－ＤＣコンバータ回路等に用いられてもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：スイッチング回路
１４：ＭＯＳＦＥＴ
１４Ｍ：メインＭＯＳＦＥＴ
１４Ｓ１：第１センスＭＯＳＦＥＴ
１４Ｓ２：第２センスＭＯＳＦＥＴ
２１：第１センス抵抗
２２：第２センス抵抗
３０：コンパレータ
３２：可変電源
３４：補正装置
３６：制御装置
４１：第１センス配線
４２：第２センス配線
８０：交流配線
８２：電流センサ
９２：高電位配線
９４：グランド配線

Claims

半導体装置を備え、前記半導体装置をスイッチングするスイッチング回路であって、
前記半導体装置が、
高電位端子と低電位メイン端子の間に接続されたメインスイッチング素子と、
前記高電位端子と第１センス端子の間に接続された第１センススイッチング素子と、
前記高電位端子と第２センス端子の間に接続された第２センススイッチング素子と、
前記メインスイッチング素子のゲート、前記第１センススイッチング素子のゲート、及び、前記第２センススイッチング素子のゲートに接続されたゲート端子、
を有しており、
前記スイッチング回路が、
前記低電位メイン端子に接続された低電位配線と、
前記第１センス端子と前記低電位配線の間に接続された第１センス抵抗と、
前記第２センス端子と前記低電位配線の間に接続されており、前記第１センス抵抗よりも小さい抵抗値を有する第２センス抵抗と、
前記高電位端子に接続された配線に流れる電流を検出する電流センサと、
前記ゲート端子の電位を制御することによって前記半導体装置をスイッチングする制御装置であって、前記第２センス端子の電位が基準値を超えたときに前記半導体装置をオフする制御装置と、
前記半導体装置に電流が流れているときに、前記電流センサが検出する電流と前記第１センス端子の電位に基づいて前記基準値を補正する補正装置、
を有するスイッチング回路。