JPH05275704A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05275704A JPH05275704A JP7134692A JP7134692A JPH05275704A JP H05275704 A JPH05275704 A JP H05275704A JP 7134692 A JP7134692 A JP 7134692A JP 7134692 A JP7134692 A JP 7134692A JP H05275704 A JPH05275704 A JP H05275704A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- voltage
- overcurrent
- current
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 半導体の過電圧と過電流を数Ｖ（ボルト）の
電圧で正確に検出でき、その電圧で確実に簡単に半導体
を保護できる半導体装置を提供すること。 【構成】 電流検出用のエミッターと電圧検出用のエミ
ッターと通常のエミッターの３つのエミッターを設けた
絶縁ゲートバイポーラトランジスターを形成し、その電
流検出用のエミッターに過電流遮断回路を接続し、電圧
検出用のエミッターに高抵抗の抵抗を接続し、電流検出
用のエミッターと過電流過電圧の検出端子Ｔｉｖを接続
する。
電圧で正確に検出でき、その電圧で確実に簡単に半導体
を保護できる半導体装置を提供すること。 【構成】 電流検出用のエミッターと電圧検出用のエミ
ッターと通常のエミッターの３つのエミッターを設けた
絶縁ゲートバイポーラトランジスターを形成し、その電
流検出用のエミッターに過電流遮断回路を接続し、電圧
検出用のエミッターに高抵抗の抵抗を接続し、電流検出
用のエミッターと過電流過電圧の検出端子Ｔｉｖを接続
する。
Description
【０００１】
【産業上の利用部分野】本発明は、半導体にかかる過電
圧と半導体に流れる過電流を検出できる端子を持った半
導体装置に関するものである。
圧と半導体に流れる過電流を検出できる端子を持った半
導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置においては、２つのエ
ミッター（ＭＯＳトランジシターにおいては、ソースで
ある）を設け、その２つのエミッターの内の１つの電流
検出用のエミッターに低抵抗の抵抗を接続し、電流が流
れた時の、その抵抗における電圧降下の大きさにより、
その半導体装置に流れた電流の大きさを検出するように
している。
ミッター（ＭＯＳトランジシターにおいては、ソースで
ある）を設け、その２つのエミッターの内の１つの電流
検出用のエミッターに低抵抗の抵抗を接続し、電流が流
れた時の、その抵抗における電圧降下の大きさにより、
その半導体装置に流れた電流の大きさを検出するように
している。
【０００３】
【発明が解決しようとする課題】従来の過電流の検出端
子を持った半導体装置において、電流検出用のエミッタ
ーには、半導体装置に定格電流が流れた時、抵抗におけ
る電圧降下が０．２Ｖ程度になる大きさの抵抗しか接続
できないので、定格電流の２倍以上を過電流とすると、
過電流が流れても、抵抗の両端の電位差として、０．４
Ｖ程度の低電圧しか発生しないために、０．４Ｖ程度の
低電圧を、ノイズ等に影響されずに検出して、正確に正
常と異常を判定することが難しく、半導体装置を過電流
から保護しにくいという問題点があった。また、この過
電流の検出端子では、半導体にかかる過電圧を検出でき
ないという問題点があった。
子を持った半導体装置において、電流検出用のエミッタ
ーには、半導体装置に定格電流が流れた時、抵抗におけ
る電圧降下が０．２Ｖ程度になる大きさの抵抗しか接続
できないので、定格電流の２倍以上を過電流とすると、
過電流が流れても、抵抗の両端の電位差として、０．４
Ｖ程度の低電圧しか発生しないために、０．４Ｖ程度の
低電圧を、ノイズ等に影響されずに検出して、正確に正
常と異常を判定することが難しく、半導体装置を過電流
から保護しにくいという問題点があった。また、この過
電流の検出端子では、半導体にかかる過電圧を検出でき
ないという問題点があった。
【０００４】本発明は、半導体に正常な電流が流れてい
る時は、０．２Ｖ程度の電圧であるが、半導体に過電流
が流れたり、過電圧がかかった時に、検出端子に２Ｖ，
３Ｖあるいはそれ以上の電圧を発生させて、過電流と過
電圧をノイズ等に影響されずに検出して、正確に、簡単
に正常と異常を判定することができ、そして、確実に過
電流と過電圧から半導体を保護できる半導体装置を得る
ことを目的としている。
る時は、０．２Ｖ程度の電圧であるが、半導体に過電流
が流れたり、過電圧がかかった時に、検出端子に２Ｖ，
３Ｖあるいはそれ以上の電圧を発生させて、過電流と過
電圧をノイズ等に影響されずに検出して、正確に、簡単
に正常と異常を判定することができ、そして、確実に過
電流と過電圧から半導体を保護できる半導体装置を得る
ことを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置においては、絶縁ゲートバイポ
ーラトランジスター（以下、ＩＧＢＴと略す）に、電流
検出用のエミッターと電圧検出用のエミッターと通常の
エミッターの３つのエミッターを設けるとともに、その
電流検出用のエミッターに、過電流遮断回路を接続し、
電圧検出用のエミッターに高抵抗の抵抗を接続し、そし
て、コレクターとエミッターとゲートのほかに過電流と
過電圧を検出できる１つの端子を設けたものである。
に、本発明の半導体装置においては、絶縁ゲートバイポ
ーラトランジスター（以下、ＩＧＢＴと略す）に、電流
検出用のエミッターと電圧検出用のエミッターと通常の
エミッターの３つのエミッターを設けるとともに、その
電流検出用のエミッターに、過電流遮断回路を接続し、
電圧検出用のエミッターに高抵抗の抵抗を接続し、そし
て、コレクターとエミッターとゲートのほかに過電流と
過電圧を検出できる１つの端子を設けたものである。
【０００６】上記の電流検出用のエミッターに接続する
過電流遮断回路は、Ｎ型ディプレッション形絶縁ゲート
形トランジスター（以下、Ｎ型ＤＭＯＳと略す）のソー
スとＰ型ディプレッション形絶縁ゲート形トランジスタ
ー（以下、Ｐ型ＤＭＯＳと略す）のソースとを接続し、
Ｎ型ＤＭＯＳのゲートをＰ型ＤＭＯＳのドレインに接続
し、Ｎ型ＤＭＯＳのドレインからダイオードを通じてＰ
型ＤＭＯＳのゲートに接続し、Ｎ型ＤＭＯＳのドレイン
を電流検出用のエミッターに接続し、そして、Ｐ型ＤＭ
ＯＳのドレインを上記の通常のエミッターに接続したも
のである。
過電流遮断回路は、Ｎ型ディプレッション形絶縁ゲート
形トランジスター（以下、Ｎ型ＤＭＯＳと略す）のソー
スとＰ型ディプレッション形絶縁ゲート形トランジスタ
ー（以下、Ｐ型ＤＭＯＳと略す）のソースとを接続し、
Ｎ型ＤＭＯＳのゲートをＰ型ＤＭＯＳのドレインに接続
し、Ｎ型ＤＭＯＳのドレインからダイオードを通じてＰ
型ＤＭＯＳのゲートに接続し、Ｎ型ＤＭＯＳのドレイン
を電流検出用のエミッターに接続し、そして、Ｐ型ＤＭ
ＯＳのドレインを上記の通常のエミッターに接続したも
のである。
【０００７】また、電圧検出用のエミッターに接続する
高抵抗の抵抗は、２個の抵抗を直列に接続したものであ
り、抵抗と抵抗を接続したところを、ダイオードを通じ
て上記過電流遮断回路のＰ型ＤＭＯＳのゲートに接続
し、前記電圧検出用のエミッターと反対側の抵抗の端を
上記の通常のエミッターに接続する。
高抵抗の抵抗は、２個の抵抗を直列に接続したものであ
り、抵抗と抵抗を接続したところを、ダイオードを通じ
て上記過電流遮断回路のＰ型ＤＭＯＳのゲートに接続
し、前記電圧検出用のエミッターと反対側の抵抗の端を
上記の通常のエミッターに接続する。
【０００８】そして、電流検出用のエミッターに過電流
と過電圧の検出端子を接続したものである。
と過電圧の検出端子を接続したものである。
【０００９】
【作用】上記のように構成された半導体装置は、半導体
装置全体に流れる電流が大きくなるのに比例して、電流
検出用のエミッターの電流も大きくなるが、半導体装置
に流れる電流がもっと大きくなって、電流検出用のエミ
ッターにある大きさ以上の電流が流れると、電流検出用
のエミッターに接続している過電流遮断回路が働いて、
電流検出用のエミッターの電流は遮断され、過電流遮断
回路の両端に、半導体装置にかかっている電圧に近い数
Ｖ（ボルト）の大きさの電圧が発生するために、半導体
装置に過電流が流れたことが、ノイズ等に影響されずに
正確に検出でき、その検出信号により、ゲート電圧をゼ
ロバイアス、あるいは、負バイアスにして、確実に半導
体装置を過電流から保護することができる。
装置全体に流れる電流が大きくなるのに比例して、電流
検出用のエミッターの電流も大きくなるが、半導体装置
に流れる電流がもっと大きくなって、電流検出用のエミ
ッターにある大きさ以上の電流が流れると、電流検出用
のエミッターに接続している過電流遮断回路が働いて、
電流検出用のエミッターの電流は遮断され、過電流遮断
回路の両端に、半導体装置にかかっている電圧に近い数
Ｖ（ボルト）の大きさの電圧が発生するために、半導体
装置に過電流が流れたことが、ノイズ等に影響されずに
正確に検出でき、その検出信号により、ゲート電圧をゼ
ロバイアス、あるいは、負バイアスにして、確実に半導
体装置を過電流から保護することができる。
【００１０】２個の高抵抗の抵抗を直列に接続した電圧
検出用のエミッターに、ほとんど電流は流れないので、
前記の２個の高抵抗の抵抗の両端には、半導体装置にか
かる電圧に近い数ボルト（Ｖ）の大きさの電圧が常に発
生し、抵抗と抵抗を接続したところには、２個直列に接
続したそれぞれの抵抗の大きさの割合に比例した電圧が
常に発生する。そして、抵抗と抵抗を接続したところ
を、ダイオードを通じて上記過電流遮断回路のＰ型ＤＭ
ＯＳのゲートに接続することにより、ゲート電圧が印加
されたＯＮ状態の半導体装置に、電流は小さいが、大き
な電圧がかかった場合でも、前記の抵抗と抵抗を接続し
たところに発生する電圧によりＰ型ＤＭＯＳのゲート電
圧が高くなって、前記過電流遮断回路が働き、前記過電
流遮断回路の両端に、その時の半導体装置にかかってい
る電圧に近い数ボルトの大きさの電圧が発生するため
に、半導体装置に過電圧がかかったことが、正確に検出
でき、その検出信号により、確実に半導体装置を過電圧
から保護することができる。
検出用のエミッターに、ほとんど電流は流れないので、
前記の２個の高抵抗の抵抗の両端には、半導体装置にか
かる電圧に近い数ボルト（Ｖ）の大きさの電圧が常に発
生し、抵抗と抵抗を接続したところには、２個直列に接
続したそれぞれの抵抗の大きさの割合に比例した電圧が
常に発生する。そして、抵抗と抵抗を接続したところ
を、ダイオードを通じて上記過電流遮断回路のＰ型ＤＭ
ＯＳのゲートに接続することにより、ゲート電圧が印加
されたＯＮ状態の半導体装置に、電流は小さいが、大き
な電圧がかかった場合でも、前記の抵抗と抵抗を接続し
たところに発生する電圧によりＰ型ＤＭＯＳのゲート電
圧が高くなって、前記過電流遮断回路が働き、前記過電
流遮断回路の両端に、その時の半導体装置にかかってい
る電圧に近い数ボルトの大きさの電圧が発生するため
に、半導体装置に過電圧がかかったことが、正確に検出
でき、その検出信号により、確実に半導体装置を過電圧
から保護することができる。
【００１１】
【実施例】実施例について図面を参照して説明する。図
１は、本発明の電流検出用のエミッターと電圧検出用の
エミッターと通常のエミッターの３つのエミッターを設
けたＩＧＢＴを示したものである。通常のエミッターを
Ｅで表示し、電流検出用のエミッターをＥｉで表示し、
電圧検出用のエミッターをＥｖで表示する。ゲートはＧ
で表示し、コレクターはＣで表示する。そして、電流検
出用のエミッターと電圧検出用のエミッターの電流容量
は、共に、通常のエミッターの電流容量の０．０１％〜
１０％程度の大きさにすることができる。また、電流検
出用のエミッターの電流容量は、電圧検出用のエミッタ
ーの電流容量と同じ大きさでなくてもよい。
１は、本発明の電流検出用のエミッターと電圧検出用の
エミッターと通常のエミッターの３つのエミッターを設
けたＩＧＢＴを示したものである。通常のエミッターを
Ｅで表示し、電流検出用のエミッターをＥｉで表示し、
電圧検出用のエミッターをＥｖで表示する。ゲートはＧ
で表示し、コレクターはＣで表示する。そして、電流検
出用のエミッターと電圧検出用のエミッターの電流容量
は、共に、通常のエミッターの電流容量の０．０１％〜
１０％程度の大きさにすることができる。また、電流検
出用のエミッターの電流容量は、電圧検出用のエミッタ
ーの電流容量と同じ大きさでなくてもよい。
【００１２】図２に、本発明の３つのエミッターを設け
たＩＧＢＴ（以下、３エミッターＩＧＢＴと略す）に、
過電流と過電圧を検出する回路を接続して、過電流過電
圧の検出端子Ｔｉｖを設けた本発明の半導体装置の実施
例を示す。３エミッターＩＧＢＴ１の電流検出用のエミ
ッターＥｉにＮ型ＤＭＯＳ２のドレインを接続し、Ｎ型
ＤＭＯＳ２のソースとＰ型ＤＭＯＳ３のソースを接続
し、Ｐ型ＤＭＯＳ３のドレインを通常のエミッターＥに
接続し、Ｎ型ＤＭＯＳ２のゲートはＰ型ＤＭＯＳ３のド
レインに接続し、Ｎ型ＤＭＯＳ２のドレインを、ダイオ
ード４を通じてＰ型ＤＭＯＳ３のゲートに接続する。電
圧検出用のエミッターＥｖに高抵抗の抵抗６を接続し、
抵抗６に高抵抗の抵抗７を接続し、抵抗６と反対側の抵
抗７の端は通常のエミッターＥに接続し、抵抗６と抵抗
７を接続したところを、ダイオード５を通じてＰ型ＤＭ
ＯＳ３のゲートに接続する。そして、電流検出用のエミ
ッターＥｉと過電流過電圧の検出端子Ｔｉｖとを接続す
る。
たＩＧＢＴ（以下、３エミッターＩＧＢＴと略す）に、
過電流と過電圧を検出する回路を接続して、過電流過電
圧の検出端子Ｔｉｖを設けた本発明の半導体装置の実施
例を示す。３エミッターＩＧＢＴ１の電流検出用のエミ
ッターＥｉにＮ型ＤＭＯＳ２のドレインを接続し、Ｎ型
ＤＭＯＳ２のソースとＰ型ＤＭＯＳ３のソースを接続
し、Ｐ型ＤＭＯＳ３のドレインを通常のエミッターＥに
接続し、Ｎ型ＤＭＯＳ２のゲートはＰ型ＤＭＯＳ３のド
レインに接続し、Ｎ型ＤＭＯＳ２のドレインを、ダイオ
ード４を通じてＰ型ＤＭＯＳ３のゲートに接続する。電
圧検出用のエミッターＥｖに高抵抗の抵抗６を接続し、
抵抗６に高抵抗の抵抗７を接続し、抵抗６と反対側の抵
抗７の端は通常のエミッターＥに接続し、抵抗６と抵抗
７を接続したところを、ダイオード５を通じてＰ型ＤＭ
ＯＳ３のゲートに接続する。そして、電流検出用のエミ
ッターＥｉと過電流過電圧の検出端子Ｔｉｖとを接続す
る。
【００１３】図５に、電流検出用のエミッターと通常の
エミッターの２つのエミッターを設けたＩＧＢＴ２１に
おいて、電流検出用のエミッターと通常のエミッターの
間に低抵抗の抵抗２２を接続し、電流検出用のエミッタ
ーと過電流の検出端子Ｔｉとを接続した従来の実施例を
示す。
エミッターの２つのエミッターを設けたＩＧＢＴ２１に
おいて、電流検出用のエミッターと通常のエミッターの
間に低抵抗の抵抗２２を接続し、電流検出用のエミッタ
ーと過電流の検出端子Ｔｉとを接続した従来の実施例を
示す。
【００１４】図２の本発明の実施例の半導体装置と図５
の従来の実施例の半導体装置は、両方とも、定格電流は
１０Ａ（アンペアー）で、２０Ａ以上を過電流として遮
断しなければならないものとし、電流検出用のエミッタ
ーの電流容量は、半導体装置（通常のエミッター）に流
れる電流容量の０．１％の大きさであるとする。従来の
実施例においては、電流検出用のエミッターに接続して
いる抵抗２２は、２０Ωであるので、半導体装置に２０
Ａの過電流が流れて、電流検出用のエミッターに２０ｍ
Ａが流れても、過電流の検出端子Ｔｉには、０．４Ｖの
低電圧しか発生しない。
の従来の実施例の半導体装置は、両方とも、定格電流は
１０Ａ（アンペアー）で、２０Ａ以上を過電流として遮
断しなければならないものとし、電流検出用のエミッタ
ーの電流容量は、半導体装置（通常のエミッター）に流
れる電流容量の０．１％の大きさであるとする。従来の
実施例においては、電流検出用のエミッターに接続して
いる抵抗２２は、２０Ωであるので、半導体装置に２０
Ａの過電流が流れて、電流検出用のエミッターに２０ｍ
Ａが流れても、過電流の検出端子Ｔｉには、０．４Ｖの
低電圧しか発生しない。
【００１５】本発明の実施例の半導体装置の電流検出用
のエミッターには、過電流遮断回路を接続している。こ
の過電流遮断回路は、Ｎ型ＤＭＯＳ２における電位差が
Ｐ型ＤＭＯＳ３のゲート電圧になり、Ｐ型ＤＭＯＳ３に
おける電位差がＮ型ＤＭＯＳ２のゲート電圧になるよう
に、Ｎ型ＤＭＯＳ２とＰ型ＤＭＯＳ３を直列に接続した
ものである。
のエミッターには、過電流遮断回路を接続している。こ
の過電流遮断回路は、Ｎ型ＤＭＯＳ２における電位差が
Ｐ型ＤＭＯＳ３のゲート電圧になり、Ｐ型ＤＭＯＳ３に
おける電位差がＮ型ＤＭＯＳ２のゲート電圧になるよう
に、Ｎ型ＤＭＯＳ２とＰ型ＤＭＯＳ３を直列に接続した
ものである。
【００１６】この過電流遮断回路のはたらきを説明す
る。今、この過電流遮断回路に遮断すべき電流値より小
さい電流が流れると、Ｎ型ＤＭＯＳ２における電位差が
小さいのでＰ型ＤＭＯＳ３のゲート電圧が小さく、Ｐ型
ＤＭＯＳ３はピンチオフしない。同様に、Ｐ型ＤＭＯＳ
３における電位差が小さいのでＮ型ＤＭＯＳ２のゲート
電圧が小さく、Ｎ型ＤＭＯＳ２はピンチオフしない。そ
して、電流が徐々に大きくなっても、遮断すべき電流値
までは電流を流すことができるが、遮断すべき電流値以
上の電流が流れると、Ｎ型ＤＭＯＳ２における電位差が
大きくなり、Ｐ型ＤＭＯＳ３のゲート電圧がＰ型ＤＭＯ
Ｓ３のピンチオフ電圧以上の大きさになって、Ｐ型ＤＭ
ＯＳ３はピンチオフし、同様に、Ｐ型ＤＭＯＳ３におけ
る電位差が大きくなり、Ｎ型ＤＭＯＳ２のゲート電圧が
Ｎ型ＤＭＯＳ２のピンチオフ電圧以上の大きさになっ
て、Ｎ型ＤＭＯＳ２はピンチオフして、この過電流遮断
回路は過電流を遮断する。
る。今、この過電流遮断回路に遮断すべき電流値より小
さい電流が流れると、Ｎ型ＤＭＯＳ２における電位差が
小さいのでＰ型ＤＭＯＳ３のゲート電圧が小さく、Ｐ型
ＤＭＯＳ３はピンチオフしない。同様に、Ｐ型ＤＭＯＳ
３における電位差が小さいのでＮ型ＤＭＯＳ２のゲート
電圧が小さく、Ｎ型ＤＭＯＳ２はピンチオフしない。そ
して、電流が徐々に大きくなっても、遮断すべき電流値
までは電流を流すことができるが、遮断すべき電流値以
上の電流が流れると、Ｎ型ＤＭＯＳ２における電位差が
大きくなり、Ｐ型ＤＭＯＳ３のゲート電圧がＰ型ＤＭＯ
Ｓ３のピンチオフ電圧以上の大きさになって、Ｐ型ＤＭ
ＯＳ３はピンチオフし、同様に、Ｐ型ＤＭＯＳ３におけ
る電位差が大きくなり、Ｎ型ＤＭＯＳ２のゲート電圧が
Ｎ型ＤＭＯＳ２のピンチオフ電圧以上の大きさになっ
て、Ｎ型ＤＭＯＳ２はピンチオフして、この過電流遮断
回路は過電流を遮断する。
【００１７】従って、本発明の半導体装置の３エミッタ
ーＩＧＢＴの電流検出用のエミッターに、２０ｍＡ以上
を遮断する過電流遮断回路を接続すると、半導体装置に
定格電流１０Ａが流れる時は、電流検出用のエミッター
に１０ｍＡが流れ、過電流遮断回路における電圧降下
は、０．２Ｖ程度であるが、半導体装置に２０Ａの過電
流が流れる時は、電流検出用のエミッターに２０ｍＡが
流れ、過電流遮断回路が遮断する。そして、過電流遮断
回路が遮断すると、半導体装置にかかっている電圧に近
い電圧が過電流遮断回路の両端にかかるために、過電流
過電圧の検出端子Ｔｉｖに、数Ｖ（ボルト）の大きさの
電圧が発生する。図３に、本発明の実施例の過電流過電
圧の検出端子に発生する電圧と、従来の実施例の過電流
の検出端子に発生する電圧の比較を示す。
ーＩＧＢＴの電流検出用のエミッターに、２０ｍＡ以上
を遮断する過電流遮断回路を接続すると、半導体装置に
定格電流１０Ａが流れる時は、電流検出用のエミッター
に１０ｍＡが流れ、過電流遮断回路における電圧降下
は、０．２Ｖ程度であるが、半導体装置に２０Ａの過電
流が流れる時は、電流検出用のエミッターに２０ｍＡが
流れ、過電流遮断回路が遮断する。そして、過電流遮断
回路が遮断すると、半導体装置にかかっている電圧に近
い電圧が過電流遮断回路の両端にかかるために、過電流
過電圧の検出端子Ｔｉｖに、数Ｖ（ボルト）の大きさの
電圧が発生する。図３に、本発明の実施例の過電流過電
圧の検出端子に発生する電圧と、従来の実施例の過電流
の検出端子に発生する電圧の比較を示す。
【００１８】次に、過電圧保護について説明する。今、
電圧検出用のエミッターに５０ＫΩの抵抗６と１０ＫΩ
の抵抗７を直列に接続したとすると、電圧検出用のエミ
ッターに電流は、ほとんど流れないので、直列の抵抗
６，７の両端に、半導体装置にかかる電圧に近い大きさ
の電圧が常に発生するが、抵抗７の両端には、抵抗６，
７の両端に発生する電圧の６分の１の大きさの電圧が常
に発生する。そして、抵抗６と抵抗７を接続したところ
を、ダイオード５を通じてＰ型ＤＭＯＳ３のゲートに接
続しているので、ＯＮ状態の半導体装置に、電流は小さ
いが、大きな電圧がかかった場合、半導体装置にかかる
電圧の約６分の１の大きさの電圧からダイオード５の電
圧降下分を引いた電圧が、Ｐ型ＤＭＯＳ３のゲート電圧
になる。電流検出用のエミッターを流れる電流と、抵抗
７の両端に発生する電圧によるゲート電圧によって、Ｐ
型ＤＭＯＳ３における電位差がＮ型ＤＭＯＳ２のピンチ
オフ電圧になると、Ｎ型ＤＭＯＳ２はピンチオフし、そ
れにより、Ｐ型ＤＭＯＳ３もピンチオフして、過電流遮
断回路が遮断し、過電流過電圧の検出端子Ｔｉｖに、そ
の時に半導体装置にかかっている電圧に近い大きさの電
圧が発生する。
電圧検出用のエミッターに５０ＫΩの抵抗６と１０ＫΩ
の抵抗７を直列に接続したとすると、電圧検出用のエミ
ッターに電流は、ほとんど流れないので、直列の抵抗
６，７の両端に、半導体装置にかかる電圧に近い大きさ
の電圧が常に発生するが、抵抗７の両端には、抵抗６，
７の両端に発生する電圧の６分の１の大きさの電圧が常
に発生する。そして、抵抗６と抵抗７を接続したところ
を、ダイオード５を通じてＰ型ＤＭＯＳ３のゲートに接
続しているので、ＯＮ状態の半導体装置に、電流は小さ
いが、大きな電圧がかかった場合、半導体装置にかかる
電圧の約６分の１の大きさの電圧からダイオード５の電
圧降下分を引いた電圧が、Ｐ型ＤＭＯＳ３のゲート電圧
になる。電流検出用のエミッターを流れる電流と、抵抗
７の両端に発生する電圧によるゲート電圧によって、Ｐ
型ＤＭＯＳ３における電位差がＮ型ＤＭＯＳ２のピンチ
オフ電圧になると、Ｎ型ＤＭＯＳ２はピンチオフし、そ
れにより、Ｐ型ＤＭＯＳ３もピンチオフして、過電流遮
断回路が遮断し、過電流過電圧の検出端子Ｔｉｖに、そ
の時に半導体装置にかかっている電圧に近い大きさの電
圧が発生する。
【００１９】半導体装置に２０Ａ未満の電流が流れる場
合は、電流検出用のエミッターの電流だけでは、過電流
遮断回路は遮断しないが、電圧検出用のエミッターに接
続した抵抗７の両端に発生する電圧をダイオード５を通
じて、Ｐ型ＤＭＯＳ３のゲートに印加することによっ
て、過電流遮断回路を遮断することができる。抵抗６と
抵抗７の抵抗値の割合を変えることによって、半導体装
置にかかる電圧の何分の１の電圧をＰ型ＤＭＯＳのゲー
トに印加するかを調整することができる。
合は、電流検出用のエミッターの電流だけでは、過電流
遮断回路は遮断しないが、電圧検出用のエミッターに接
続した抵抗７の両端に発生する電圧をダイオード５を通
じて、Ｐ型ＤＭＯＳ３のゲートに印加することによっ
て、過電流遮断回路を遮断することができる。抵抗６と
抵抗７の抵抗値の割合を変えることによって、半導体装
置にかかる電圧の何分の１の電圧をＰ型ＤＭＯＳのゲー
トに印加するかを調整することができる。
【００２０】従って、過電流遮断回路が遮断し、過電流
過電圧の検出端子Ｔｉｖに発生する数Ｖ（ボルト）の検
出電圧によって、半導体装置のゲート電圧をゼロバイア
ス、あるいは、負バイアスにする回路を構成して、本発
明の半導体装置の実施例のゲート電圧（ＶGE）とコレク
ター・エミッター間電圧（ＶCE）の特性を測定すると、
図４に示すように、ゲート電圧（ＶGE）が１５Ｖ，７Ｖ
の時のコレクター電流（ＩC）は、２０Ａで遮断される
が、ゲート電圧（ＶGE）が５Ｖの時のコレクター電流
（ＩC）は約１６Ａで、コレクター・エミッター間電圧
（ＶCE）７Ｖ程度で遮断され、ゲート電圧（ＶGE）が４
Ｖの時のコレクター電流（ＩC）は約１０Ａで、コレク
ター・エミッター間電圧（ＶCE）８Ｖ程度で遮断され、
そして、ゲート電圧（ＶGE）が３Ｖの時のコレクター電
流（ＩC）は約４Ａで、コレクター・エミッター間電圧
（ＶCE）９Ｖ程度で遮断される。
過電圧の検出端子Ｔｉｖに発生する数Ｖ（ボルト）の検
出電圧によって、半導体装置のゲート電圧をゼロバイア
ス、あるいは、負バイアスにする回路を構成して、本発
明の半導体装置の実施例のゲート電圧（ＶGE）とコレク
ター・エミッター間電圧（ＶCE）の特性を測定すると、
図４に示すように、ゲート電圧（ＶGE）が１５Ｖ，７Ｖ
の時のコレクター電流（ＩC）は、２０Ａで遮断される
が、ゲート電圧（ＶGE）が５Ｖの時のコレクター電流
（ＩC）は約１６Ａで、コレクター・エミッター間電圧
（ＶCE）７Ｖ程度で遮断され、ゲート電圧（ＶGE）が４
Ｖの時のコレクター電流（ＩC）は約１０Ａで、コレク
ター・エミッター間電圧（ＶCE）８Ｖ程度で遮断され、
そして、ゲート電圧（ＶGE）が３Ｖの時のコレクター電
流（ＩC）は約４Ａで、コレクター・エミッター間電圧
（ＶCE）９Ｖ程度で遮断される。
【００２１】本発明の半導体装置は、３エミッターＩＧ
ＢＴと、過電流過電圧検出部の過電流遮断回路と高抵抗
の抵抗等を１個のチップに形成する。また、３エミッタ
ーＩＧＢＴと過電流過電圧検出部を別々のチップに形成
することもできる。そして、３エミッターＩＧＢＴと過
電流過電圧検出部とＩＧＢＴのゲート制御回路を１個の
チップに形成することもできる。
ＢＴと、過電流過電圧検出部の過電流遮断回路と高抵抗
の抵抗等を１個のチップに形成する。また、３エミッタ
ーＩＧＢＴと過電流過電圧検出部を別々のチップに形成
することもできる。そして、３エミッターＩＧＢＴと過
電流過電圧検出部とＩＧＢＴのゲート制御回路を１個の
チップに形成することもできる。
【００２２】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載する効果を有する。
ているので、以下に記載する効果を有する。
【００２３】ＩＧＢＴに、電流検出用のエミッターと電
圧検出用のエミッターと通常のエミッターの３つのエミ
ッターを設けることにより、半導体装置の過電流と過電
圧の両方を検出することができる。
圧検出用のエミッターと通常のエミッターの３つのエミ
ッターを設けることにより、半導体装置の過電流と過電
圧の両方を検出することができる。
【００２４】電流検出用のエミッターに過電流遮断回路
を接続し、電圧検出用のエミッターに高抵抗の抵抗を接
続することにより、過電流に対しては、設定した大きさ
の電流で、また、過電圧に対しては、電流の大きさに反
比例した大きさの電圧で、数Ｖ（ボルト）の検出電圧
を、過電流過電圧の検出端子に発生することができるの
で、１つの検出端子の電圧によって、ノイズ等に影響さ
れずに正確に過電流と過電圧を検出することができる。
そして、その検出電圧により、確実に半導体装置を保護
することができる。
を接続し、電圧検出用のエミッターに高抵抗の抵抗を接
続することにより、過電流に対しては、設定した大きさ
の電流で、また、過電圧に対しては、電流の大きさに反
比例した大きさの電圧で、数Ｖ（ボルト）の検出電圧
を、過電流過電圧の検出端子に発生することができるの
で、１つの検出端子の電圧によって、ノイズ等に影響さ
れずに正確に過電流と過電圧を検出することができる。
そして、その検出電圧により、確実に半導体装置を保護
することができる。
【図１】本発明の３つのエミッターを設けたＩＧＢＴを
説明するための図記号である。
説明するための図記号である。
【図２】本発明の半導体装置の実施例を示す回路図であ
る。
る。
【図３】本発明の実施例と従来の実施例の検出端子に発
生する電圧を示す図である。
生する電圧を示す図である。
【図４】本発明の半導体装置を、過電流と過電圧から保
護した場合のゲート電圧（ＣGE）とコレクター・エミッ
ター間電圧（ＶCE）とコレクター電流（ＩC）の特性を
示す図である。
護した場合のゲート電圧（ＣGE）とコレクター・エミッ
ター間電圧（ＶCE）とコレクター電流（ＩC）の特性を
示す図である。
【図５】従来の実施例を示す回路図である。
１，21 ＩＧＢＴ ２ Ｎ型ＤＭＯＳ ３ Ｐ型ＤＭＯＳ ４，５ ダイオード ６，７，22 抵抗
Claims (5)
- 【請求項１】 電流検出用のエミッターＥｉと電圧検出
用のエミッターＥｖと通常のエミッターＥの３つのエミ
ッターを設けた絶縁ゲートバイポーラトランジスター。 - 【請求項２】 電流検出用のエミッターＥｉと電圧検出
用のエミッターＥｖの電流容量は、通常のエミッターＥ
の電流容量の０．０１％〜１０％程度の大きさである請
求項１記載の絶縁ゲートバイポーラトランジスター。 - 【請求項３】 ３つのエミッターを設けた絶縁ゲートバ
イポーラトランジスターの電流検出用のエミッターＥｉ
に過電流遮断回路を接続し、電圧検出用のエミッターＥ
ｖに高抵抗の抵抗を接続した半導体装置。 - 【請求項４】 ３つのエミッターを設けた絶縁ゲートバ
イポーラトランジスター１の電流検出用のエミッターＥ
ｉにＮ型ＤＭＯＳ２のドレインを接続し、Ｎ型ＤＭＯＳ
２のソースとＰ型ＤＭＯＳ３のソースを接続し、Ｐ型Ｄ
ＭＯＳ３のドレインを通常のエミッターＥに接続し、Ｎ
型ＤＭＯＳ２のゲートはＰ型ＤＭＯＳ３のドレインに接
続し、Ｎ型ＤＭＯＳ２のドレインを、ダイオード４を通
じてＰ型ＤＭＯＳ３のゲートに接続し、 電圧検出用のエミッターＥｖに高抵抗の抵抗６を接続
し、抵抗６に高抵抗の抵抗７を接続し、抵抗６と反対側
の抵抗７の端は通常のエミッターＥに接続し、抵抗６と
抵抗７を接続したところを、ダイオード５を通じてＰ型
ＤＭＯＳ３のゲートに接続し、 電流検出用のエミッターＥｉと過電流過電圧の検出端子
Ｔｉｖとを接続した請求項３記載の半導体装置。 - 【請求項５】 コレクターＣとゲートＧとエミッターＥ
と過電流過電圧の検出端子Ｔｉｖを設けた請求項３記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7134692A JPH05275704A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7134692A JPH05275704A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275704A true JPH05275704A (ja) | 1993-10-22 |
Family
ID=13457848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7134692A Pending JPH05275704A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275704A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002566A (en) * | 1997-07-22 | 1999-12-14 | Soc Corporation | Resettable overcurrent protective circuit |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| KR100503938B1 (ko) * | 2002-02-05 | 2005-07-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US7560773B2 (en) | 2005-10-14 | 2009-07-14 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2019161806A (ja) * | 2018-03-12 | 2019-09-19 | トヨタ自動車株式会社 | スイッチング回路 |
-
1992
- 1992-03-27 JP JP7134692A patent/JPH05275704A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002566A (en) * | 1997-07-22 | 1999-12-14 | Soc Corporation | Resettable overcurrent protective circuit |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| US6680835B2 (en) | 2001-04-03 | 2004-01-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| DE10159175B4 (de) * | 2001-04-03 | 2014-01-23 | Mitsubishi Denki K.K. | Halbleiterbauelement mit einem Fühlemitter und einer Schutzvorrichtung |
| KR100503938B1 (ko) * | 2002-02-05 | 2005-07-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US7560773B2 (en) | 2005-10-14 | 2009-07-14 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2019161806A (ja) * | 2018-03-12 | 2019-09-19 | トヨタ自動車株式会社 | スイッチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100914790B1 (ko) | 반도체 집적 회로를 보호하기 위한 회로 장치 및 보호 방법 | |
| US5781389A (en) | Transistor protection circuit | |
| US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
| EP0458332B1 (en) | Temperature detection circuit used in thermal shielding circuit | |
| JP2540753B2 (ja) | 過熱検出回路 | |
| US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
| US9960588B2 (en) | Power switch device | |
| JP2655572B2 (ja) | 電圧衝撃保護回路 | |
| SE455558B (sv) | Transistoriserad likriktarbryggkrets med stotstromsskydd | |
| JPH05275704A (ja) | 半導体装置 | |
| JP2002261241A (ja) | 静電気保護回路 | |
| US11012064B2 (en) | Semiconductor device | |
| CN112217178A (zh) | 反向输入保护电路、集成电路芯片和稳压电源 | |
| US11171639B2 (en) | Overvoltage protection | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| EP0670600A2 (en) | Insulated gate-type bipolar transistor | |
| JPH027714A (ja) | 異常電流時の素子の保護装置 | |
| JPH0918004A (ja) | 半導体集積回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP2679582B2 (ja) | 半導体装置 | |
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| US4325099A (en) | Detector circuit for thyristors | |
| JPH1022801A (ja) | 制御素子保護回路 | |
| JPS62115856A (ja) | 半導体集積回路装置 | |
| KR100244850B1 (ko) | 과전류 제어장치 |