JP7422549B2 - 電流検出装置、及び電源装置 - Google Patents

Description

本発明は、電流検出装置、及び電源装置に関する。

スイッチング電源装置などの電流を検出する電流検出装置において、ＣＴ（Current Transformer）により電流を検出する技術が知られている（例えば、特許文献１を参照）。このような従来の電流検出装置では、ＣＴにより電流を電圧に変換して、ピークホールド回路などで平滑化した電圧をＡＤＣ（Analog to Digital Converter）で検出することで電流を検出する。

特開昭６１－１０９４６９号公報

しかしながら、上述した従来の電流検出装置では、例えば、スイッチングによるスパイク電流の影響や、ピークホールド回路に使用するダイオードの温度特性の影響などにより、バラツキが大きく、検出精度が低いという問題があった。

本発明は、上記問題を解決すべくなされたもので、その目的は、電流の検出精度を向上させることができる電流検出装置、及び電源装置を提供することにある。

上記問題を解決するために、本発明の一態様は、第１の電源線と第２の電源線との間に接続された複数のスイッチ素子を有し、前記複数のスイッチ素子のスイッチングにより負荷部に流れる電流の向きを変更するスイッチング回路から前記負荷部に電流が流れる経路に配置され、前記経路に流れる電流を電圧に変換する電流電圧変換部と、前記電流電圧変換部が変換した電圧を、出力電流として検出する電圧検出部と、前記スイッチング回路の前記複数のスイッチ素子のうちの、前記第１の電源線と前記第２の電源線との間に前記負荷部を導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記電圧を検出するように、前記電圧検出部の検出タイミングを調整する検出制御部とを備え、前記スイッチング回路は、４つのスイッチ素子を有するフルブリッジ回路であり、前記検出制御部は、前記フルブリッジ回路の前記４つのスイッチ素子のうちの、前記第１の電源線に接続された第１のスイッチ素子と、前記第２の電源線に接続された第２のスイッチ素子との両方がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記電圧を検出するように、前記電圧検出部の検出タイミングを調整することを特徴とする電流検出装置である。

また、本発明の一態様は、上記の電流検出装置において、前記検出制御部は、前記スイッチ素子がオン状態になる期間のうち、前記複数のスイッチ素子による影響を受けない所定の範囲内に前記検出タイミングが収まるように調整することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記フルブリッジ回路は、前記４つのスイッチ素子が位相シフト制御されており、前記検出制御部は、前記位相シフト制御による前記両方がオン状態になる期間の変化に応じて、前記検出タイミングを変更することを特徴とする。

また、本発明の一態様は、上記の電流検出装置において、前記検出タイミングの調整値を、前記複数のスイッチ素子のスイッチングにおける所定の基準タイミングからの遅延時間情報として記憶する不揮発性記憶部を備え、前記検出制御部は、前記不揮発性記憶部が記憶する前記遅延時間情報に基づいて、前記検出タイミングを調整することを特徴とする。

また、本発明の一態様は、上記の電流検出装置と、一次側コイルと二次側コイルとを有し、前記負荷部としてのトランスと、前記トランスの前記一次側コイルに接続され、前記一次側コイルに交流信号を供給する前記スイッチング回路と、前記トランスの前記二次側コイルから出力される交流信号を整流する整流部と、前記電流検出装置が検出した前記出力電流に基づいて、前記スイッチング回路のスイッチングを制御する電源制御部とを備えることを特徴とする電源装置である。

本発明によれば、検出制御部が、第１の電源線と第２の電源線との間に一次側コイルを導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、電圧検出部が電圧を検出するように、電圧検出部の検出タイミングを調整する。これにより、電流検出装置は、スイッチングの際のスパイク電流の影響を低減させつつ、安定した電流の検出が可能になる。また、電流検出装置は、従来技術のようなピークホールド回路を必要としないため、ダイオードの温度特性の影響により検出結果にバラツキが生じることがない。よって、電流検出装置は、電流の検出精度を向上させることができる。

本実施形態による電源装置の一例を示すブロック図である。 本実施形態における電流電圧変換部の一例を示す回路図である。 本実施形態における電流電圧変換部の検出波形の一例を示す図である。 本実施形態における電源装置の動作の一例を示すタイムチャートである。

以下、本発明の一実施形態による電流検出装置、及び電源装置について、図面を参照して説明する。

図１は、本実施形態による電源装置１の一例を示すブロック図である。
図１に示すように、電源装置１は、直流電源２と、チョークコイル３と、平滑コンデンサ４と、電流検出装置１０と、スイッチング回路２０と、トランス３０と、整流部４０と、制御部５０とを備える。

直流電源２は、例えば、リチウムイオン電池や鉛蓄電池などのバッテリであり、電源装置１に直流電力を供給する。直流電源２は、例えば、電源線Ｌ１（第１の電源線）と電源線Ｌ２（第２の電源線）との間に所定の電圧の直流電力を供給する。

スイッチング回路２０は、例えば、４つのスイッチ素子（Ｑ１～Ｑ４）を有するフルブリッジ回路であり、複数のスイッチ素子（Ｑ１～Ｑ４）のスイッチングにより負荷部（トランス３０）に流れる電流の向きを変更する。スイッチング回路２０は、直流電源２から供給された直流電力を交流電力に変換して、後述するトランス３０（の一次側コイル３１）に供給する。
また、スイッチング回路２０は、第１のスイッチ素子２１と、第２のスイッチ素子２２とを備える。

４つのスイッチ素子（Ｑ１～Ｑ４）のそれぞれは、例えば、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。
スイッチ素子Ｑ１とスイッチ素子Ｑ２とは、電源線Ｌ１と電源線Ｌ２との間に、中間のノードＮ１を介して、直列に接続されている。
また、スイッチ素子Ｑ３とスイッチ素子Ｑ４とは、電源線Ｌ１と電源線Ｌ２との間に、中間のノードＮ２を介して、直列に接続されている。

スイッチ素子Ｑ１は、ドレイン端子が電源線Ｌ１に、ソース端子がノードＮ１に、ゲート端子が制御部５０から出力される制御信号線に、それぞれ接続されている。
スイッチ素子Ｑ２は、ドレイン端子がノードＮ１に、ソース端子が電源線Ｌ２に、ゲート端子が制御部５０から出力される制御信号線に、それぞれ接続されている。

スイッチ素子Ｑ３は、ドレイン端子が電源線Ｌ１に、ソース端子がノードＮ２に、ゲート端子が制御部５０から出力される制御信号線に、それぞれ接続されている。
スイッチ素子Ｑ４は、ドレイン端子がノードＮ２に、ソース端子が電源線Ｌ２に、ゲート端子が制御部５０から出力される制御信号線に、それぞれ接続されている。

ここで、スイッチ素子Ｑ１及びスイッチ素子Ｑ３は、電源線Ｌ１に接続された第１のスイッチ素子２１に含まれる。また、スイッチ素子Ｑ２及びスイッチ素子Ｑ４は、電源線Ｌ２に接続された第２のスイッチ素子２２に含まれる。スイッチング回路２０は、トランス３０の一次側コイル３１に接続され、一次側コイル３１に交流信号を供給する。
また、４つのスイッチ素子（Ｑ１～Ｑ４）は、後述する制御部５０によって、位相シフト制御される。

トランス３０は、一次側コイル３１と二次側コイル３２とを有し、一次側コイル３１に供給された交流電力を変換して二次側コイル３２から出力する。なお、本実施形態において、トランス３０は、負荷部の一例である。

一次側コイル３１は、ノードＮ１とノードＮ２との間に接続され、スイッチング回路２０によって生成された交流信号が供給される。
二次側コイル３２は、中間点（センタータップ）のノードＮ３を介して、直列に接続された二次側コイル３２Ａと二次側コイル３２Ｂとを有している。
なお、トランス３０の二次側コイル３２から出力される交流信号は、整流部４０に出力される。

二次側コイル３２Ａは、第１端が後述する整流部４０のダイオード４１のアノード端子に、第２端がノードＮ３（センタータップ）を介してグランド端子に接続されている。
また、二次側コイル３２Ｂは、第１端がノードＮ３（センタータップ）を介してグランド端子に、第２端が後述する整流部４０のダイオード４２のアノード端子に接続されている。

整流部４０は、トランス３０の二次側コイル３２から出力される交流信号を整流する。整流部４０は、ダイオード４１とダイオード４２とを備える。

ダイオード４１は、アノード端子が二次側コイル３２Ａの第１端に、カソード端子がノードＮ４に、それぞれ接続されている。
ダイオード４２は、アノード端子が二次側コイル３２Ｂの第２端に、カソード端子がノードＮ４に、それぞれ接続されている。

チョークコイル３は、ノードＮ４とノードＮ５との間に接続され、目的の周波数より高い電流を阻止して、ノードＮ５の出力電圧を平滑化する。
平滑コンデンサ４は、ノードＮ５（出力端子）と、ノードＮ３（グランド端子）との間に接続され、ノードＮ５の出力電圧を平滑化する。
チョークコイル３及び平滑コンデンサ４は、出力電圧のノイズを除去し平滑化するために用いられる。

電流検出装置１０は、検出コイル１１と、電流電圧変換部１２と、ＡＤＣ（Analog to Digital Converter）１３と、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）１４と、制御部５０の検出制御部５２とを備える。

検出コイル１１は、スイッチング回路２０のスイッチング回路２０から負荷部（トランス３０）に流れる電流を検出するためのコイルである。検出コイル１１は、スイッチング回路２０から負荷部（トランス３０）に電流が流れる経路に配置される。

電流電圧変換部１２は、検出コイル１１を用いて、スイッチング回路２０から負荷部（トランス３０）への経路に流れる電流を電圧に変換する。電流電圧変換部１２の詳細な構成については、図２を参照して後述する。

ＡＤＣ１３（電圧検出部の一例）は、電流電圧変換部１２が変換した電圧を、出力電流として検出する。ＡＤＣ１３は、後述する検出制御部５２の制御に基づいて、電流電圧変換部１２が変換した電圧を検出するタイミングを制御され、検出した当該電圧値を、上述したトランス３０に流れ込み電流（出力電流）として検出する。ＡＤＣ１３は、検出値を制御部５０に出力する。

ＥＥＰＲＯＭ１４（不揮発性記憶部の一例）は、後述する検出制御部５２の検出タイミングの調整値を、複数のスイッチ素子（Ｑ１～Ｑ４）のスイッチングにおける所定の基準タイミングからの遅延時間情報として記憶する。ＥＥＰＲＯＭ１４は、遅延時間情報を、例えば、電源装置１の出荷検査時のキャリブレーション（校正）によって記憶される。

制御部５０は、例えば、ＣＰＵ（Central Processing Unit）などを含むプロセッサであり、電源装置１を統括的に制御する。制御部５０は、電源制御部５１と、検出制御部５２とを備える。

検出制御部５２は、出力電流を検出するための制御を行う。検出制御部５２は、スイッチング回路２０の複数のスイッチ素子（Ｑ１～Ｑ４）のうちの、電源線Ｌ１と電源線Ｌ２との間に負荷部（トランス３０）を導通させるスイッチ素子がオン状態（導通状態）になる期間の中間点のタイミングで、ＡＤＣ１３が電圧を検出するように、ＡＤＣ１３の検出タイミングを調整する。

検出制御部５２は、上述したトランス３０を導通させるスイッチ素子がオン状態になる期間のうち、複数のスイッチ素子（Ｑ１～Ｑ４）による影響を受けない所定の範囲内に検出タイミングが収まるように調整する。具体的に、検出制御部５２は、フルブリッジ回路の４つのスイッチ素子（Ｑ１～Ｑ４）のうちの、電源線Ｌ１に接続された第１のスイッチ素子２１と、電源線Ｌ２に接続された第２のスイッチ素子２２との両方がオン状態になる期間の中間点のタイミングで、ＡＤＣ１３が電圧を検出するように、ＡＤＣ１３の検出タイミングを調整する。検出制御部５２は、例えば、スイッチ素子Ｑ１とスイッチ素子Ｑ４との両方がオン状態になる期間の中間点のタイミングで、ＡＤＣ１３が電圧を検出するように、ＡＤＣ１３の検出タイミングを調整する。

なお、ＥＥＰＲＯＭ１４には、例えば、スイッチ素子Ｑ１がオフ状態（非導通状態）になるタイミングを基準にした遅延時間情報が予め記憶されている。検出制御部５２は、ＥＥＰＲＯＭ１４（不揮発性記憶部）が記憶する遅延時間情報に基づいて、検出タイミングを調整する。また、検出制御部５２は、位相シフト制御による両方がオン状態になる期間の変化に応じて、検出タイミングを変更する。検出タイミングの調整の詳細については、後述する。

電源制御部５１は、電流検出装置１０（検出制御部５２）が検出した出力電流に基づいて、スイッチング回路２０のスイッチングを制御する。電源制御部５１は、例えば、位相シフト制御により、４つのスイッチ素子（Ｑ１～Ｑ４）のスイッチングを制御する。

次に、図２を参照して、電流電圧変換部１２の構成について説明する。
図２は、本実施形態における電流電圧変換部１２の一例を示す回路図である。
図２に示すように、電流電圧変換部１２は、検出コイル１１に接続され、ダイオード（１２１～１２４）と、抵抗（１２５～１２７）と、コンデンサ１２８とを備えている。

検出コイル１１は、ノードＮ５とノードＮ６との間に接続されている。
ダイオード１２１とダイオード１２２とは、ノードＮ７とノードＮ８との間に、中間のノードＮ５を介して、直列に接続されている。ダイオード１２１は、アノード端子がノードＮ５に、カソード端子がノードＮ７に、それぞれ接続されている。また、ダイオード１２２は、アノード端子がノードＮ８に、カソード端子がノードＮ５に、それぞれ接続されている。このように、ダイオード１２１とダイオード１２２とは、ノードＮ８からノードＮ７の方向が順方向になるように、直列に接続される。

ダイオード１２３とダイオード１２４とは、ノードＮ７とノードＮ８との間に、中間のノードＮ６を介して、直列に接続されている。ダイオード１２３は、アノード端子がノードＮ６に、カソード端子がノードＮ７に、それぞれ接続されている。また、ダイオード１２４は、アノード端子がノードＮ８に、カソード端子がノードＮ６に、それぞれ接続されている。このように、ダイオード１２３とダイオード１２４とは、ノードＮ８からノードＮ７の方向が順方向になるように、直列に接続される。

このように、ダイオード１２１及びダイオード１２２と、ダイオード１２３及びダイオード１２４とは、ダイオードブリッジを構成しており、検出コイル１１が検出したトランス３０に流れる出力電流に対応した交流信号を整流して、電流値に応じた電圧に変換する。

抵抗１２５と抵抗１２６とは、ノードＮ７とノードＮ８との間に、中間のノードＮ９を介して、直列に接続されている。抵抗１２５と抵抗１２６とは、検出コイル１１が検出した出力電流に応じた電圧を抵抗分圧して、ノードＮ９から出力する。ノードＮ９は、瞬時の過電流検出用の出力端子ｆであり、例えば、コンパレータ（不図示）に接続されて、所定の閾値以上になるか否かを検出することで、瞬時の過電流による異常を検出することが可能になる。

抵抗１２７は、ノードＮ７とノードＮ１０の出力端子との間に接続される。また、コンデンサ１２８は、ノードＮ１０と、ノードＮ８との間に接続されている。抵抗１２７とコンデンサ１２８とは、積分回路を構成しており、出力電流に応じた電圧の検出信号の高周波成分のノイズを除去する。ノードＮ１０の出力端子は、ＡＤＣ１３の入力端子に接続されている。

次に、図面を参照して、本実施形態による電流検出装置１０及び電源装置１の動作について説明する。
図３は、本実施形態における電流電圧変換部１２の検出波形の一例を示す図である。

図３において、波形Ｗ０は、上述した図２に示すノードＮ１０の検出信号の波形である。また、グラフの横軸は、時間を示し、縦軸は、検出信号の電圧を示している。
図３に示すように、波形Ｗ０は、トランス３０の一次側コイル３１に電流が流れるタイミング（例えば、スイッチ素子Ｑ１及びスイッチ素子Ｑ４がオン状態、又は、スイッチ素子Ｑ２及びスイッチ素子Ｑ３がオン状態）に、検出信号の電圧が上昇する。

なお、波形Ｗ０のうちで、検出信号の電圧が急峻に変化している箇所Ｐ１は、スイッチ素子（Ｑ１～Ｑ４）のスイッチングのタイミング周辺に相当する。そのため、ＡＤＣ１３では、このような箇所Ｐ１での検出を避けて、時刻Ｔ１のようなタイミングで電圧を検出する。すなわち、検出制御部５２は、複数のスイッチ素子（Ｑ１～Ｑ４）による影響を受けない所定の範囲内に検出タイミングが収まるように調整する。

次に、図４を参照して、電流検出装置１０及び電源装置１の全体の動作について説明する。
図４は、本実施形態における電源装置１の動作の一例を示すタイムチャートである。

図４において、波形Ｗ１～波形Ｗ４は、上から順に、スイッチ素子Ｑ１～スイッチ素子Ｑ４のスイッチングの状態を示している。また、波形Ｗ５は、スイッチ素子Ｑ１とスイッチ素子Ｑ４との両方がオン状態、及びスイッチ素子Ｑ２とスイッチ素子Ｑ３との両方がオン状態になるタイミングを示すタイミング信号である。なお、波形Ｗ５において、スイッチ素子Ｑ１とスイッチ素子Ｑ４との両方がオン状態を正極性とし、スイッチ素子Ｑ２とスイッチ素子Ｑ３との両方がオン状態を負極性として表している。

また、波形Ｗ６は、上述した電流電圧変換部１２から出力される検出信号であって、出力電流に対応した電圧を示す信号を示している。また、波形Ｗ７は、電源制御部５１によるフィードバック（Ｆ／Ｂ）制御の周期割り込みを示している。
また、波形Ｗ８は、ＡＤＣ１３の変換タイミングを示している。
なお、図４に示す波形Ｗ１～波形Ｗ８の横軸は、時間である。

図４において、制御部５０の電源制御部５１は、制御の１周期の期間ＴＲ１として、位相シフト制御により、波形Ｗ１～波形Ｗ４に示すように、スイッチ素子Ｑ１～スイッチ素子Ｑ４のスイッチングを制御する。電源制御部５１は、電流検出装置１０（検出制御部５２）により検出された出力電流に基づいて、位相シフト制御を行う。なお、位相差の期間ＴΔθは、例えば、スイッチ素子Ｑ３をオフ状態にしてから、スイッチ素子Ｑ１をオフ状態にするまでの期間である。

また、検出制御部５２は、波形Ｗ５におけるスイッチ素子Ｑ１とスイッチ素子Ｑ４との両方がオン状態になる期間Ｔ１４ＯＮの中央部分のタイミング（波形Ｗ８の黒色塗りつぶし部分）で、ＡＤＣ１３の検出を行うように制御する。検出制御部５２は、ＡＤＣ１３が検出した電圧値を、対応する出力電流として取得し、当該出力電流を電源制御部５１に出力する。

電源制御部５１は、電流検出装置１０（検出制御部５２）により検出された出力電流に基づいて、位相差の期間ＴΔθの算出及び更新を行い（波形Ｗ７を参照）、更新した位相差の期間ＴΔθに基づいて、スイッチング回路２０の４つのスイッチ素子（Ｑ１～Ｑ４）のスイッチングを制御する。

なお、図４において、拡大波形Ｇ１は、領域Ａ１を拡大した波形Ｗ１～波形Ｗ６、及び波形Ｗ８の各波形を示している。ここで、遅延値ＤＴ３４は、位相差の期間ＴΔθの起点であるスイッチ素子Ｑ３がオフ状態になる時刻から、スイッチ素子Ｑ４がオン状態になるまでの遅延値である。また、期間Ｔ１４ＯＮは、上述したように、スイッチ素子Ｑ１とスイッチ素子Ｑ４との両方がオン状態になる期間である。また、遅延値ＤＴＣＫは、スイッチ素子Ｑ３がオフ状態になる時刻から、ＡＤＣ１３の検出タイミングまでの遅延値である。
このような状況において、遅延値ＤＴＣＫは、下記の（１）式により表される。

遅延値ＤＴＣＫ ＝ 遅延値ＤＴ３４＋（位相差の期間ＴΔθ－遅延値ＤＴ３４）／２
＝ 遅延値ＤＴ３４＋期間Ｔ１４ＯＮ／２ ・・・ （１）

式（１）に基づいて算出された遅延値ＤＴＣＫは、ＥＥＰＲＯＭ１４に記憶されている。

また、本実施形態では、電源制御部５１は、電流検出装置１０（検出制御部５２）により検出された出力電流に基づいて、位相シフト制御を行うため、出力電流に応じて、位相差の期間ＴΔθが変更される。そのため、ＥＥＰＲＯＭ１４には、例えば、位相差の期間ＴΔθの値と、遅延値ＤＴＣＫとを対応付けて予め記憶されている。

検出制御部５２は、例えば、位相差の期間ＴΔθの値に対応付けられた遅延値ＤＴＣＫをＥＥＰＲＯＭ１４から取得し、取得した遅延値ＤＴＣＫにより、ＡＤＣ１３の検出タイミングを調整する。なお、ＡＤＣ１３の検出期間（波形Ｗ８の黒色塗りつぶし期間を参照）には、ＡＤＣ１３のサンプルホールド期間及びアナログ－デジタル変換期間が含まれる。
検出制御部５２は、調整した検出タイミングによりＡＤＣ１３が検出した検出値を出力電流として、電源制御部５１に出力する。

次に、本実施形態による電源装置１及び電流検出装置１０の電流検出に関するキャリブレーション処理（校正処理）について説明する。電源装置１及び電流検出装置１０は、出荷前に、以下のようなキャリブレーション処理が実行される。

電源装置１の制御部５０は、電源装置１の出力電流を所定の一定値にした状態において、直流電源２からの入力電圧を最大値（Ｍａｘ値）にした場合の検出電流値と、直流電源２からの入力電圧を標準値（Ｔｙｐ値）にした場合の検出電流値とが同一になるように、検出タイミングの遅延値ＤＴＣＫを調整する。例えば、入力電圧を最大値（Ｍａｘ値）にした場合が、入力電圧を標準値（Ｔｙｐ値）にした場合に比べて、低い値である場合には、制御部５０は、遅延値ＤＴＣＫを増やす処理を実行する。制御部５０は、このようにキャリブレーション処理した結果の遅延値ＤＴＣＫを、ＥＥＰＲＯＭに記憶させる。

以上説明したように、本実施形態による電流検出装置１０は、電流電圧変換部１２と、ＡＤＣ１３（電圧検出部）と、検出制御部５２とを備える。電流電圧変換部１２は、スイッチング回路２０から負荷部（例えば、トランス３０）に電流が流れる経路に配置され、経路に流れる電流を電圧に変換する。スイッチング回路２０は、電源線Ｌ１（第１の電源線）と電源線Ｌ２（第２の電源線）との間に接続された複数のスイッチ素子（Ｑ１～Ｑ４）を有し、複数のスイッチ素子（Ｑ１～Ｑ４）のスイッチングにより負荷部（例えば、トランス３０）に流れる電流の向きを変更する。ＡＤＣ１３は、電流電圧変換部１２が変換した電圧を、出力電流として検出する。検出制御部５２は、スイッチング回路２０の複数のスイッチ素子（Ｑ１～Ｑ４）のうちの、電源線Ｌ１と電源線Ｌ２との間に負荷部（例えば、トランス３０）を導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、ＡＤＣ１３が電圧を検出するように、ＡＤＣ１３の検出タイミングを調整する。

これにより、本実施形態による電流検出装置１０は、スイッチ素子（Ｑ１～Ｑ４）のスイッチングの際のスパイク電流の影響を低減させつつ、安定した電流の検出が可能になる。また、本実施形態による電流検出装置１０は、従来技術のようなピークホールド回路を必要としないため、ダイオードの温度特性の影響により検出結果にバラツキが生じることがない。よって、本実施形態による電流検出装置１０は、電流の検出精度を向上させることができる。

また、本実施形態では、検出制御部５２は、スイッチ素子（Ｑ１、Ｑ２）がオン状態になる期間（期間Ｔ１４ＯＮ）のうち、複数のスイッチ素子（Ｑ１～Ｑ４）による影響を受けない所定の範囲内に検出タイミングが収まるように調整する。
これにより、本実施形態による電流検出装置１０は、複数のスイッチ素子（Ｑ１～Ｑ４）のスイッチングによる影響を低減することができるため、さらに電流の検出精度を向上させることができる。

また、本実施形態では、スイッチング回路２０は、４つのスイッチ素子（Ｑ１～Ｑ４）を有するフルブリッジ回路である。検出制御部５２は、フルブリッジ回路の４つのスイッチ素子（Ｑ１～Ｑ４）のうちの、電源線Ｌ１に接続された第１のスイッチ素子２１と、電源線Ｌ２に接続された第２のスイッチ素子２２との両方がオン状態になる期間の中間点のタイミングで、ＡＤＣ１３が電圧を検出するように、ＡＤＣ１３の検出タイミングを調整する。

これにより、本実施形態による電流検出装置１０は、第１のスイッチ素子２１と第２のスイッチ素子２２との両方がオン状態になる期間の中間点のタイミングでＡＤＣ１３が電圧を検出するようにしたので、スイッチング回路２０がフルブリッジ回路である場合であっても、適切に出力電流を検出することができる。

また、本実施形態では、スイッチング回路２０であるフルブリッジ回路は、４つのスイッチ素子（Ｑ１～Ｑ４）が位相シフト制御されている。検出制御部５２は、位相シフト制御による両方がオン状態になる期間の変化に応じて、検出タイミングを変更する。

これにより、本実施形態による電流検出装置１０は、位相シフト制御による両方がオン状態になる期間の変化に応じて、ＡＤＣ１３の検出タイミングを適切に調整することができる。よって、本実施形態による電流検出装置１０は、位相シフト制御を行う場合であっても、適切に出力電流を検出することができる。

また、本実施形態による電流検出装置１０は、検出タイミングの調整値を、複数のスイッチ素子（Ｑ１～Ｑ４）のスイッチングにおける所定の基準タイミングからの遅延時間情報（例えば、遅延値ＤＴＣＫ）として記憶するＥＥＰＲＯＭ１４（不揮発性記憶部）を備る。検出制御部５２は、ＥＥＰＲＯＭ１４（不揮発性記憶部）が記憶する遅延時間情報に基づいて、検出タイミングを調整する。
これにより、本実施形態による電流検出装置１０は、ＥＥＰＲＯＭ１４（不揮発性記憶部）を備るという簡易な構成により、適切に出力電流を検出することができる。

また、本実施形態による電源装置１は、上記に記載の電流検出装置１０と、負荷部としてのトランス３０と、スイッチング回路２０と、整流部４０と、電源制御部５１とを備える。トランス３０は、一次側コイル３１と二次側コイル３２とを有する。スイッチング回路２０は、トランスの一次側コイル３１に接続され、一次側コイル３１に交流信号を供給する。整流部４０は、トランス３０の二次側コイル３２から出力される交流信号を整流する。電源制御部５１は、電流検出装置１０が検出した出力電流に基づいて、スイッチング回路２０のスイッチングを制御する。

これにより、本実施形態による電源装置１は、上記に記載の電流検出装置１０と同様の効果を奏し、電流の検出精度を向上させることができる。また、電流の検出精度を向上させることができるため、本実施形態による電源装置１は、出力電圧を精度良く制御することができる。

なお、本発明は、上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、電圧検出部の一例として、ＡＤＣ１３を用いる例を説明したが、これに限定されるものではなく、他の方式の電圧検出部を用いてもよい。例えば、ＡＤＣ１３の代わりに、検出タイミングにより所定の閾値電圧と比較するコンパレータを用いるようにしてもよい。

また、上記の実施形態において、電源装置１は、整流部４０として、ダイオード（４１、４２）を備えた非同期整流回路を用いる例を説明したが、これに限定されるものではなく、例えば、整流部４０として、同期整流回路を用いるようにしてもよい。

また、上記の実施形態において、負荷部の一例として、トランス３０を用いる例を説明したが、これに限定されるものではなく、負荷部は、トランス以外の構成（例えば、モータやコイルなど）であってもよい。

また、上記の実施形態において、トランス３０の一例として、センタータップ形式のトランスを用いる例を説明したが、これに限定されるものではなく、他の形式のトランスであってもよい。

また、上記の実施形態において、電流検出装置１０を電源装置１に適用する例を説明ｄしたが、これに限定されるものではなく、例えば、モータ制御装置などの他の装置に適用するようにしてもよい。

また、上記の実施形態において、制御部５０は、電源回路としての制御を行う電源制御部５１と、電流検出を制御する検出制御部５２との両方を備える例を説明したが、これに限定されるものではない、例えば、電源制御部５１と、検出制御部５２とのいずれか一方を、制御部５０の外部に備えるようにしてもよい。

また、上記の実施形態において、検出制御部５２は、第１のスイッチ素子２１と第２のスイッチ素子２２との両方がオン状態になる期間の中間点のタイミングで、ＡＤＣ１３が電圧を検出するように検出タイミングを調整する例を説明したが、これに限定されるものではない。検出制御部５２は、例えば、複数のスイッチ素子（Ｑ１～Ｑ４）による影響を受けない所定の範囲内であれば、中間点のタイミングからずれた検出タイミングに調整するようにしてもよい。

また、上記の実施形態において、スイッチング回路２０がフルブリッジ回路である例を説明したが、これに限定されるものではなく、例えば、ハーフブリッジ回路や他の方式のスイッチング回路であってもよい。
また、上記の実施形態において、電源装置１は、フルブリッジ回路及びトランス３０を用いた電源回路として説明したが、これに限定されうものではなく、他の方式の電源回路に適用してもよい。例えば、電源回路は、絶縁方式・非絶縁方式に限定されるものでなく、他の方式であってもよい。

１ 電源装置
２ 直流電源
３ チョークコイル
４ 平滑コンデンサ
１０ 電流検出装置
１１ 検出コイル
１２ 電流電圧変換部
１３ ＡＤＣ
１４ ＥＥＰＲＯＭ
２０ スイッチング回路
２１ 第１のスイッチ素子
２２ 第２のスイッチ素子
３０ トランス
３１ 一次側コイル
３２、３２Ａ、３２Ｂ 二次側コイル
４０ 整流部
４１、４２、１２１、１２２、１２３、１２４ ダイオード
５０ 制御部
５１ 電源制御部
５２ 検出制御部
１２５、１２６、１２７ 抵抗
１２８ コンデンサ
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチ素子

Claims (5)

1. 第１の電源線と第２の電源線との間に接続された複数のスイッチ素子を有し、前記複数のスイッチ素子のスイッチングにより負荷部に流れる電流の向きを変更するスイッチング回路から前記負荷部に電流が流れる経路に配置され、前記経路に流れる電流を電圧に変換する電流電圧変換部と、
   前記電流電圧変換部が変換した電圧を、出力電流として検出する電圧検出部と、
   前記スイッチング回路の前記複数のスイッチ素子のうちの、前記第１の電源線と前記第２の電源線との間に前記負荷部を導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記電圧を検出するように、前記電圧検出部の検出タイミングを調整する検出制御部と
   を備え、
   前記スイッチング回路は、４つのスイッチ素子を有するフルブリッジ回路であり、
   前記検出制御部は、前記フルブリッジ回路の前記４つのスイッチ素子のうちの、前記第１の電源線に接続された第１のスイッチ素子と、前記第２の電源線に接続された第２のスイッチ素子との両方がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記電圧を検出するように、前記電圧検出部の検出タイミングを調整する
   ことを特徴とする電流検出装置。
2. 前記検出制御部は、前記スイッチ素子がオン状態になる期間のうち、前記複数のスイッチ素子による影響を受けない所定の範囲内に前記検出タイミングが収まるように調整する
   ことを特徴とする請求項１に記載の電流検出装置。
3. 前記フルブリッジ回路は、前記４つのスイッチ素子が位相シフト制御されており、
   前記検出制御部は、前記位相シフト制御による前記両方がオン状態になる期間の変化に応じて、前記検出タイミングを変更する
   ことを特徴とする請求項１又は請求項２に記載の電流検出装置。
4. 前記検出タイミングの調整値を、前記複数のスイッチ素子のスイッチングにおける所定の基準タイミングからの遅延時間情報として記憶する不揮発性記憶部を備え、
   前記検出制御部は、前記不揮発性記憶部が記憶する前記遅延時間情報に基づいて、前記検出タイミングを調整する
   ことを特徴とする請求項１から請求項３のいずれか一項に記載の電流検出装置。
5. 請求項１から請求項４のいずれか一項に記載の電流検出装置と、
   一次側コイルと二次側コイルとを有し、前記負荷部としてのトランスと、
   前記トランスの前記一次側コイルに接続され、前記一次側コイルに交流信号を供給する前記スイッチング回路と、
   前記トランスの前記二次側コイルから出力される交流信号を整流する整流部と、
   前記電流検出装置が検出した前記出力電流に基づいて、前記スイッチング回路のスイッチングを制御する電源制御部と
   を備えることを特徴とする電源装置。

Images