JP2013150394A - 電力変換装置 - Google Patents

Abstract

【課題】電流検出手段等に遅れが発生しても入力電流等の変動を抑えられる電力変換装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ装置１は、マスク回路１３４及びマスク信号発生部１３８を備えている。マスク信号発生部１３８は、基準信号の出力タイミングの前後を含む所定時間、マスク信号を生成し出力する。マスク回路１３４は、マスク時間の間入力電流検出部１３３の出力電圧を強制的に０Ｖにする。そのため、比較器１３５ａ、１３５ｂは、マスク時間の間リセット信号の出力をローレベルにすることができる。従って、ＰＷＭ信号発生部１３７ｂ及び駆動回路１３９ｂは、マスク時間の間リセット信号に同期してスイッチをオフしないようにすることができる。これにより、入力電流検出部１３３等の遅れに伴って発生する、本来とは異なるスイッチング動作を抑えることができる。その結果、これらの遅れが発生しても入力電流等の変動を抑えることができる。
【選択図】図１

Description

本発明は、電流指令と流れる電流に基づいてスイッチを駆動する電力変換装置に関する。

従来、電流指令と流れる電流に基づいてスイッチを駆動する電力変換装置として、例えば特許文献１に開示されているＤＣ−ＤＣコンバータがある。

このＤＣ−ＤＣコンバータは、目標電流とトランスに流れる電流に基づいて駆動信号の出力を制御し、トランジスタを駆動する。ＤＣ−ＤＣコンバータは、ＣＰＵと、Ｄ／Ａコンバータ部と、電流センサと、絶対値回路と、コンパレータと、保持回路と、ＡＮＤ回路と、ドライブ回路とを備えている。ＣＰＵは、目標電圧と出力電圧の差分電圧に基づいて目標電流を生成する。Ｄ／Ａコンバータ部は、ＣＰＵの生成した目標電流を電圧に変換する。電流センサと絶対値回路は、トランスに流れる電流の絶対値を検出し電圧として出力する。コンパレータは、目標電流とトランスに流れる電流の絶対値を比較する。ＣＰＵのパルス出力部は、所定周期、所定デューティ比のパルス信号を出力する。保持回路とＡＮＤ回路は、コンパレータの比較結果に基づいてトランジスタの駆動信号の出力を制御する。トランスに流れる電流の絶対値が目標電流より小さいとき、保持回路とＡＮＤ回路は、パルス出力部の出力するパルス信号をトランジスタの駆動信号として出力する。一方、トランスに流れる電流の絶対値が目標電流より大きいとき、保持回路とＡＮＤ回路は、トランジスタの駆動信号の出力を停止する。ドライブ回路は、保持回路とＡＮＤ回路によって出力される駆動信号に基づいてトランジスタをオン、オフする。

これに対して、目標電流とトランスに流れる電流に基づいてトランジスタをオフするタイミングを制御するＤＣ−ＤＣコンバータがある。このＤＣ−ＤＣコンバータは、基準信号生成手段と、電流検出手段と、リセット信号生成手段と、駆動手段とを備えている。基準信号生成手段は、所定周期毎に基準信号を生成し出力する。電流検出手段は、トランスに流れる電流の絶対値を検出し出力する。リセット信号生成手段は、目標電流とトランスに流れる電流の絶対値の比較結果に基づいてリセット信号を生成し出力する。トランスに流れる電流の絶対値が目標電流より大きいとき、リセット信号生成手段は、リセット信号を出力する。駆動手段は、基準信号に同期してトランジスタをオンする。そして、次の基準信号が出力されるまでにリセット信号が出力されたときにはリセット信号に同期して、次の基準信号が出力されるまでにリセット信号が出力されないときには次の基準信号に同期してトランジスタをオフする。

特開２００９−１１８５７１号公報

ところで、電流検出手段には、入力電流を検出してから出力するまでに遅れがある。リセット信号生成手段にも、リセット信号を出力するまでに遅れがある。これらの遅れによってリセット信号の出力タイミングが遅れる。そのため、基準信号の出力直前に出力されるべきリセット信号が、基準信号の出力直後に出力されるようになる。その結果、基準信号に同期してオンしたトランジスタが、これらの遅れによって基準信号の出力直後に出力されることとなったリセット信号に同期してオフする。つまり、本来とは異なるスイッチング動作をするようになる。この場合、本来流れるべき電流が流れず、入力電流や出力電圧が大きく変動してしまう。

また、駆動手段には、リセット信号が出力されてからトランジスタをオフするまでに遅れがある。トランジスタにも、オフするまでに遅れがある。そのため、基準信号の出力直前にリセット信号が出力された場合であっても、基準信号に同期してオンしたトランジスタが、これらの遅れによって基準信号の出力直後にオフすることがある。つまり、本来とは異なるスイッチング動作をする。この場合も、本来流れるべき電流が流れず、入力電流や出力電圧が大きく変動してしまう。

本発明はこのような事情に鑑みてなされたものであり、電流検出手段等に遅れが発生しても入力電流等の変動を抑えることができる電力変換装置を提供することを目的とする。

そこで、本発明者らは、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、基準信号の出力タイミングの前後を含む所定時間、リセット信号に同期してスイッチをオフしないことで、電流検出手段等に遅れが発生しても入力電流等の変動を抑えられる本発明を完成するに至った。

すなわち、請求項１に記載の電力変換装置は、所定周期毎に基準信号を生成し出力する基準信号生成手段と、流れる電流を検出し出力する電流検出手段と、電流検出手段の検出した電流が電流指令より大きいときにリセット信号を生成し出力するリセット信号生成手段と、スイッチをオンするとともに、基準信号が出力されるまでにリセット信号が出力されたときにはリセット信号に同期して、基準信号が出力されるまでにリセット信号が出力されないときには基準信号に同期してスイッチをオフする駆動手段と、を備えた電力変換装置において、駆動手段は、基準信号の出力タイミングの前後を含む所定時間、リセット信号に同期してスイッチをオフしないことを特徴とする。

この構成によれば、電流検出手段やリセット信号生成手段の遅れによって、基準信号の出力直前に出力されるべきリセット信号が基準信号の出力直後に出力されるようになっても、基準信号の出力直後に出力されることとなったリセット信号に同期してスイッチをオフしないようにすることができる。また、基準信号の出力直前にリセット信号が出力された場合であっても、駆動手段やスイッチの遅れによって基準信号の出力直後にスイッチをオフしないようにすることができる。つまり、電流検出手段等の遅れに伴って発生する、本来とは異なるスイッチング動作を抑えることができる。従って、電流検出手段等に遅れが発生しても入力電流等の変動を抑えることができる。

請求項２に記載の電力変換装置は、電流検出手段は、基準信号の出力タイミングの前後を含む所定時間、出力を強制的に０にすることを特徴とする。この構成によれば、基準信号の出力タイミングの前後を含む所定時間、リセット信号の出力を０にすることができる。そのため、確実に、基準信号の出力タイミングの前後を含む所定時間、リセット信号に同期してスイッチをオフしないようにすることができる。

請求項３に記載の電力変換装置は、電流検出手段は、設定したマスク時間に基づいてマスク信号を生成するマスク信号生成手段と、マスク信号に基づいて出力を強制的に０にするマスク手段と、を有することを特徴とする。この構成によれば、基準信号の出力タイミングの前後を含む所定時間、電流検出手段の出力を強制的に０にすることができる。

請求項４に記載の電力変換装置は、リセット信号生成手段は、基準信号の出力タイミングの前後を含む所定時間、出力を強制的に０にすることを特徴とする。この構成によれば、確実に、基準信号の出力タイミングの前後を含む所定時間、リセット信号に同期してスイッチをオフしないようにすることができる。

請求項５に記載の電力変換装置は、リセット信号生成手段は、設定したマスク時間に基づいてマスク信号を生成するマスク信号生成手段と、マスク信号に基づいて出力を強制的に０にするマスク手段と、を有することを特徴とする。この構成によれば、基準信号の出力タイミングの前後を含む所定時間、リセット信号生成手段の出力を強制的に０にすることができる。

請求項６に記載の電力変換装置は、所定時間は、電流検出手段、リセット信号生成手段及び駆動手段の遅延時間に基づいて決定されることを特徴とする。この構成によれば、電流検出手段等の遅れに伴って発生する、本来とは異なるスイッチング動作を確実に抑えることできる。

請求項７に記載の電力変換装置は、４つのスイッチをフルブリッジ接続して構成されるスイッチ回路を有することを特徴とする。この構成によれば、フルブリッジ接続された４つのスイッチからなるスイッチ回路を備えた電力変換装置において、電流検出手段等に遅れが発生しても入力電流等の変動を抑えることができる。

請求項８に記載の電力変換装置は、スイッチ回路は、対角に配置された一方のスイッチのオン期間に対して、対角に配置された他方のスイッチのオン期間の位相を調整することによって対角に配置されたスイッチのオン期間が制御されることを特徴とする。この構成によれば、いわゆるフェーズシフト制御方式の電力変換装置において、電流検出手段等に遅れが発生しても入力電流等の変動を抑えることができる。

請求項９に記載の電力変換装置は、リセット信号生成手段は、対角に配置された２つのスイッチ毎に別々のリセット信号を生成し出力する２つの比較器を有することを特徴とする。この構成によれば、対角に配置された２つのスイッチ毎に２つの比較器を有する電力変換装置において、電流検出手段等に遅れが発生しても入力電流等の変動を抑えることができる。

請求項１０に記載の電力変換装置は、車両に搭載されることを特徴とする。この構成によれば、車両に搭載された電力変換装置において、電流検出手段等に遅れが発生しても入力電流等の変動を抑えることができる。

第１実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。 図１のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。 図１のＤＣ−ＤＣコンバータ装置の動作を説明するための別のタイミングチャートである。 従来の構成におけるＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。 第１実施形態の変形形態におけるＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。 第２実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。 図６のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。 図６のＤＣ−ＤＣコンバータ装置の動作を説明するための別のタイミングチャートである。 第３実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。 図９のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。 第４実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。 図１１のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。 別の実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。

次に、実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係る電力変換装置を、車両に搭載されバッテリの電圧を絶縁して降圧し電子装置に供給するＤＣ−ＤＣコンバータ装置に適用した例を示す。
（第１実施形態）
第１実施形態のＤＣ−ＤＣコンバータ装置について説明する。まず、図１を参照して第１実施形態のＤＣ−ＤＣコンバータ装置の構成について説明する。ここで、図１は、第１実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。

図１に示すＤＣ−ＤＣコンバータ装置１（電力変換装置）は、バッテリＢ１の出力する直流電圧を絶縁して降圧し、車両に搭載された電子装置Ｓ１に供給するフルブリッジ式コンバータである。ＤＣ−ＤＣコンバータ装置１は、トランス１０と、入力側回路１１（スイッチ回路）と、出力側回路１２と、制御回路１３とを備えている。

トランス１０は、１次側に入力される交流電圧を絶縁した状態で降圧し２次側から出力する素子である。トランス１０は、１次巻線１００と、２次巻線１０１、１０２とを備えている。１次巻線１００と２次巻線１０１、１０２の巻数比はｎ１：ｎ２（ｎ１＞ｎ２）に設定されている。１次巻線１００の一端と他端は、入力側回路１１に接続されている。２次巻線１０１、１０２は、直列接続されている。具体的には、２次巻線１０１の一端と２次巻線１０２の一端が接続されている。２次巻線１０１、１０２の他端、及び、２次巻線１０１、１０２の直列接続点は、出力側回路１２にそれぞれ接続されている。

入力側回路１１は、１次巻線１００とバッテリＢ１の間に接続され、バッテリＢ１の出力する直流電圧を交流電圧に変換して１次巻線１００に印加する回路である。入力側回路１１は、４つのスイッチ、スイッチ１１０〜１１３を備えている。スイッチ１１０〜１１３は、スイッチングすることでバッテリＢ１の出力する直流電圧を交流電圧に変換して１次巻線１００に印加する素子である。スイッチ１１０、１１１及びスイッチ１１２、１１３は、それぞれ直列接続されている。具体的には、スイッチ１１０、１１２の一端が、スイッチ１１１、１１３の一端にそれぞれ接続されている。直列接続された２組のスイッチ１１０、１１１及びスイッチ１１２、１１３は、バッテリＢ１に並列接続されている。具体的には、スイッチ１１０、１１２の他端がバッテリＢ１の正極端に、スイッチ１１１、１１３の他端がバッテリＢ１の負極端にそれぞれ接続されている。つまり、スイッチ１１０〜１１３は、フルブリッジ接続されている。また、スイッチ１１０〜１１３の制御端は、制御回路１３にそれぞれ接続されている。

出力側回路１２は、２次巻線１０１、１０２と電子装置Ｓ１の間に接続され、２次巻線１０１、１０２の出力する交流電圧を直流電圧に変換して電子装置Ｓ１に供給する回路である。出力側回路１２は、ダイオード１２０、１２１と、コイル１２２と、コンデンサ１２３とを備えている。

ダイオード１２０、１２１は、２次巻線１０１、１０２にそれぞれ接続され、２次巻線１０１、１０２の出力する交流電圧をそれぞれ整流する素子である。ダイオード１２０のアノードは２次巻線１０１の他端に、カソードはコイル１２２にそれぞれ接続されている。ダイオード１２１のアノードは２次巻線１０２の他端に、カソードはコイル１２２にそれぞれ接続されている。

コイル１２２及びコンデンサ１２３は、ダイオード１２０、１２１によって変換された直流電圧を平滑化する素子である。コイル１２２の一端は、ダイオード１２０、１２１のカソードに接続されている。また、他端はコンデンサ１２３の一端に接続され、コンデンサ１２３の他端は２次巻線１０１、１０２の直列接続点に接続されている。さらに、コンデンサ１２３の一端は電子装置Ｓ１の正極端に、他端は電子装置Ｓ１の負極端にそれぞれ接続されている。

制御回路１３は、出力側回路１２の出力電圧が予め設定されている電圧参照値と一致するように入力側回路１１を制御する回路である。制御回路１３は、出力電圧検出部１３０と、電流参照値演算部１３１と、Ｄ／Ａ変換部１３２と、入力電流検出部１３３（電流検出手段）と、マスク回路１３４（電流検出手段、マスク手段）と、比較器１３５ａ、１３５ｂ（リセット信号生成手段）と、基準信号発生部１３６（基準信号生成手段）と、ＰＷＭ信号発生部１３７ａ、１３７ｂ（駆動手段）と、マスク信号発生部１３８（電流検出手段、マスク信号生成手段）と、駆動回路１３９ａ、１３９ｂ（駆動手段）とを備えている。

出力電圧検出部１３０は電子装置Ｓ１に供給する出力側回路１２の出力電圧を検出し、対応する所定電圧に変換して出力するブロックである。出力電圧検出部１３０は、出力側回路１２の出力端に接続されている。具体的には、コンデンサ１２３の一端に接続されている。また、出力電圧検出部１３０は、電流参照値演算部１３１に接続されている。

電流参照値演算部１３１は、出力電圧検出部１３０の出力電圧をデジタル値に変換するとともに、変換した出力電圧値とデジタル値として予め設定されている電圧参照値に基づいて電流参照値（電流指令）を決定し、デジタル値として出力するブロックである。具体的には、出力電圧値と電圧参照値の偏差を比例積分して電流参照値を求め、デジタル値として出力する。電流参照値演算部１３１は、出力電圧検出部１３０に接続されている。
また、Ｄ／Ａ変換部１３２に接続されている。

Ｄ／Ａ変換部１３２は、電流参照値演算部１３１の出力する電流参照値を電圧に変換して出力するブロックである。Ｄ／Ａ変換部１３２は、電流参照値演算部１３１に接続されている。また、比較器１３５ａ、１３５ｂにそれぞれ接続されている。

入力電流検出部１３３は、バッテリＢ１から入力される入力側回路１１の入力電流を検出し、対応する所定電圧に変換して出力するブロックである。入力電流検出部１３３は、入力側回路１１の入力端に設けられた電流センサに接続されている。具体的には、スイッチ１１１、１１３をバッテリＢ１に接続する配線に設けられた電流センサに接続されている。また、入力電流検出部１３３は、マスク回路１３４に接続されている。

マスク回路１３４は、後述するマスク信号発生部１３８の出力するマスク信号ＭＳＫ１、ＭＳＫ２に基づいて入力電流検出部１３３の出力電圧を強制的に０Ｖにする回路である。マスク回路１３４は、抵抗１３４ａ、１３４ｂと、スイッチ１３４ｃ、１３４ｄとを備えている。抵抗１３４ａ、１３４ｂの一端は、入力電流検出部１３３に接続されている。抵抗１３４ａ、１３４ｂの他端はスイッチ１３４ｃ、１３４ｄの一端にそれぞれ接続され、スイッチ１３４ｃ、１３４ｄの他端はそれぞれ接地されている。また、抵抗１３４ａ、１３４ｂとスイッチ１３４ｃ、１３４ｄの接続点は、比較器１３５ａ、１３５ｂにそれぞれ接続されている。さらに、スイッチ１３４ｃ、１３４ｄの制御端は、マスク信号発生部１３８にそれぞれ接続されている。

比較器１３５ａ、１３５ｂは、Ｄ／Ａ変換部１３２の出力電圧とマスク回路１３４の出力電圧の比較結果に基づいて、対角に配置された２つのスイッチ毎に別々にリセット信号ＲＳＴ１、ＲＳＴ２を生成し出力する素子である。比較器１３５ａ、１３５ｂの一方の入力端は、Ｄ／Ａ変換部１３２に接続されている。また、他方の入力端は、抵抗１３４ａ、１３４ｂとスイッチ１３４ｃ、１３４ｄの接続点にそれぞれ接続されている。さらに、出力端は、ＰＷＭ信号発生部１３７ｂにそれぞれ接続されている。

基準信号発生部１３６は、所定周期毎に基準信号ＣＬＫ１〜ＣＬＫ３を生成し出力するとともに、予め設定されている前側マスク時間Ｔ＿ｐｒｅに基づいて所定周期毎に基準信号ＣＬＫ４を生成し出力するブロックである。ここで、基準信号ＣＬＫ１は、後述するＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成するための信号である。基準信号ＣＬＫ２は、後述するＰＷＭ信号ＰＷＭ２Ｈを生成するための信号である。基準信号ＣＬＫ３は、後述するＰＷＭ信号ＰＷＭ２Ｌを生成するための信号である。基準信号ＣＬＫ４は、後述するマスク信号ＭＳＫ１、ＭＳＫ２を生成するための信号である。なお、前側マスク時間Ｔ＿ｐｒｅは、入力電流検出部１３３、マスク回路１３４、比較回路１３５ａ、１３５ｂ、ＰＷＭ信号発生部１３７ｂ、駆動回路１３９ｂ及びスイッチ１１０〜１１３の遅延時間に基づいて決定されている。基準信号発生部１３６は、ＰＷＭ信号発生部１３７ａ、１３７ｂと、マスク信号発生部１３８にそれぞれ接続されている。

ＰＷＭ信号発生部１３７ａは、基準信号発生部１３６の出力する基準信号ＣＬＫ１に基づいて、スイッチ１１０、１１１をスイッチングするためのＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成し出力するブロックである。ＰＷＭ信号発生部１３７ａは、基準信号発生部１３６に接続されている。また、駆動回路１３９ａに接続されている。

ＰＷＭ信号発生部１３７ｂは、基準信号発生部１３６の出力する基準信号ＣＬＫ２、ＣＬＫ３と比較器１３５ａ、１３５ｂの出力するリセット信号ＲＳＴ１、ＲＳＴ２に基づいて、スイッチ１１２、１１３をスイッチングするためのＰＷＭ信号ＰＷＭ２Ｈ、ＰＷＭ２Ｌを生成し出力するブロックである。ＰＷＭ信号発生部１３７ｂは、基準信号発生部１３６に接続されている。また、比較器１３５ａ、１３５ｂに接続されている。さらに、駆動回路１３９ｂに接続されている。

マスク信号発生部１３８は、基準信号発生部１３６の出力する基準信号ＣＬＫ４、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力するブロックである。なお、後側マスク時間Ｔ＿ｐｏｓｔは、入力電流検出部１３３、マスク回路１３４、比較回路１３５ａ、１３５ｂ、ＰＷＭ信号発生部１３７ｂ、駆動回路１３９ｂ及びスイッチ１１０〜１１３の遅延時間に基づいて決定されている。マスク信号発生部１３８は、基準信号発生部１３６に接続されている。また、スイッチ１３４ｃ、１３４ｄの制御端に接続されている。

駆動回路１３９ａ、１３９ｂは、ＰＷＭ信号発生部１３７ａ、１３７ｂの出力するＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌに基づいてスイッチ１１０〜１１３をスイッチングする回路である。駆動回路１３９ａ、１３９ｂは、ＰＷＭ信号発生部１３７ａ、１３７ｂにそれぞれ接続されている。また、駆動回路１３９ａはスイッチ１１０、１１１の制御端に、駆動回路１３９ｂはスイッチ１１２，１１３の制御端にそれぞれ接続されている。

次に、図１〜図４を参照してＤＣ−ＤＣコンバータ装置の動作について説明する。ここで、図２は、図１のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。図３は、図１のＤＣ−ＤＣコンバータ装置の動作を説明するための別のタイミングチャートである。図４は、従来の構成におけるＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。

図１に示す出力電圧検出部１３０は、電子装置Ｓ１に供給する出力側回路１２の出力電圧を検出し、対応する所定電圧に変換して出力する。電流参照値演算部１３１は、出力電圧検出部１３０の出力電圧をデジタル値に変換する。そして、変換した出力電圧値とデジタル値として予め設定されている電圧参照値の偏差を比例積分して電流参照値を求め、デジタル値として出力する。Ｄ／Ａ変換部１３２は、電流参照値演算部１３１の出力する電流参照値を電圧に変換して出力する。

図１に示す基準信号発生部１３６は、所定周期毎に基準信号ＣＬＫ１〜ＣＬＫ３を生成し出力するとともに、予め設定されている前側マスク時間Ｔ＿ｐｒｅに基づいて所定周期毎に基準信号ＣＬＫ４を生成し出力する。具体的には、図２に示すように、周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ１を生成し出力する。基準信号ＣＬＫ１の出力タイミングと同一のタイミングで、周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ２を生成し出力する。基準信号ＣＬＫ２の出力タイミングに対してＴ０／２だけ位相がずれたタイミングで、周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ３を生成し出力する。基準信号ＣＬＫ３の出力タイミングに対して予め設定されている前側マスク時間Ｔ＿ｐｒｅだけ早いタイミングで、周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ４を生成し出力する。

図１に示すマスク信号発生部１３８は、基準信号発生部１３６の出力する基準信号ＣＬＫ４、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力する。具体的には、図２に示すように、基準信号ＣＬＫ４の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫ１を生成し出力する。マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力する。

図１に示す入力電流検出部１３３は、バッテリＢ１から入力される入力側回路１１の入力電流を検出し、対応する所定電圧に変換して出力する。マスク回路１３４は、マスク信号発生部１３８の出力するマスク信号ＭＳＫ１、ＭＳＫ２に基づいて入力電流検出部１３３の出力電圧を強制的に０Ｖにする。具体的には、図２に示すように、マスク信号ＭＳＫ１がハイレベルとなっている間、スイッチ１３４ｃをオンし、入力電流検出部１３３の出力電圧を強制的に０Ｖにする。そして、比較回路１３５ａに出力する。マスク信号ＭＳＫ２がハイレベルとなっている間スイッチ１３４ｄをオンし、入力電流検出部１３３の出力電圧を強制的に０Ｖにする。そして、比較回路１３５ｂに出力する。その結果、基準信号、ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部１３３の出力電圧が強制的に０Ｖとなる。

図１に示す比較器１３５ａ、１３５ｂは、Ｄ／Ａ変換部１３２の出力電圧とマスク回路１３４の出力電圧の比較結果に基づいてリセット信号ＲＳＴ１、ＲＳＴ２を生成し出力する。具体的には、図２に示すように、マスク回路１３４の出力電圧がＤ／Ａ変換部１３２の出力電圧より大きいときにハイレベルとなるリセット信号ＲＳＴ１、ＲＳＴ２を生成し出力する。

図１に示すＰＷＭ信号発生部１３７ａは、基準信号発生部１３６の出力する基準信号ＣＬＫ１に基づいて、スイッチ１１０、１１１をスイッチングするためのＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成し出力する。具体的には、図２に示すように、基準信号ＣＬＫ１の立上りタイミングである時刻ｔ１に同期し、時刻ｔ１からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ１からＴ０／２経過後の時刻ｔ２に同期してローレベルとなるＰＷＭ信号ＰＷＭ１Ｈを生成し出力する。また、時刻ｔ２に同期し、時刻ｔ２からデッドタイムｔｄ経過後にハイレベルとなり、次の基準信号ＣＬＫ１の立上りタイミングである時刻ｔ３に同期してローレベルとなるＰＷＭ信号ＰＷＭ１Ｌを生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成し出力する。

図１に示すＰＷＭ信号発生部１３７ｂは、基準信号発生部１３６の出力する基準信号ＣＬＫ２、ＣＬＫ３と比較器１３５ａ、１３５ｂの出力するリセット信号ＲＳＴ１、ＲＳＴ２に基づいて、スイッチ１１２、１１３をスイッチングするためのＰＷＭ信号ＰＷＭ２Ｈ、ＰＷＭ２Ｌを生成し出力する。具体的には、図２に示すように、時刻ｔ２までにリセット信号ＲＳＴ１が出力されたときには、リセット信号ＲＳＴ１の立上りタイミングに同期してローレベルとなったＰＷＭ信号ＰＷＭ２Ｌの立下りタイミングからデッドタイムｔｄ経過後に、時刻ｔ２までリセット信号ＲＳＴ１が出力されないときには時刻ｔ２からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ３までにリセット信号ＲＳＴ２が出力されたときには、リセット信号ＲＳＴ２の立上りタイミングに同期して、時刻ｔ３までにリセット信号ＲＳＴ２が出力されないときには時刻ｔ３に同期してローレベルとなるＰＷＭ信号ＰＷＭ２Ｈを生成し出力する。また、時刻ｔ３までにリセット信号ＲＳＴ２が出力されたときには、リセット信号ＲＳＴ２の立上りタイミングに同期してローレベルとなったＰＷＭ信号ＰＷＭ２Ｈの立下りタイミングからデッドタイムｔｄ経過後に、時刻ｔ３までリセット信号ＲＳＴ２が出力されないときには時刻ｔ３からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ３からＴ０／２経過後の時刻ｔ４までにリセット信号ＲＳＴ１が出力されたときには、リセット信号ＲＳＴ１の立上りタイミングに同期して、時刻ｔ４までにリセット信号ＲＳＴ１が出力されないときには時刻ｔ４に同期してローレベルとなるＰＷＭ信号ＰＷＭ２Ｌを生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ２Ｈ、ＰＷＭ２Ｌを生成し出力する。

図１に示す駆動回路１３９ａ、１３９ｂは、ＰＷＭ信号発生部１３７ａ、１３７ｂの出力するＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌに基づいてスイッチ１１０〜１１３をスイッチングする。具体的には、ＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌがハイレベルのときスイッチ１１０〜１１３をそれぞれオンする。つまり、入力側回路１１は、対角に配置された一方のスイッチのオン期間に対して、対角に配置された他方のスイッチのオン期間の位相を調整することによって対角に配置されたスイッチのオン期間が制御される。いわゆるフェーズシフト制御方式によって制御される。

これにより、バッテリＢ１の直流電圧が交流電圧に変換され、トランス１０の１次巻線１００に印加される。１次巻線１００に交流電圧が印加されると、２次巻線１０１、１０２から降圧された交流電圧が出力される。出力側回路１２は、２次巻線１０１、１０２の出力する交流電圧を直流電圧に変換して電子装置Ｓ１に供給する。

ところで、図２に示すように、入力側回路１１の入力電流が電流参照値に達するタイミングが、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミングより充分に前ならば、入力電流検出部１３３に遅延やオン遅延及びオフ遅延があっても、これらの立上りタイミング以前に流れた入力電流が、これらの立上りタイミング以降に入力電流検出部１３３から出力されることはない。しかし、図３に示すように、入力側回路１１の入力電流が電流参照値に達するタイミングが、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミングに近い場合、これらの立上りタイミング以前に流れた入力電流が、これらの立上りタイミング以降に出力されることがある。

仮に、従来のように、マスク回路１３４及びマスク信号発生部１３８がなく、入力電流検出部１３３の出力電圧が比較器１３５ａ、１３５ｂに直接入力されていた場合、図４に示すように、時刻ｔ２の直後にリセット信号が生成され出力されることになる。つまり、時刻ｔ２の直前に出力されるべきリセット信号ＲＳＴ１が、入力電流検出部１３３の遅延やオン遅延及びオフ遅延によって時刻ｔ２の直後に出力されるようになる。その結果、時刻ｔ２のタイミングで出力された基準信号ＣＬＫ３に同期してオンしたスイッチ１２２が、入力電流検出部１３３の遅延やオン遅延及びオフ遅延によって基準信号ＣＬＫ３の出力直後に出力されることとなったリセット信号ＲＳＴ１に同期してオフする。つまり、本来とは異なるスイッチング動作をするようになる。この場合、本来流れるべき電流が流れず、入力電流や出力電圧が大きく変動してしまう。比較器１３５ａ、１３５ｂに遅れがある場合も同様である。

また、ＰＷＭ信号発生部１３７ｂや駆動回路１３９ｂには、リセット信号ＲＳＴ２が出力されてからスイッチ１１２をオフするまでに遅れがある。スイッチ１１２にも、オフするまでに遅れがある。そのため、時刻ｔ２の直前にリセット信号が出力された場合であっても、時刻ｔ２のタイミングで出力された基準信号に同期してオンしたスイッチが、ＰＷＭ信号生成回路１３７ｂ、駆動回路１３９ｂ及びスイッチ１２２の遅れによって基準信号の出力直後にオフすることがある。つまり、本来とは異なるスイッチング動作をするようになる。この場合も、本来流れるべき電流が流れず、入力電流や出力電圧が大きく変動してしまう。

しかし、図１に示すように、ＤＣ−ＤＣコンバータ装置１は、マスク回路１３４及びマスク信号発生部１３８を備えている。マスク信号発生部１３８は、図３に示すように、基準信号ＣＬＫ４の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫ１を生成し出力する。マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力する。図１に示すマスク回路１３４は、図３に示すように、マスク信号ＭＳＫ１、ＭＳＫ２がハイレベルとなっている間、入力電流検出部１３３の出力電圧を強制的に０Ｖにする。その結果、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部１３３の出力電圧が強制的に０Ｖとなる。そのため、比較器１３５ａ、１３５ｂは、この期間リセット信号ＲＳＴ１、ＲＳＴ２をローレベルにすることができる。従って、ＰＷＭ信号発生部１３７ｂ及び駆動回路１３９ｂは、この期間リセット信号ＲＳＴ１、ＲＳＴ２に同期してスイッチ１１２，１１３をオフしないようにすることができる。これにより、入力電流検出部１３３、比較回路１３５a、１３５ｂ、ＰＷＭ信号発生部１３７ｂ、駆動回路１３９ｂ及びスイッチの遅れに伴って発生する、図４に示すような本来とは異なるスイッチング動作を抑えることができる。その結果、これらの遅れが発生しても入力電流等の変動を抑えることができる。

次に、効果について説明する。

入力電流検出部、比較器、ＰＷＭ信号発生部、駆動回路及びスイッチには遅れがある。もし、後側マスク時間Ｔ＿ｐｏｓｔに基づくマスク処理がない場合、比較器の出力するリセット信号が基準信号の前に出力されたとしても、これらの遅れによって基準信号の後にも入力電流が検出され、リセット信号が出力されることがある。また、前側マスク時間Ｔ＿ｐｒｅに基づくマスク処理がない場合、検出された入力電流が基準信号より前のタイミングで電流参照値に達しても、これらの遅れによって基準信号より後にリセット信号が出力されたり、基準信号より前にリセット信号が出力されても、ＰＷＭ信号発生部の論理反転が基準信号より後になることがある。その結果、次にスイッチをオンする際、正しくオンできないことがある。この場合、スイッチのオン、オフを適切なデューティで制御できなくなる。そのため、制御量である出力電圧が変動し、電子装置への電圧供給に支障を生じる。その結果、電子装置の停止や破損を招く恐れがある。また、ＤＣ−ＤＣコンバータ装置自体においても、電流参照値に基づいた正しい制御が行われなくなることから、トランスの偏磁等を招き、過電流による素子破壊に至る恐れがある。

しかし、第１実施形態によれば、ＰＷＭ信号発生部１３７ｂ及び駆動回路１３９ｂは、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、つまり、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）の期間（所定時間）、リセット信号ＲＳＴ１，ＲＳＴ２に同期してスイッチ１１２、１１３をオフしない。そのため、入力電流検出部１３３及び比較器１３５ａ、１３５ｂの遅れによって、基準信号の出力直前に出力されるべきリセット信号が基準信号の出力直後に出力されるようになっても、基準信号の出力直後に出力されることとなったリセット信号に同期してスイッチ１１２、１１３をオフしないようにすることができる。また、基準信号の出力直前にリセット信号が出力された場合であっても、ＰＷＭ信号発生部１３７ｂ、駆動回路１３９ｂ及びスイッチ１１２、１１３の遅れによって基準信号の出力直後にスイッチ１１２、１１３をオフしないようにすることができる。つまり、これらの遅れに伴って発生する本来とは異なるスイッチング動作を抑えることができる。従って、車両に搭載されたＤＣ−ＤＣコンバータ装置１において、これらの遅れが発生しても入力電流等の変動を抑えることができる。その結果、入力電流を電流参照値に基づいて制御でき、ＤＣ−ＤＣコンバータ装置１の過電流による素子破壊を防止することができる。また、出力電圧の制御も安定的に行うことができ、電子装置Ｓ１に確実に電圧を供給することができる。

第１実施形態によれば、マスク回路１３４は、基準信号、ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部１３３の出力電圧を強制的に０Ｖにする。そのため、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）の期間、リセット信号ＲＳＴ１、ＲＳＴ２をローレベルにすることができる。従って、確実に、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）の期間、リセット信号ＲＳＴ１、ＲＳＴ２に同期してスイッチ１１２，１１３をオフしないようにすることができる。

第１実施形態によれば、マスク信号発生部１３８は、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力する。そして、マスク回路１３４は、マスク信号ＭＳＫ１、ＭＳＫ２に基づいて入力電流検出部１３３の出力電圧を強制的に０Ｖにする。そのため、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側のＴ＿ｐｒｅ＋後側のＴ＿ｐｏｓｔ）の期間、入力電流検出部１３３の出力電圧を強制的に０Ｖにすることができる。

第１実施形態によれば、前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔは、入力電流検出部１３３、マスク回路１３４、比較回路１３５ａ、１３５ｂ、ＰＷＭ信号発生部１３７ｂ、駆動回路１３９ｂ及びスイッチ１１０〜１１３の遅延時間に基づいて決定されている。そのため、入力電流検出部１３３等の遅れに伴って発生する、本来とは異なるスイッチング動作を確実に抑えることできる。

第１実施形態によれば、入力側回路１１は、４つのスイッチ１１０〜１１３をフルブリッジ接続して構成されている。そのため、フルブリッジ接続された４つのスイッチ１１０〜１１３からなる入力側回路１１を備えたＤＣ−ＤＣコンバータ装置１において、入力電流検出部１３３等に遅れが発生しても入力電流等の変動を抑えることができる。

第１実施形態によれば、入力側回路１１は、一方のアームのスイッチ１１０、１１１のオン期間に対して、対角に配置された他方のアームのスイッチ１１３、１１２のオン期間の位相を調整することによって対角に配置されたスイッチのオン期間が制御される。そのため、いわゆるフェーズシフト制御方式のＤＣ−ＤＣコンバータ装置１において、入力電流検出部１３３等に遅れが発生しても入力電流等の変動を抑えることができる。

第１実施形態によれば、対角に配置された２つのスイッチ毎に別々のリセット信号ＲＳＴ１、ＲＳＴ２を生成し出力する２つの比較器１３５ａ、１３５ｂを有する。そのため、対角に配置された２つのスイッチ毎に２つの比較器１３５ａ、１３５ｂを有するＤＣ−ＤＣコンバータ装置１において、入力電流検出部１３３等に遅れが発生しても入力電流等の変動を抑えることができる。

なお、第１実施形態では、基準信号ＣＬＫ２が、基準信号ＣＬＫ１の出力タイミングと同一のタイミングでハイレベルとなり、基準信号ＣＬＫ３が、基準信号ＣＬＫ２の出力タイミングに対してＴ０／２だけ位相がずれたタイミングでハイレベルとなる例を挙げているが、これに限られるものではない。図５に示すように、基準信号ＣＬＫ２が基準信号ＣＬＫ１の出力タイミングに対してシフト時間Ｔ＿ｒｓだけ位相がずれたタイミングでハイレベルとなるようにしてもよい。この場合、マスク信号発生部１３８が、基準信号ＣＬＫ４の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋シフト時間Ｔ＿ｒｓ＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫ１を生成し出力し、マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力するようにすればよい。これにより、第１実施形態と同様に、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）の期間、入力電流検出部１３３の出力電圧を強制的に０Ｖにすることができる。

（第２実施形態）
次に、第２実施形態のＤＣ−ＤＣコンバータ装置について説明する。第２実施形態のＤＣ−ＤＣコンバータ装置は、第１実施形態のＤＣ−ＤＣコンバータ装置が、（前側マスク時間＋後側マスク時間）の間、入力電流検出部の出力電圧を強制的に０Ｖにするのに対して、比較器の出力電圧を強制的に０Ｖにするようにしたものである。第２実施形態のＤＣ−ＤＣコンバータ装置は、比較器周辺を除いて第１実施形態のＤＣ−ＤＣコンバータ装置と同一構成である。

まず、図６を参照して第２実施形態のＤＣ−ＤＣコンバータ装置の構成について説明する。ここで、図６は、第２実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。

図６に示すＤＣ−ＤＣコンバータ装置２（電力変換装置）は、バッテリＢ２の出力する直流電圧を絶縁して降圧し、車両に搭載された電子装置Ｓ２に供給するフルブリッジ式コンバータである。ＤＣ−ＤＣコンバータ装置２は、トランス２０と、入力側回路２１（スイッチ回路）と、出力側回路２２と、制御回路２３とを備えている。

トランス２０は、１次巻線２００と、２次巻線２０１、２０２とを備えている。トランス２０は、第１実施形態のトランス１０と同一構成である。入力側回路２１は、スイッチ２１０〜２１３を備えている。入力側回路２１は、第１実施形態の入力側回路１１と同一構成である。出力側回路２２は、ダイオード２２０、２２１と、コイル２２２と、コンデンサ２２３とを備えている。出力側回路２２は、第１実施形態の出力側回路１２と同一構成である。

制御回路２３は、出力電圧検出部２３０と、電流参照値演算部２３１と、Ｄ／Ａ変換部２３２と、入力電流検出部２３３（電流検出手段）と、比較器２３４（リセット信号生成手段）と、マスク回路２３５ａ、２３５ｂ（リセット信号生成手段、マスク手段）と、基準信号発生部２３６（基準信号生成手段）と、ＰＷＭ信号発生部２３７ａ、２３７ｂ（駆動手段）と、マスク信号発生部２３８（リセット信号生成手段、マスク信号生成手段）と、駆動回路２３９ａ、２３９ｂ（駆動手段）とを備えている。

出力電圧検出部２３０、電流参照値演算部２３１、Ｄ／Ａ変換部２３２及び入力電流検出部２３３は、第１実施形態の出力電圧検出部１３０、電流参照値演算部１３１、Ｄ／Ａ変換部１３２及び入力電流検出部１３３と同一構成である。

比較器２３４は、Ｄ／Ａ変換部２３２の出力電圧と入力電流検出部２３３の出力電圧を比較する素子である。比較器２３４の一方の入力端は、Ｄ／Ａ変換部２３２に接続されている。また、他方の入力端は、入力電流検出部２３３に接続されている。さらに、出力端は、マスク回路２３５ａ、２３５ｂにそれぞれ接続されている。

マスク回路２３５ａ、２３５ｂは、マスク信号発生部２３８の出力するマスク信号ＭＳＫ１、ＭＳＫ２に基づいて比較器２３４の出力電圧を強制的に０Ｖにしリセット信号として出力する回路である。具体的には、ＡＮＤ回路である。マスク回路２３５ａ、２３５ｂの一方の入力端は、比較器２３４に接続されている。また、他方の入力端は、マスク信号発生部２３８にそれぞれ接続されている。さらに、出力端は、ＰＷＭ信号発生部２３７ｂにそれぞれ接続されている。

基準信号発生部２３６、ＰＷＭ信号発生部２３７ａ、２３７ｂ、マスク信号発生部２３８及び駆動回路２３９ａ、２３９ｂは、第１実施形態の基準信号発生部１３６、ＰＷＭ信号発生部１３７ａ、１３７ｂ、マスク信号発生部１３８及び駆動回路１３９ａ、１３９ｂと同一構成である。

次に、図６〜図８を参照してＤＣ−ＤＣコンバータ装置の動作について説明する。ここで、図７は、図６のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。図８は、図６のＤＣ−ＤＣコンバータ装置の動作を説明するための別のタイミングチャートである。

図６に示す出力電圧検出部２３０は、電子装置Ｓ２に供給する出力側回路２２の出力電圧を検出し、対応する所定電圧に変換して出力する。電流参照値演算部２３１は、出力電圧検出部２３０の出力電圧をデジタル値に変換する。そして、変換した出力電圧値とデジタル値として予め設定されている電圧参照値の偏差を比例積分して電流参照値を求め、デジタル値として出力する。Ｄ／Ａ変換部２３２は、電流参照値演算部２３１の出力する電流参照値を電圧に変換して出力する。

図６に示す基準信号発生部２３６は、図７に示すように、第１実施形態の基準信号発生部１３６と同一の基準信号ＣＬＫ１〜ＣＬＫ４を生成し出力する。

図６に示すマスク信号発生部２３８は、基準信号発生部２３６の出力する基準信号ＣＬＫ４、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力する。具体的には、図７に示すように、基準信号ＣＬＫ４の立上りタイミングでローレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にハイレベルとなるマスク信号ＭＳＫ１を生成し出力する。マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力する。

図６に示す入力電流検出部２３３は、バッテリＢ２から入力される入力側回路２１の入力電流を検出し、対応する所定電圧に変換して出力する。

比較器２３４は、Ｄ／Ａ変換部２３２の出力電圧と入力電流検出部２３３の出力電圧を比較する。具体的には、図７に示すように、入力電流検出部２３３の出力電圧がＤ／Ａ変換部２３２の出力電圧より大きいときにハイレベルとなる。図６に示すマスク回路２３５ａ、２３５ｂは、マスク信号発生部２３８の出力するマスク信号ＭＳＫ１、ＭＳＫ２に基づいてそれぞれ比較器２３４の出力電圧を強制的に０Ｖにする。具体的には、図７に示すように、マスク信号ＭＳＫ１、ＭＳＫ２がローレベルとなっている間、比較器２３４の出力電圧を強制的に０Ｖにし、それぞれリセット信号ＲＳＴ１、ＲＳＴ２として出力する。その結果、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、リセット信号ＲＳＴ１、ＲＳＴ２が強制的にローレベルとなる。

図６に示すＰＷＭ信号発生部２３７ａは、図７に示すように、基準信号ＣＬＫ１の立上りタイミングである時刻ｔ５に同期し、時刻ｔ５からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ５からＴ０／２経過後の時刻ｔ６に同期してローレベルとなるＰＷＭ信号ＰＷＭ１Ｈを生成し出力する。また、時刻ｔ６に同期し、時刻ｔ６からデッドタイムｔｄ経過後にハイレベルとなり、次の基準信号ＣＬＫ１の立上りタイミングである時刻ｔ７に同期してローレベルとなるＰＷＭ信号ＰＷＭ１Ｌを生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成し出力する。

図６に示すＰＷＭ信号発生部２３７ｂは、図７に示すように、時刻ｔ６までにリセット信号ＲＳＴ１が出力されたときには、リセット信号ＲＳＴ１の立上りタイミングに同期してローレベルとなったＰＷＭ信号ＰＷＭ２Ｌの立下りタイミングからデッドタイムｔｄ経過後に、時刻ｔ６までリセット信号ＲＳＴ１が出力されないときには時刻ｔ６からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ７までにリセット信号ＲＳＴ２が出力されたときには、リセット信号ＲＳＴ２の立上りタイミングに同期して、時刻ｔ７までにリセット信号ＲＳＴ２が出力されないときには時刻ｔ７に同期してローレベルとなるＰＷＭ信号ＰＷＭ２Ｈを生成し出力する。また、時刻ｔ７までにリセット信号ＲＳＴ２が出力されたときには、リセット信号ＲＳＴ２の立上りタイミングに同期してローレベルとなったＰＷＭ信号ＰＷＭ２Ｈの立下りタイミングからデッドタイムｔｄ経過後に、時刻ｔ７までリセット信号ＲＳＴ２が出力されないときには時刻ｔ７からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ７からＴ０／２経過後の時刻ｔ８までにリセット信号ＲＳＴ１が出力されたときには、リセット信号ＲＳＴ１の立上りタイミングに同期して、時刻ｔ８までにリセット信号ＲＳＴ１が出力されないときには時刻ｔ８に同期してローレベルとなるＰＷＭ信号ＰＷＭ２Ｌを生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ２Ｈ、ＰＷＭ２Ｌを生成し出力する。

図６に示す駆動回路２３８ａ、２３８ｂは、ＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌがハイレベルのときスイッチ２１０〜２１３をオンする。具体的には、ＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌがハイレベルのときスイッチ２１０〜２１３をそれぞれオンする。

これにより、バッテリＢ２の直流電圧が交流電圧に変換され、トランス２０の１次巻線２００に印加される。１次巻線２００に交流電圧が印加されると、２次巻線２０１、２０２から降圧された交流電圧が出力される。出力側回路２２は、２次巻線２０１、２０２の出力する交流電圧を直流電圧に変換して電子装置Ｓ２に供給する。

ところで、図７に示すように、入力側回路２１の入力電流が電流参照値に達するタイミングが、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミングより充分に前ならば、入力電流検出部２３３に遅延やオン遅延及びオフ遅延があっても、これらの立上りタイミング以前に流れた入力電流がこれらの立上りタイミング以降に入力電流検出部２３３から出力されることはない。しかし、図８に示すように、入力側回路２１の入力電流が電流参照値に達するタイミングが、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミングに近い場合、これらの立上りタイミング以前に流れた入力電流が、これらの立上りタイミング以降に出力されることがある。

しかし、図６に示すように、ＤＣ−ＤＣコンバータ装置２は、マスク回路２３５ａ、２３５ｂ及びマスク信号発生部２３８を備えている。マスク信号発生部２３８は、図８に示すように、基準信号ＣＬＫ４の立上りタイミングでローレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にハイレベルとなるマスク信号ＭＳＫ１を生成し出力する。マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力する。図６に示すマスク回路２３５ａ、２３５ｂは、図８に示すように、マスク信号ＭＳＫ１、ＭＳＫ２がローレベルとなっている間、比較器２３４の出力電圧を強制的に０Ｖにし、それぞれリセット信号ＲＳＴ１、ＲＳＴ２として出力する。その結果、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、リセット信号ＲＳＴ１、ＲＳＴ２が強制的にローレベルとなる。従って、ＰＷＭ信号発生部２３７ｂ及び駆動回路２３９ｂは、この期間リセット信号ＲＳＴ１、ＲＳＴ２に同期してスイッチをオフしないようにすることができる。これにより、入力電流検出部２３３、比較回路２３４、ＰＷＭ信号発生部２３７ｂ、駆動回路２３９ｂ及びスイッチの遅れに伴って発生する、本来とは異なるスイッチング動作を抑えることができる。その結果、これらの遅れが発生しても入力電流等の変動を抑えることができる。

次に、効果について説明する。

第２実施形態によれば、第１実施形態の場合と同様に、入力電流検出部２３３等の遅れに伴って発生する本来とは異なるスイッチング動作を抑えることができる。そのため、これらの遅れが発生しても入力電流等の変動を抑えることができる。

第２実施形態によれば、マスク回路２３５ａ、２３５ｂは、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、リセット信号ＲＳＴ１、ＲＳＴ２を強制的にローレベルにする。従って、確実に、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）の期間（所定時間）、リセット信号ＲＳＴ１、ＲＳＴ２に同期してスイッチ２１２、２１３をオフしないようにすることができる。

第２実施形態によれば、マスク信号発生部２３８は、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力する。そして、マスク回路２３５ａ、２３５ｂは、マスク信号ＭＳＫ１、ＭＳＫ２に基づいて比較器２３４の出力電圧を強制的に０Ｖにする。そのため、基準信号ＣＬＫ２、ＣＬＫ３の出力タイミングの前後を含む（前側のＴ＿ｐｒｅ＋後側のＴ＿ｐｏｓｔ）の期間、比較器２３４の出力電圧を強制的に０Ｖにすることができる。

（第３実施形態）
次に、第３実施形態のＤＣ−ＤＣコンバータ装置について説明する。第３実施形態のＤＣ−ＤＣコンバータ装置は、第１実施形態のＤＣ−ＤＣコンバータ装置が、比較器が２系統あるのに対して、比較器を１系統にしたものである。第２実施形態のＤＣ−ＤＣコンバータ装置は、比較器、マスク回路、基準信号発生部及びマスク信号発生部を除いて第１実施形態のＤＣ−ＤＣコンバータ装置と同一構成である。

まず、図９を参照して制御回路の構成について説明する。ここで、図９は、第３実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。

図９に示すＤＣ−ＤＣコンバータ装置３（電力変換装置）は、バッテリＢ３の出力する直流電圧を絶縁して降圧し、車両に搭載された電子装置Ｓ３に供給するフルブリッジ式コンバータである。ＤＣ−ＤＣコンバータ装置３は、トランス３０と、入力側回路３１（スイッチ回路）と、出力側回路３２と、制御回路３３とを備えている。

トランス３０は、１次巻線３００と、２次巻線３０１、３０２とを備えている。トランス３０は、第１実施形態のトランス３０と同一構成である。入力側回路３１は、スイッチ３１０〜３１３を備えている。入力側回路３１は、第１実施形態の入力側回路１１と同一構成である。出力側回路３２は、ダイオード３２０、３２１と、コイル３２２と、コンデンサ３２３とを備えている。出力側回路３２は、第１実施形態の出力側回路１２と同一構成である。

制御回路３３は、出力電圧検出部３３０と、電流参照値演算部３３１と、Ｄ／Ａ変換部３３２と、入力電流検出部３３３（電流検出手段）と、マスク回路３３４（電流検出手段、マスク手段）と、比較器３３５（リセット信号生成手段）と、基準信号発生部３３６（基準信号生成手段）と、ＰＷＭ信号発生部３３７ａ、３３７ｂ（駆動手段）と、マスク信号発生部３３８（電流検出手段、マスク信号生成手段）と、駆動回路３３９ａ、３３９ｂ（駆動手段）とを備えている。

出力電圧検出部３３０、電流参照値演算部３３１、Ｄ／Ａ変換部３３２、入力電流検出部３３３、ＰＷＭ信号発生部３３７ａ、３３７ｂ及び駆動回路３３９ａ、３３９ｂは、第１実施形態の出力電圧検出部１３０、電流参照値演算部１３１、Ｄ／Ａ変換部１３２、入力電流検出部１３３、ＰＷＭ信号発生部１３７ａ、１３７ｂ及び駆動回路１３９ａ、１３９ｂと同一構成である。

マスク回路３３４は、後述するマスク信号発生部３３８の出力するマスク信号ＭＳＫに基づいて入力電流検出部３３３の出力電圧を強制的に０Ｖにする回路である。マスク回路３３４は、抵抗３３４ａと、スイッチ３３４ｂとを備えている。抵抗３３４ａの一端は、入力電流検出部３３３に接続されている。抵抗３３４ａの他端はスイッチ３３４ｂの一端に接続され、スイッチ３３４ｂの他端は接地されている。また、抵抗３３４ａとスイッチ３３４ｂの接続点は、比較器３３５に接続されている。さらに、スイッチ３３４ｂの制御端は、マスク信号発生部３３８に接続されている。

比較器３３５は、Ｄ／Ａ変換部３３２の出力電圧とマスク回路３３４の出力電圧の比較結果に基づいてリセット信号ＲＳＴを生成し出力する素子である。比較器３３５の一方の入力端は、Ｄ／Ａ変換部３３２に接続されている。また、他方の入力端は、抵抗３３４ａとスイッチ３３４ｂの接続点に接続されている。さらに、出力端は、ＰＷＭ信号発生部３３７ｂに接続されている。

基準信号発生部３３６は、所定周期毎に基準信号ＣＬＫ１〜ＣＬＫ３を生成し出力するとともに、予め設定されている前側マスク時間Ｔ＿ｐｒｅに基づいて所定周期毎に基準信号ＣＬＫ４を生成し出力するブロックである。ここで、基準信号ＣＬＫ１は、後述するＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成するための信号である。基準信号ＣＬＫ２は、後述するＰＷＭ信号ＰＷＭ２Ｈを生成するための信号である。基準信号ＣＬＫ３は、後述するＰＷＭ信号ＰＷＭ２Ｌを生成するための信号である。基準信号ＣＬＫ４は、後述するマスク信号ＭＳＫを生成するための信号である。なお、前側マスク時間Ｔ＿ｐｒｅは、入力電流検出部３３３、マスク回路３３４、比較回路３３５、ＰＷＭ信号発生部３３７ｂ、駆動回路３３９ｂ及びスイッチ３１０〜３１３の遅延時間に基づいて決定されている。基準信号発生部３３６は、ＰＷＭ信号発生部３３７ａ、３３７ｂとマスク信号発生部３３８に接続されている。

ＰＷＭ信号発生部３３７ａ、３３７ｂは、第１実施形態のＰＷＭ信号発生部１３７ａ、１３７ｂと同一構成である。

マスク信号発生部３３８は、基準信号発生部３３６の出力する基準信号ＣＬＫ４、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫを生成し出力するブロックである。なお、後側マスク時間Ｔ＿ｐｏｓｔは、入力電流検出部３３３、マスク回路３３４、比較回路３３５、ＰＷＭ信号発生部３３７ｂ、駆動回路３３９ｂ及びスイッチ３１０〜３１３の遅延時間に基づいて決定されている。マスク信号発生部３３８は、基準信号発生部３３６に接続されている。また、スイッチ３３４ｂの制御端に接続されている。

駆動回路３３９ａ、３３９ｂは、第１実施形態の駆動回路１３９ａ、１３９ｂと同一構成である。

次に、図９及び図１０を参照してＤＣ−ＤＣコンバータ装置の動作について説明する。ここで、図１０は、図９のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。

図９に示す出力電圧検出部３３０は、電子装置Ｓ３に供給する出力側回路３２の出力電圧を検出し、対応する所定電圧に変換して出力する。電流参照値演算部３３１は、出力電圧検出部３３０の出力電圧をデジタル値に変換する。そして、変換した出力電圧値とデジタル値として予め設定されている電圧参照値の偏差を比例積分して電流参照値を求め、デジタル値として出力する。Ｄ／Ａ変換部３３２は、電流参照値演算部３３１の出力する電流参照値を電圧に変換して出力する。

図９に示す基準信号発生部３３６は、図１０に示すように、第１実施形態と同一の基準信号ＣＬＫ１〜ＣＬＫ３を生成し出力する。基準信号ＣＬＫ３の出力タイミングに対して予め設定されている前側マスク時間Ｔ＿ｐｒｅだけ早いタイミングで、第１実施形態と異なりＴ０／２毎にハイレベルとなるパルス状の基準信号ＣＬＫ４を生成し出力する。

図９示すマスク信号発生部３３８は、基準信号発生部３３６の出力する基準信号ＣＬＫ４、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫを生成し出力する。具体的には、図１０に示すように、基準信号ＣＬＫ４の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫを生成し出力する。

図９に示す入力電流検出部３３３は、バッテリＢ３から入力される入力側回路３１の入力電流を検出し、対応する所定電圧に変換して出力する。マスク回路３３４は、図１０に示すように、マスク信号ＭＳＫがハイレベルとなっている間、スイッチ３３４ｂをオンし、入力電流検出部３３３の出力電圧を強制的に０Ｖにする。そして、比較回路３３５に出力する。その結果、基準信号、ＣＬＫ２、ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ２、ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部３３３の出力電圧が強制的に０Ｖとなる。 図９に示す比較器３３５は、図１０に示すように、マスク回路３３４の出力電圧がＤ／Ａ変換部３３２の出力電圧より大きいときにハイレベルとなるリセット信号ＲＳＴを生成し出力する。

図９に示すＰＷＭ信号発生部３３７ａは、図１０に示すように、基準信号ＣＬＫ１の立上りタイミングである時刻ｔ９に同期し、時刻ｔ９からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ９からＴ０／２経過後の時刻ｔ１０に同期してローレベルとなるＰＷＭ信号ＰＷＭ１Ｈを生成し出力する。また、時刻ｔ１０に同期し、時刻ｔ１０からデッドタイムｔｄ経過後にハイレベルとなり、次の基準信号ＣＬＫ１の立上りタイミングである時刻ｔ１１に同期してローレベルとなるＰＷＭ信号ＰＷＭ１Ｌを生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌを生成し出力する。

図９に示すＰＷＭ信号発生部３３７ｂは、図１０に示すように、時刻ｔ１０までにリセット信号ＲＳＴが出力されたときには、リセット信号ＲＳＴの立上りタイミングに同期してローレベルとなったＰＷＭ信号ＰＷＭ２Ｌの立下りタイミングからデッドタイムｔｄ経過後に、時刻ｔ１０までリセット信号ＲＳＴが出力されないときには時刻ｔ１０からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ１１までにリセット信号ＲＳＴが出力されたときには、リセット信号ＲＳＴの立上りタイミングに同期して、時刻ｔ１１までにリセット信号ＲＳＴが出力されないときには時刻ｔ１１に同期してローレベルとなるＰＷＭ信号ＰＷＭ２Ｈを生成し出力する。また、時刻ｔ１１までにリセット信号ＲＳＴが出力されたときには、リセット信号ＲＳＴの立上りタイミングに同期してローレベルとなったＰＷＭ信号ＰＷＭ２Ｈの立下りタイミングからデッドタイムｔｄ経過後に、時刻ｔ１１までリセット信号ＲＳＴが出力されないときには時刻ｔ１１からデッドタイムｔｄ経過後にハイレベルとなり、時刻ｔ１１からＴ０／２経過後の時刻ｔ１２までにリセット信号ＲＳＴが出力されたときには、リセット信号ＲＳＴの立上りタイミングに同期して、時刻ｔ１２までにリセット信号ＲＳＴが出力されないときには時刻ｔ１２に同期してローレベルとなるＰＷＭ信号ＰＷＭ２Ｌを生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ２Ｈ、ＰＷＭ２Ｌを生成し出力する。

図９に示す駆動回路３３９ａ、３３９ｂは、ＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌがハイレベルのときスイッチ３１０〜３１３をオンする。具体的には、ＰＷＭ信号ＰＷＭ１Ｈ、ＰＷＭ１Ｌ、ＰＷＭ２Ｈ、ＰＷＭ２Ｌがハイレベルのときスイッチ３１０〜３１３をそれぞれオンする。

これにより、バッテリＢ３の直流電圧が交流電圧に変換され、トランス３０の１次巻線３００に印加される。１次巻線３００に交流電圧が印加されると、２次巻線３０１、３０２から降圧された交流電圧が出力される。出力側回路３２は、２次巻線３０１、３０２の出力する交流電圧を直流電圧に変換して電子装置Ｓ３に供給する。

図９に示すように、ＤＣ−ＤＣコンバータ装置３は、マスク回路３３４及びマスク信号発生部３３８を備えている。マスク信号発生部３３８は、図１０に示すように、基準信号ＣＬＫ４の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫを生成し出力する。図９に示すマスク回路３３４は、図１０に示すように、マスク信号ＭＳＫがハイレベルとなっている間、入力電流検出部３３３の出力電圧を強制的に０Ｖにする。その結果、基準信号ＣＬＫ３の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ３の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部３３３の出力電圧が強制的に０Ｖとなる。そのため、比較器３３５は、この期間リセット信号ＲＳＴをローレベルにすることができる。従って、ＰＷＭ信号発生部３３７ｂ及び駆動回路３３９ｂは、この期間リセット信号ＲＳＴに同期してスイッチをオフしないようにすることができる。これにより、入力電流検出部３３３、比較回路３３５、ＰＷＭ信号発生部３３７ｂ、駆動回路３３９ｂ及びスイッチの遅れに伴って発生する、本来とは異なるスイッチング動作を抑えることができる。その結果、これらの遅れが発生しても入力電流等の変動を抑えることができる。

次に、効果について説明する。

第３実施形態によれば、第１実施形態の場合と同様に、入力電流検出部３３３等の遅れに伴って発生する本来とは異なるスイッチング動作を抑えることができる。そのため、これらの遅れが発生しても入力電流等の変動を抑えることができる。

（第４実施形態）
次に、第４実施形態のＤＣ−ＤＣコンバータ装置について説明する。第４実施形態のＤＣ−ＤＣコンバータ装置は、第１実施形態のＤＣ−ＤＣコンバータ装置が、フェーズシフト制御を用いているのに対して、非フェーズシフト制御を用いたものである。第４実施形態のＤＣ−ＤＣコンバータ装置は、基準信号発生部、ＰＷＭ信号発生部、マスク信号発生部及び駆動回路を除いて第１実施形態のＤＣ−ＤＣコンバータ装置と同一構成である。

まず、図１１を参照して第４実施形態のＤＣ−ＤＣコンバータ装置の構成について説明する。ここで、図１１は、第４実施形態におけるＤＣ−ＤＣコンバータ装置の回路図である。

図１１に示すＤＣ−ＤＣコンバータ装置４（電力変換装置）は、バッテリＢ４の出力する直流電圧を絶縁して降圧し、車両に搭載された電子装置Ｓ４に供給するフルブリッジ式コンバータである。ＤＣ−ＤＣコンバータ装置４は、トランス４０と、入力側回路４１（スイッチ回路）と、出力側回路４２と、制御回路４３とを備えている。

トランス４０は、１次巻線４００と、２次巻線４０１、４０２とを備えている。トランス４０は、第１実施形態のトランス１０と同一構成である。入力側回路４１は、スイッチ４１０〜４１３を備えている。入力側回路４１は、第１実施形態の入力側回路１１と同一構成である。出力側回路４２は、ダイオード４２０、４２１と、コイル４２２と、コンデンサ４２３とを備えている。出力側回路４２は、第１実施形態の出力側回路１２と同一構成である。

制御回路４３は、出力電圧検出部４３０と、電流参照値演算部４３１と、Ｄ／Ａ変換部４３２と、入力電流検出部４３３（電流検出手段）と、マスク回路４３４（電流検出手段、マスク手段）と、比較器４３５ａ、４３５ｂ（リセット信号生成手段）と、基準信号発生部４３６（基準信号生成手段）と、ＰＷＭ信号発生部４３７ａ、４３７ｂ（駆動手段）と、マスク信号発生部４３８（電流検出手段、マスク信号生成手段）と、駆動回路４３９ａ、４３９ｂ（駆動手段）とを備えている。

出力電圧検出部４３０、電流参照値演算部４３１、Ｄ／Ａ変換部４３２、入力電流検出部４３３、マスク回路４３４及び比較器４３５ａ、４３５ｂは、第１実施形態の出力電圧検出部１３０、電流参照値演算部１３１、Ｄ／Ａ変換部１３２、入力電流検出部１３３、マスク回路１３４及び比較器１３５ａ、１３５ｂと同一構成である。

基準信号発生部４３６は、所定周期毎に基準信号ＣＬＫ５及びＣＬＫ６を生成し出力するとともに、予め設定されている前側マスク時間Ｔ＿ｐｒｅに基づいて所定周期毎に基準信号ＣＬＫ７を生成し出力するブロックである。ここで、基準信号ＣＬＫ５は、後述するＰＷＭ信号ＰＷＭ１を生成するための信号である。基準信号ＣＬＫ６は、後述するＰＷＭ信号ＰＷＭ２を生成するための信号である。基準信号ＣＬＫ７は、後述するマスク信号ＭＳＫ１、ＭＳＫ２を生成するための信号である。なお、前側マスク時間Ｔ＿ｐｒｅは、入力電流検出部４３３、マスク回路４３４、比較回路４３５ａ、４３５ｂ、ＰＷＭ信号発生部４３７ｂ、駆動回路４３９ｂ及びスイッチ４１０〜４１３の遅延時間に基づいて決定されている。基準信号発生部４３６は、ＰＷＭ信号発生部４３７ａ、４３７ｂとマスク信号発生部４３８に接続されている。

ＰＷＭ信号発生部４３７ａは、基準信号発生部４３６の出力する基準信号ＣＬＫ５と比較器４３５ａの出力するリセット信号ＲＳＴ１に基づいて、スイッチ４１０、４１３をスイッチングするためのＰＷＭ信号ＰＷＭ１を生成し出力するブロックである。ＰＷＭ信号発生部４３７ａは、基準信号発生部４３６及び比較器４３５ａにそれぞれ接続されている。また、駆動回路４３９ａに接続されている。

ＰＷＭ信号発生部４３７ｂは、基準信号発生部４３６の出力する基準信号ＣＬＫ６と比較器４３５ｂの出力するリセット信号ＲＳＴ２に基づいて、スイッチ４１１、４１２をスイッチングするためのＰＷＭ信号ＰＷＭ２を生成し出力するブロックである。ＰＷＭ信号発生部４３７ｂは、基準信号発生部４３６及び比較器４３５ｂそれぞれに接続されている。また、駆動回路４３９ｂに接続されている。

マスク信号発生部４３８は、基準信号発生部４３６の出力する基準信号ＣＬＫ７、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力するブロックである。なお、後側マスク時間Ｔ＿ｐｏｓｔは、入力電流検出部４３３、マスク回路４３４、比較回路４３５ａ、４３５ｂ、ＰＷＭ信号発生部４３７ｂ、駆動回路４３９ｂ及びスイッチ４１０〜４２３の遅延時間に基づいて決定されている。マスク信号発生部４３８は、基準信号発生部４３６に接続されている。また、スイッチ４３４ｃ、４３４ｄの制御端にそれぞれ接続されている。

駆動回路４３９ａ、４３９ｂは、ＰＷＭ信号発生部４３７ａ、４３７ｂの出力するＰＷＭ信号ＰＷＭ１、ＰＷＭ２に基づいてスイッチ４１０〜４１３をスイッチングする回路である。駆動回路４３９ａ、４３９ｂは、ＰＷＭ信号発生部４３７ａ、４３７ｂにそれぞれ接続されている。また、駆動回路４３９ａはスイッチ４１０、４１３の制御端に、駆動回路４３９ｂはスイッチ４１１、４１２の制御端にそれぞれ接続されている。

次に、図１１及び図１２を参照してＤＣ−ＤＣコンバータ装置の動作について説明する。ここで、図１２は、図１１のＤＣ−ＤＣコンバータ装置の動作を説明するためのタイミングチャートである。

図１１に示す出力電圧検出部４３０は、電子装置Ｓ４に供給する出力側回路３２の出力電圧を検出し、対応する所定電圧に変換して出力する。電流参照値演算部４３１は、出力電圧検出部４３０の出力電圧をデジタル値に変換する。そして、変換した出力電圧値とデジタル値として予め設定されている電圧参照値の偏差を比例積分して電流参照値を求め、デジタル値として出力する。Ｄ／Ａ変換部４３２は、電流参照値演算部４３１の出力する電流参照値を電圧に変換して出力する。

図１１に示す基準信号発生部４３６は、図１２に示すように、基準信号ＣＬＫ５〜ＣＬＫ７を生成し出力する。周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ５を生成し出力する。基準信号ＣＬＫ１の出力タイミングに対してＴ０／２だけ位相がずれたタイミングで、周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ６を生成し出力する。基準信号ＣＬＫ５の出力タイミングに対して予め設定されている前側マスク時間Ｔ＿ｐｒｅだけ早いタイミングで、周期Ｔ０毎にハイレベルとなるパルス状の基準信号ＣＬＫ７を生成し出力する。

図１１示すマスク信号発生部４３８は、基準信号発生部４３６の出力する基準信号ＣＬＫ７、予め設定されている前側マスク時間Ｔ＿ｐｒｅ及び後側マスク時間Ｔ＿ｐｏｓｔに基づいてマスク信号ＭＳＫ１、ＭＳＫ２を生成し出力する。具体的には、図１２に示すように、基準信号ＣＬＫ７の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫ１を生成し出力する。マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力する。

図１１に示す入力電流検出部４３３は、バッテリＢ４から入力される入力側回路４１の入力電流を検出し、対応する所定電圧に変換して出力する。マスク回路４３４は、図１２に示すように、マスク信号ＭＳＫ１がハイレベルとなっている間、スイッチ４３４ｃをオンし、入力電流検出部４３３の出力電圧を強制的に０Ｖにする。そして、比較回路４３５ａに出力する。マスク信号ＭＳＫ２がハイレベルとなっている間スイッチ４３４ｄをオンし、入力電流検出部４３３の出力電圧を強制的に０Ｖにする。そして、比較回路４３５ｂに出力する。その結果、基準信号、ＣＬＫ５の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ５の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部４３３の出力電圧が強制的に０Ｖとなる。

図１１に示す比較器４３５ａ、４３５ｂは、図１２に示すように、マスク回路４３４の出力電圧がＤ／Ａ変換部４３２の出力電圧より大きいときにハイレベルとなるリセット信号ＲＳＴ１、ＲＳＴ２を生成しそれぞれ出力する。

図１１に示すＰＷＭ信号発生部４３７ａは、図１２に示すように、基準信号ＣＬＫ５の立上りタイミングよりＴ０／２前である時刻ｔ１３の同期し、時刻ｔ１３からデッドタイムｔｄ経過後にハイレベルとなり、基準信号ＣＬＫ５の立上りタイミングである時刻ｔ１４までにリセット信号ＲＳＴ１が出力されたときにはリセット信号ＲＳＴ１に同期して、時刻ｔ１４までにリセット信号ＲＳＴ１が出力されないときには時刻ｔ１４に同期してローレベルとなるＰＷＭ信号ＰＷＭ１を生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ１を生成し出力する。

図１１に示すＰＷＭ信号発生部４３７ｂは、図１２に示すように、基準信号ＣＬＫ６の立上りタイミングよりＴ０／２前の時刻ｔ１４に同期し、時刻ｔ１４からデッドタイムｔｄ経過後にハイレベルとなり、基準信号ＣＬＫ６の立上りタイミングである時刻ｔ１５までにリセット信号ＲＳＴ２が出力されたときにはリセット信号ＲＳＴ２に同期して、時刻ｔ１５までにリセット信号ＲＳＴ２が出力されないときには、時刻ｔ１５に同期してローレベルとなるＰＷＭ信号ＰＷＭ２を生成し出力する。以降、同様にしてＰＷＭ信号ＰＷＭ２を生成し出力する。

図１１に示す駆動回路４３９ａは、ＰＷＭ信号ＰＷＭ１がハイレベルのときスイッチ４１０、４１３をオンする。駆動回路４３９ｂは、ＰＷＭ信号ＰＷＭ２がハイレベルのときスイッチ４１１、４１２をオンする。

これにより、バッテリＢ４の直流電圧が交流電圧に変換され、トランス４０の１次巻線４００に印加される。１次巻線４００に交流電圧が印加されると、２次巻線４０１、４０２から降圧された交流電圧が出力される。出力側回路４２は、２次巻線４０１、４０２の出力する交流電圧を直流電圧に変換して電子装置Ｓ４に供給する。

図１１に示すように、ＤＣ−ＤＣコンバータ装置４は、マスク回路４３４及びマスク信号発生部４３８を備えている。マスク信号発生部４３８は、図１２に示すように、基準信号ＣＬＫ７の立上りタイミングでハイレベルとなり、（前側マスク時間Ｔ＿ｐｒｅ＋Ｔ０／２＋後側マスク時間Ｔ＿ｐｏｓｔ）経過後にローレベルとなるマスク信号ＭＳＫ１を生成し出力する。マスク信号ＭＳＫ１の位相をＴ０／２だけずらしてマスク信号ＭＳＫ２を生成し出力する。図１１に示すマスク回路４３４は、図１２に示すように、マスク信号ＭＳＫ１がハイレベルとなっている間、入力電流検出部４３３の出力電圧を強制的に０Ｖして比較器４３５ａに出力する。また、マスク信号ＭＳＫ２がハイレベルとなっている間、入力電流検出部４３３の出力電圧を強制的に０Ｖにして比較器４３５ｂに出力する。その結果、基準信号ＣＬＫ５、ＣＬＫ６の立上りタイミング以前の前側マスク時間Ｔ＿ｐｒｅの期間、及び、基準信号ＣＬＫ５、ＣＬＫ６の立上りタイミング以後の後側マスク時間Ｔ＿ｐｏｓｔの期間、入力電流検出部４３３の出力電圧が強制的に０Ｖとなる。そのため、比較器４３５ａ、４３５ｂは、この期間リセット信号ＲＳＴ１、ＲＳＴ２をローレベルにすることができる。従って、ＰＷＭ信号発生部４３７ａ、４３７ｂ及び駆動回路４３９ａ、４３９ｂは、この期間リセット信号ＲＳＴ１、ＲＳＴ２に同期してスイッチをオフしないようにすることができる。これにより、入力電流検出部４３３、比較回路４３５ａ、４３５ｂ、ＰＷＭ信号発生部４３７ａ、４３７ｂ、駆動回路４３９ａ、４３９ｂ及びスイッチの遅れに伴って発生する、本来とは異なるスイッチング動作を抑えることができる。その結果、これらの遅れが発生しても入力電流等の変動を抑えることができる。

次に、効果について説明する。

第４実施形態によれば、第１実施形態の場合と同様に、入力電流検出部４３３等の遅れに伴って発生する本来とは異なるスイッチング動作を抑えることができる。そのため、これらの遅れが発生しても入力電流等の変動を抑えることができる。

なお、第１〜第４実施形態では、本発明に係る電力変換装置を、４つのスイッチをフルブリッジ接続して構成されるフルブリッジ式のＤＣ−ＤＣコンバータ装置に適用した例を挙げているが、これに限られるものではない。図１３に示すように、１つのスイッチ５１０を備えたＤＣ−ＤＣコンバータ装置にも適用することができる。この場合、比較器、ＰＷＭ信号発生部及び駆動回路は１系統でよい。図９に示すＰＷＭ信号発生部３３７ａ及び駆動回路３３９ａに相当する部分は不要となる。また、基準信号発生部３３６、ＰＷＭ信号発生部３３７ｂ及び駆動回路３３９ｂに相当する部分も１つのスイッチに対応するだけでよい。図１３に示すように、制御回路５３は、出力電圧検出部５３０と、電流参照値演算部５３１と、Ｄ／Ａ変換部５３２と、入力電流検出部５３３（電流検出手段）と、マスク回路５３４（電流検出手段、マスク手段）と、比較器５３５（リセット信号生成手段）と、基準信号発生部５３６（基準信号生成手段）と、ＰＷＭ信号発生部５３７（駆動手段）と、マスク信号発生部５３８（電流検出手段、マスク信号生成手段）と、駆動回路５３９（駆動手段）だけでよい。

また、第１〜第４実施形態では、入力側回路の入力電流に基づいてスイッチを制御する例を挙げているが、これに限られるものではない。トランスの１次巻線に流れる電流に基づいてスイッチを制御するようにしてもよい。出力側回路の電流に基づいてスイッチを制御するようにしてもよい。

１〜４・・・ＤＣ−ＤＣコンバータ装置（電力変換装置）、１０、２０、３０、４０・・・トランス、１００、２００、３００、４００・・・１次巻線、１０１、１０２、２０１、２０２、３０１、３０２、４０１、４０２・・・２次巻線、１１、２１、３１、４１・・・入力側回路（スイッチ回路）、１１０〜１１３、２１０〜２１３、３１０〜３１３、４１０〜４１３、５１０・・・スイッチ、１２、２２、３２、４２・・・出力側回路、１２０、１２１、２２０、２２１、３２０、３２１、４２０、４２１・・・ダイオード、１２２、２２２、３２２、４２２・・・コイル、１２３、２２３、３２３、４２３・・・コンデンサ、１３、２３、３３、４３、５３・・・制御回路、１３０、２３０、３３０、４３０、５３０・・・出力電圧検出部、１３１、２３１、３３１、４３１、５３１・・・電流参照値演算部、１３２、２３２、３３２、４３２、５３２・・・Ｄ／Ａ変換部、１３３、２３３、３３３、４３３、５３３・・・入力電流検出部（電流検出手段）、１３４、３３４、４３４、５３４・・・マスク回路（電流検出手段、マスク手段）、１３４ａ、１３４ｂ、３３４ａ、４３４ａ、４３４ｂ、５３４ａ、・・・抵抗、１３４ｃ、１３４ｄ、３３４ｂ、４３４ｃ、４３４ｄ、５３４ｂ・・・スイッチ、１３５ａ、１３５ｂ、２３４、３３５、４３５ａ、４３５ｂ、５３５・・・比較器（リセット信号生成手段）、１３６、２３６、３３６、４３６、５３６・・・基準信号発生部（基準信号生成手段）、１３７ａ、２３７ａ、３３７ａ、４３７ａ・・・ＰＷＭ信号発生部、１３７ｂ、２３７ｂ、３３７ｂ、４３７ｂ、５３７・・・ＰＷＭ信号発生部（駆動手段）、１３８、３３８、４３８、５３８・・・マスク信号発生部（電流検出手段、マスク信号生成手段）、１３９ａ、２３９ａ、３３９ａ、４３９ａ・・・駆動回路、１３９ｂ、２３９ｂ、３３９ｂ、４３９ｂ、５３９・・・駆動回路（駆動手段）、２３５ａ、２３５ｂ・・・マスク回路（リセット信号生成手段、マスク手段）、２３８・・・マスク信号発生部（リセット信号生成手段、マスク信号生成手段）、Ｂ１〜Ｂ４・・・バッテリ、Ｓ１〜Ｓ４・・・電子装置

Claims (10)

1. 所定周期毎に基準信号を生成し出力する基準信号生成手段と、
   流れる電流を検出し出力する電流検出手段と、
   前記電流検出手段の検出した電流が電流指令より大きいときにリセット信号を生成し出力するリセット信号生成手段と、
   スイッチをオンするとともに、前記基準信号が出力されるまでに前記リセット信号が出力されたときには前記リセット信号に同期して、前記基準信号が出力されるまでに前記リセット信号が出力されないときには前記基準信号に同期して前記スイッチをオフする駆動手段と、
   を備えた電力変換装置において、
   前記駆動手段は、前記基準信号の出力タイミングの前後を含む所定時間、前記リセット信号に同期して前記スイッチをオフしないことを特徴とする電力変換装置。
2. 前記電流検出手段は、前記基準信号の出力タイミングの前後を含む所定時間、出力を強制的に０にすることを特徴とする請求項１に記載の電力変換装置。
3. 前記電流検出手段は、
   設定したマスク時間に基づいてマスク信号を生成するマスク信号生成手段と、
   前記マスク信号に基づいて出力を強制的に０にするマスク手段と、
   を有することを特徴とする請求項２に記載の電力変換装置。
4. 前記リセット信号生成手段は、前記基準信号の出力タイミングの前後を含む所定時間、出力を強制的に０にすることを特徴とする請求項１に記載の電力変換装置。
5. 前記リセット信号生成手段は、
   設定したマスク時間に基づいてマスク信号を生成するマスク信号生成手段と、
   前記マスク信号に基づいて出力を強制的に０にするマスク手段と、
   を有することを特徴とする請求項４に記載の電力変換装置。
6. 前記所定時間は、前記電流検出手段、前記リセット信号生成手段及び前記駆動手段の遅延時間に基づいて決定されることを特徴とする請求項１〜５のいずれか１項に記載の電力変換装置。
7. ４つのスイッチをフルブリッジ接続して構成されるスイッチ回路を有することを特徴とする請求項１〜６のいずれか１項に記載の電力変換装置。
8. スイッチ回路は、対角に配置された一方のスイッチのオン期間に対して、対角に配置された他方のスイッチのオン期間の位相を調整することによって対角に配置されたスイッチのオン期間が制御されることを特徴とする請求項７に記載の電力変換装置。
9. リセット信号生成手段は、対角に配置された２つのスイッチ毎に別々のリセット信号を生成し出力する２つの比較器を有することを特徴とする請求項７又は８に記載の電力変換装置。
10. 車両に搭載されることを特徴とする請求項１〜９のいずれか１項に記載の電力変換装置。

Images