JP2007060759A - 電力変換システムの電圧検出装置 - Google Patents

電力変換システムの電圧検出装置 Download PDF

Info

Publication number
JP2007060759A
JP2007060759A JP2005240887A JP2005240887A JP2007060759A JP 2007060759 A JP2007060759 A JP 2007060759A JP 2005240887 A JP2005240887 A JP 2005240887A JP 2005240887 A JP2005240887 A JP 2005240887A JP 2007060759 A JP2007060759 A JP 2007060759A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
value
changeover switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005240887A
Other languages
English (en)
Other versions
JP4725242B2 (ja
Inventor
Hisae Kikuchi
寿江 菊地
Hidehiko Sugimoto
英彦 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005240887A priority Critical patent/JP4725242B2/ja
Publication of JP2007060759A publication Critical patent/JP2007060759A/ja
Application granted granted Critical
Publication of JP4725242B2 publication Critical patent/JP4725242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】 PWMインバータなどのPWM制御を行う電力変換システムに好適な電圧検出装置を提供する。
【解決手段】 電圧検出装置30には分圧回路31と、スイッチ32と、基準電圧生成回路33と、切替スイッチ34と、減算回路35と、積分回路36と、比較回路37と、レベル検出手段38と、同期信号発生回路39と、シーケンス制御回路40と、基準電圧入力時間計測カウンタ41とを備え、PWMインバータ10aの入力直流電圧の変動およびインバータ回路11の通電電流による電圧降下の変動を考慮ししつ、1搬送波周期の電圧平均値を高精度に得ることができる。また、レベル検出手段38が動作している区間では分圧回路31からの分圧電圧から基準電圧生成回路33からの基準電圧を減算した値が積分回路36に入力される二重積分形AD変換方法としていることから、1搬送波周期が終了時の積分回路37の電圧上昇を低く抑えることができ、従って、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間も僅かにすることができる。
【選択図】 図1

Description

この発明は、自己消弧形半導体素子を直列接続して上,下アームを形成し、この上アームの一端を直流電源の陽極側に接続し、下アームの一端を前記直流電源の陰極側及び基準電位としての零電圧に接続し、PWM制御に基づく信号波(電圧指令値)と搬送波との交点で前記上,下アームそれぞれをオンオフさせることにより、所望の出力電圧を前記上,下アームの中間接続点から得る電力変換システムの電圧検出装置に関する。
図16は、下記特許文献1の回路構成を含むこの種の電力変換システムとしてのPWMインバータの電圧検出装置の回路構成図である。
このPWMインバータ10には、IGBTなどの自己消弧形半導体素子とダイオードの逆並列回路それぞれを直列接続した上,下アームからなるインバータ回路11と、このインバータ回路11の上,下アームの両端に直流電圧Edcを供給する整流電源などからなる直流電源12と、PWM制御に基づいて前記上,下アームそれぞれをオンオフさせるため信号波(電圧指令値)を生成する電圧指令値生成手段13と、このときの搬送波としての三角波を発生する三角波発生手段14と、この電圧指令値と三角波との比較演算結果に基づいて前記IGBTそれぞれへの駆動信号を生成する比較回路15とを備えている。
また、PWMインバータ10の出力電圧として、前記上,下アームの中間接続点の電圧を検出する電圧検出装置20は、該中間接続点の電圧レベルの変化を検出するホトカプラ回路21と、このホトカプラ回路21の出力により例えば前記上アームがオンしている期間を計測するカウンタ回路22とから構成され、この計測値(検出値)を前記搬送波の1周期間の前記出力電圧の平均値として出力している。
特開平2−114890号公報
図16に示した従来の電圧検出装置20では、上述の如く、前記上アームがオンしている期間の計測値と前記搬送波の1周期とから前記出力電圧のデューティー比を導出することができる。
しかしながら、インバータ回路11の前記上アームがオンしている期間での直流電源12が出力している直流電圧Edcの変動および前記上,下アームそれぞれの通電電流による電圧降下の変動が電圧検出装置20での検出誤差になるという問題点があった。
この発明の目的は、上記問題点を解消した電力変換システムの電圧検出装置を提供することにある。
この第1の発明は、自己消弧形半導体素子を直列接続して上,下アームを形成し、この上アームの一端を直流電源の陽極側に接続し、下アームの一端を前記直流電源の陰極側及び基準電位としての零電圧に接続し、PWM制御に基づく信号波(電圧指令値)と搬送波との交点で前記上,下アームそれぞれをオンオフさせることにより、所望の出力電圧を前記上,下アームの中間接続点から得る電力変換システムにおいて、
前記上,下アームの中間接続点の出力電圧に基づく値と前記零電圧の何れかを選択して出力する第1の切替スイッチと、前記上アームがオンしているときの前記中間接続点の出力電圧に基づく値に対応した基準電圧を生成する基準電圧生成回路と、該基準電圧と前記零電圧の何れかを選択して出力する第2の切替スイッチと、第1の切替スイッチの出力値から第2の切替スイッチの出力値を減算して出力する減算回路と、減算回路の出力値を積分演算して出力する積分回路と、該積分演算値が前記零電圧に至ったことを検知して出力する比較回路と、前記中間接続点の出力電圧の変化から上アームがオンしてことを検出して出力するレベル検出手段と、前記搬送波の開始点毎に該開始点に基づく同期信号を発生する同期信号発生回路と、前記同期信号が発せられてからレベル検出手段が出力を発する迄の区間T1には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは前記零電圧を選択し、前記レベル検出手段が出力している区間T2及び該区間T2が終了した後、次の同期信号が発せられる迄の区間T3には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは基準電圧を選択し、前記次の同期信号が出力された後、前記比較回路が動作する迄の区間T4には、第1の切替スイッチでは前記零電圧を選択すると共に第2の切替スイッチでは基準電圧を選択するためのシーケンス制御を行うシーケンス制御回路と、前記区間T2及び区間T4の合計経過時間を計測し、この計測値に基づく値を前記区間T1から区間T3迄の前記出力電圧の平均値として出力する基準電圧入力時間計測カウンタとを備えてなる電力変換システムの電圧検出装置を用いたことを特徴とする。
第2の発明は、前記電力変換システムにおいて、
前記上,下アームの中間接続点の出力電圧に基づく値と前記零電圧の何れかを選択して出力する第1の切替スイッチと、前記上アームがオンしているときの前記中間接続点の出力電圧に基づく値に対応した基準電圧を生成する基準電圧生成回路と、該基準電圧と前記零電圧の何れかを選択して出力する第2の切替スイッチと、第1の切替スイッチの出力値から第2の切替スイッチの出力値を減算して出力する減算回路と、減算回路の出力値を積分演算して出力する積分回路と、該積分演算値が前記零電圧に至ったことを検知して出力する比較回路と、前記搬送波の開始点毎に該開始点に基づく同期信号を発生する同期信号発生回路と、該同期信号の1周期間をダウンカウントするダウンカウンタと、このダウンカウンタ値と前記電圧指令値との交点で出力する時間調整回路と、前記同期信号が発せられてから時間調整回路が出力を発する迄の区間T1には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは前記零電圧を選択し、前記区間T1が終了した後、次の同期信号が発せられる迄の区間T2には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは基準電圧を選択し、前記次の同期信号が出力された後、前記比較回路が動作する迄の区間T3には、第1の切替スイッチでは前記零電圧を選択すると共に第2の切替スイッチでは基準電圧を選択するためのシーケンス制御を行うシーケンス制御回路と、前記区間T2から区間T3までの経過時間を計測し、この計測値に基づく値を前記区間T1から区間T2迄の前記出力電圧の平均値として出力する基準電圧入力時間計測カウンタとを備えてなる電力変換システムの電圧検出装置を用いたことを特徴とする。
第3の発明は、前記電力変換システムにおいて、
前記上,下アームの中間接続点の出力電圧に基づく値と前記零電圧の何れかを選択して出力する第1の切替スイッチと、前記上アームがオンしているときの前記中間接続点の出力電圧に基づく値に対応した基準電圧を生成する基準電圧生成回路と、該基準電圧と前記零電圧の何れかを選択して出力する第2の切替スイッチと、第1の切替スイッチの出力値から第2の切替スイッチの出力値を減算して出力する減算回路と、減算回路の出力値を積分演算して出力する積分回路と、該積分演算値が前記零電圧に至ったことを検知して出力する比較回路と、前記中間接続点の出力電圧の変化から上アームがオンしてことを検出して出力するレベル検出手段と、前記搬送波の開始点毎に該開始点に基づく同期信号を発生する同期信号発生回路と、該同期信号が発せられてからレベル検出手段が出力する迄の計測時間に基づく時間が経過したときに出力する時間調整カウンタと、前記同期信号が発せられてから時間調整カウンタが出力を発する迄の区間T1には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは零電圧を選択し、前記区間T1が終了した後、次の同期信号が発せられる迄の区間T2には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは基準電圧を選択し、前記次の同期信号が出力された後、前記比較回路が動作する迄の区間T3には、第1の切替スイッチでは前記零電圧を選択すると共に第2の切替スイッチでは基準電圧を選択するためのシーケンス制御を行うシーケンス制御回路と、前記区間T2から区間T3までの経過時間を計測し、この計測値に基づく値を前記区間T1から区間T2迄の前記出力電圧の平均値として出力する基準電圧入力時間計測カウンタとを備えてなる電力変換システムの電圧検出装置を用いたことを特徴とする。
第4の発明は、前記第1〜第3の発明の電力変換システムの電圧検出装置において、
前記同期信号発生回路に代えて、前記レベル検出手段の出力に基づいて同期信号を推定演算して出力する同期信号推定手段を備えたことを特徴とする。
この発明によれば、所謂、二重積分形A/D変換方法を用いることにより、前記電力変換システムを構成する直流電源の直流電圧の変動および上,下アームそれぞれの通電電流による電圧降下の変動を考慮ししつ、PWM制御を行う際の1搬送波周期の電圧平均値を高精度に得ることができる。
図1は、この発明の第1の実施例を示す電力変換システムとしてのPWMインバータの電圧検出装置の回路構成図であり、この図において、図16に示した従来例構成と同一機能を有するものには同一符号を付している。
すなわち、PWMインバータ10aが図16に示したPWMインバータ10と異なる点は、直流電源12の陰極側が基準電位としての零電圧に接続されていることである。
また、このPWMインバータ10aの電圧検出装置30にはインバータ回路11を構成する上,下アームの中間接続点の電圧をこの電圧検出装置が動作するのに好適な所望の値に分圧して出力する分圧回路31と、前記分圧電圧と零電圧の何れかを選択して出力する切替スイッチ32と、前記上アームがオンしているときの前記分圧電圧(Vd)に対応した基準電圧(Vref、Vd≧Vref)を生成する基準電圧生成回路33と、前記基準電圧と零電圧の何れかを選択して出力する切替スイッチ34と、切替スイッチ32の出力値から切替スイッチ34の出力値を減算して出力する減算回路35と、減算回路35の出力値を積分演算して出力する積分回路36と、前記積分演算値が零電圧に至ったことを検知して出力する比較回路37と、前記分圧電圧の変化から前記上アームがオンしてことを検出して出力するために、図示の如く、しきい値電圧と比較回路とからなるレベル検出手段38と、同期信号発生回路39と、シーケンス制御回路40と、基準電圧入力時間計測カウンタ41とを備えている。
この電圧検出装置30の動作を、図2〜図4を参照しつつ、以下に説明する。
図2は、PWMインバータ10aにおけるPWM制御および同期信号発生回路39の動作を説明する波形図である。
すなわち、三角波発生手段14が出力する三角波の搬送波(破線)と電圧指令値生成手段13が出力する電圧指令値(一点鎖線)との比較演算を比較回路15が行い、この比較演算結果に基づいて前記上アーム,下アームそれぞれへの駆動信号を出力することにより上,下アームの中間接続点からの出力電圧は図示の実線にようになる。このとき、上アームがオン、下アームがオフの状態では直流電源12が出力する直流電圧Edcから上アームでの電圧降下を引いた電圧レベルとなり、また、上アームがオフ、下アームがオンの状態では前記零電圧に下アームでの電圧降下を上乗せした電圧レベルとなる。
また、同期信号発生回路39では、図示の如く、三角波発生手段14が出力する三角波の開始点毎にパルス状の電圧を同期信号として出力する。
図3は、上述のPWM制御における前記上アームのオン期間が比較的短い状態(低デューティー比)での電圧検出装置30の動作を説明する波形図である。
すなわち、シーケンス制御回路40では、先ず、同期信号発生回路39から同期信号が発せられてからレベル検出手段38が出力を発する迄の区間T1には、切替スイッチ32は分圧回路31の分圧電圧を選択すると共に切替スイッチ34は前記零電圧を選択する指令を送出し、次に、レベル検出手段38が出力している区間T2及び該区間T2が終了した後、次の同期信号が発せられる迄の区間T3には、切替スイッチ32は前記分圧電圧を選択すると共に切替スイッチ34では基準電圧を選択する指令を送出し、次に、前記次の同期信号が出力された後、比較回路37が動作する迄の区間T4には、切替スイッチ32は前記零電圧を選択すると共に切替スイッチ34は基準電圧を選択する指令を送出することにより、切替スイッチ32,切替スイッチ34,減算回路35それぞれの出力電圧は図示のように変化し、従って、積分回路36の出力も図示のように変化する。また、基準入力時間計測カウンタ41ではシーケンス制御回路40からの指令により前記区間T2及び区間T4の合計経過時間(t1)を計測する。
このとき、前記時間(t1)と搬送波の1周期(tCYCLE)と、前記上アームがオンしているときの前記分圧電圧(Vd)の電圧平均値(Vave)との間には下記数1式の関係がある。
[数1]
Vave・tCYCLE=Vref・t1
すなわち、Vave=Vref(t1/tCYCLE)として求めることができる。
上述の如く、Vaveを導出することにより、PWMインバータ10aを構成する直流電源12が出力する直流電圧の変動およびインバータ回路11の上,下アームそれぞれの通電電流による電圧降下の変動を考慮ししつ、PWM制御を行う際の1搬送波周期の電圧平均値を高精度に得ることができる。また、レベル検出手段38が動作している区間T2では分圧電圧(Vd)から基準電圧(Vref)を減算した値が積分回路36に入力されていることから、区間T3が終了時の積分回路37の電圧上昇を低く抑えることができ、従って、区間T4の時間、すなわち、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間も僅かにすることができる。
図4は、上述のPWM制御における前記上アームのオン期間が比較的長い状態(高デューティー比)での電圧検出装置30の動作を説明する波形図である。
このときの電圧検出装置30の挙動は上述の図3で述べた挙動と同様であるので、ここではその説明を省略するが、このときにも、レベル検出手段38が動作している区間T2では分圧電圧(Vd)から基準電圧(Vref)を減算した値が積分回路36に入力されていることから、区間T3が終了時の積分回路37の電圧上昇を低く抑えることができ、従って、区間T4の時間、すなわち、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間も僅かにすることができる。
図5は、この発明の第2の実施例を示す電力変換システムとしてのPWMインバータの電圧検出装置の回路構成図であり、この図において、図1に示した電圧検出装置30と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
すなわち、図5に示した電圧検出装置50では、図1に示したレベル検出手段38に代えてダウンカウンタ51と時間調整回路52とを備え、また、シーケンス制御回路40に代えてシーケンス制御回路53を備えている。
この電圧検出装置50の動作を、図6〜図8を参照しつつ、以下に説明する。
図6は、ダウンカウンタ51と時間調整回路52の動作を説明する波形図である。
このダウンカウンタ51は前記搬送波のピーク値(図2参照)に対応する値を初期値とし、次の同期信号が発せられる直前に零となるようにダウンカウントする。このとき、時間調整回路52では前記カウンタ値(実線)とPWMインバータ10aの電圧指令値生成手段13からの電圧指令値(一点鎖線)との交点毎に図示の如くバルス状の電圧を出力する。従って、このパルス状の電圧が発生するタイミングは前記電圧指令値に対応したタイミングとなっている。
図7は、上述のPWM制御における前記上アームのオン期間が比較的短い状態(低デューティー比)での電圧検出装置50の動作を説明する波形図である。
すなわち、シーケンス制御回路53では、先ず、同期信号発生回路39からの同期信号が発せられてから時間調整回路52が出力を発する迄の区間T1には、切替スイッチ32は分圧回路31の分圧電圧を選択すると共に切替スイッチ34は前記零電圧を選択する指令を送出し、前記区間T1が終了した後、次の同期信号が発せられる迄の区間T2には、切替スイッチ32は前記分圧電圧を選択すると共に切替スイッチ34は基準電圧を選択する指令を送出し、前記次の同期信号が出力された後、比較回路37が動作する迄の区間T3には、切替スイッチ32は前記零電圧を選択すると共に切替スイッチ34は基準電圧を選択する指令を送出することにより、切替スイッチ32,切替スイッチ34,減算回路35それぞれの出力電圧は図示のように変化し、従って、積分回路36の出力も図示のように変化する。また、基準入力時間計測カウンタ41ではシーケンス制御回路53からの指令により前記区間T2から区間T3迄の合計経過時間(t1)を計測する。
この時間(t1)により、前記数1式を用いて前記Vaveを導出することで、PWMインバータ10aを構成する直流電源12が出力する直流電圧の変動およびインバータ回路11の上,下アームそれぞれの通電電流による電圧降下の変動を考慮ししつ、PWM制御を行う際の1搬送波周期の電圧平均値を高精度に得ることができる。また、時間調整回路52が動作を開始した後の区間T2では、ほぼ基準電圧(Vref)の逆極性の電圧が積分回路36に入力されていることから、区間T3の時間、すなわち、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間も僅かにすることができる。さらに、電圧検出装置30に比して、基準電圧入力時間計測カウンタ41は1回の計測動作を行うだけで前記時間(t1)を得ることができる。
図8は、上述のPWM制御における前記上アームのオン期間が比較的長い状態(高デューティー比)での電圧検出装置50の動作を説明する波形図である。
このときの電圧検出装置50の挙動は上述の図7で述べた挙動と同様であるので、ここではその説明を省略するが、このときには、時間調整回路52が出力動作を開始した後の区間T2では分圧電圧(Vd)から基準電圧(Vref)を減算した値が積分回路36に入力されていることから、区間T2が終了時の積分回路37の電圧上昇を低く抑えることができ、従って、区間T3の時間、すなわち、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間は僅かにすることができる。
なお、電圧検出装置50に対する図7,図8の説明は、PWM制御の際の搬送波が図2に示した対称三角波での挙動についてであるが、鋸歯状波などを用いることもできる。
図9は、この発明の第3の実施例を示す電力変換システムとしてのPWMインバータの電圧検出装置の回路構成図であり、この図において、図1に示した電圧検出装置30と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
すなわち、図9に示した電圧検出装置60では、図1に示した電圧検出装置30の構成に時間調整カウンタ61が付加され、また、シーケンス制御回路40に代えてシーケンス制御回路62を備えている。
この電圧検出装置60の動作を、図10〜図12を参照しつつ、以下に説明する。
図10は、時間調整カウンタ61の動作を説明する波形図である。
この図においては、1搬送波周期の中間点に対して非対称な三角波の場合も考慮して図示のような鋸歯状の三角波を搬送波としている。
このとき、同期信号発生回路39より同期信号が発せられたときから前記搬送波の谷に至る迄の時間をaとし、前記同期信号からレベル検出手段38が出力する迄の時間t0とすると、前記aからt0を減算した値をxとすると、x/aはレベル検出手段38が動作している時間tPULSEと搬送波の1周期時間tCYCLEとの比率(tPULSE/tCYCLE)に対応しているので、下記数2式が得られる。
[数2]
PULSE={(a−t0)/a}・tCYCLE
また、前記aはこの種のPWMインバータにおいては既知数であり、前記基準電圧Vrefと分圧電圧Vdとから、時間調整カウンタ61では前記t0を計測し、その後、前記同期信号が発せられてから下記数3式で得られるtDELAY時間のタイミングでパルス状の電圧を出力する。
[数3]
DELAY=tCYCLE−tPULSE(Vd/Vref)
このPWMインバータ10aでは、PWM制御の際に対称三角波をその搬送波としていることから前記aは0.5tCYCLEとなり、また、Vd≒Vrefと設定していることから、この条件を前記数3式に代入すると、tDELAY≒2t0となることから、時間調整カウンタ61では2t0になった時点で出力するようにしている。
図11は、上述のPWM制御における前記上アームのオン期間が比較的短い状態(低デューティー比)での電圧検出装置60の動作を説明する波形図である。
すなわち、シーケンス制御回路62では、先ず、同期信号発生回路39からの同期信号が発せられてから時間調整カウンタ61が図示の如く2t0時間経過して出力を発する迄の区間T1には、切替スイッチ32は分圧回路31の分圧電圧を選択すると共に切替スイッチ34は前記零電圧を選択する指令を送出し、前記区間T1が終了した後、次の同期信号が発せられる迄の区間T2には、切替スイッチ32は前記分圧電圧を選択すると共に切替スイッチ34は基準電圧を選択する指令を送出し、前記次の同期信号が出力された後、比較回路37が動作する迄の区間T3には、切替スイッチ32は前記零電圧を選択すると共に切替スイッチ34は基準電圧を選択する指令を送出することにより、切替スイッチ32,切替スイッチ34,減算回路35それぞれの出力電圧は図示のように変化し、従って、積分回路36の出力も図示のように変化する。また、基準入力時間計測カウンタ41ではシーケンス制御回路53からの指令により前記区間T2から区間T3迄の合計経過時間(t1)を計測する。
この時間(t1)により、前記数1式を用いて前記Vaveを導出することで、PWMインバータ10aを構成する直流電源12が出力する直流電圧の変動およびインバータ回路11の上,下アームそれぞれの通電電流による電圧降下の変動を考慮ししつ、PWM制御を行う際の1搬送波周期の電圧平均値を高精度に得ることができる。また、時間調整カウンタ61が動作を開始した後の区間T2では、ほぼ基準電圧(Vref)の逆極性の電圧が積分回路36に入力されていることから、区間T3の時間、すなわち、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間も僅かにすることができる。また、電圧検出装置30に比して、基準電圧入力時間計測カウンタ41は1回の計測動作を行うだけで前記時間(t1)を得ることができる。
図12は、上述のPWM制御における前記上アームのオン期間が比較的長い状態(高デューティー比)での電圧検出装置60の動作を説明する波形図である。
このときの電圧検出装置60の挙動は上述の図11で述べた挙動と同様であるので、ここではその説明を省略するが、このときには、時間調整回路カウンタ61が出力動作を開始した後の区間T2では分圧電圧(Vd)から基準電圧(Vref)を減算した値が積分回路36に入力されていることから、区間T2が終了時の積分回路37の電圧上昇を低く抑えることができ、従って、区間T3の時間、すなわち、1搬送波周期経過後に積分回路36の出力が零電圧に至る迄の時間は僅かにすることができる。
図13は、この発明の第4の実施例を示す電力変換システムとしてのPWMインバータの電圧検出装置の回路構成図であり、この図において、図1に示した電圧検出装置30と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
すなわち、図13に示した電圧検出装置30aでは、図1に示した同期信号発生回路39に代えて同期信号推定手段42を備えている。
この同期信号推定手段42の動作を、図14,図15を参照しつつ、以下に説明する。
図14は、同期信号推定手段42の詳細回路構成図を示し、この同期信号推定手段42にはレベル変化時間計測カウンタ42aと、記憶レジスタ42bと、演算制御回路42cと、同期信号生成カウンタ42dとを備えている。
また図15は、図14に示した同期信号推定手段42の動作を説明する波形図であり、先ず、電圧検出装置30aを起動させた後の時刻Tsからレベル検出手段38が動作を開始する迄の時間t1をレベル変化時間計測カウンタ42aで計測し、この計測値を記憶レジスタ42bに記憶させ、引き続いて前記時刻Tsからレベル検出手段38が動作を終了したとき迄の時間t2をレベル変化時間計測カウンタ42aで計測し、この計測値を記憶レジスタ42bに記憶させ、さらに引き続いて前記時刻Tsからレベル検出手段38が再度動作を開始する迄の時間t3をレベル変化時間計測カウンタ42aで計測し、この計測値を記憶レジスタ42bに記憶させ、引き続いて前記時刻Tsからレベル検出手段38が再度動作を終了したとき迄の時間t4をレベル変化時間計測カウンタ42aで計測し、この計測値を記憶レジスタ42bに記憶させる。
次に、前記時間t4が取得できた時点で演算制御回路42cでは前記時間t1,t2,t3,t4から前記搬送波の中間点に当たる時間ta,tbを下記数式により算出する。
[数4]
ta=(t1+t2)/2
[数5]
tb=(t3+t4)/2
上記数式より1搬送波周期時間の推定値tCYCLE#はtb−taとなり、従って、その次の搬送波の開始時刻は、前記時刻Tsから下記数式で示す時間t5を経過した時点となる。
[数6]
t5=t+(1/2)tCYCLE#
すなわち、同期信号生成カウンタ42dでは前記時間t5より、推定値tCYCLE#毎に同期信号を出力する。
この電圧検出装置30aの動作は先述の電圧検出装置30と同様であるので、ここではその説明を省略する。
なお、同期信号推定手段42はこの電圧検出装置30aが動作中に、適宜、上述の検出・演算を行うことにより推定誤差を補うことができる。また、先述の第2,第3の実施例回路においても、同期信号発生回路39に代えて図14に示した同期信号推定手段42を備えることができる。
さらに上述の実施例では、各アームをIGBTとダイオードの逆並列回路で構成した回路構成で説明をしたが、自己消弧形半導体素子とダイオードとを直列接続したものの逆並列回路、または逆阻止形半導体素子の逆並列回路を各アームに用いた電力変換システムにおいても、この発明の電圧検出装置を使用することが可能である。
この発明の第1の実施例を示す電圧検出装置の回路構成図 図1に示した同期信号発生回路の動作波形図 図1の動作を説明する波形図 図1の動作を説明する波形図 この発明の第2の実施例を示す電圧検出装置の回路構成図 図5に示したダウンカウンタ,時間調整回路の動作波形図 図5の動作を説明する波形図 図5の動作を説明する波形図 この発明の第3の実施例を示す電圧検出装置の回路構成図 図9に示した時間調整カウンタの動作波形図 図9の動作を説明する波形図 図9の動作を説明する波形図 この発明の第4の実施例を示す電圧検出装置の回路構成図 図13に示した同期信号推定手段の詳細回路構成図 図14の動作を説明する波形図 従来例を示す電圧検出装置の回路構成図
符号の説明
10,10a…PWMインバータ、11…直流電源、12…インバータ回路、13…電圧指令値生成手段、14…三角波発生手段、15…比較回路、20…電圧検出装置、21…ホトカプラ回路、22…カウンタ回路、30,30a…電圧検出装置、31…分圧回路、32…切替スイッチ、33…基準電圧生成回路、34…切替スイッチ、35…減算回路、36…積分回路、37…比較回路、38…レベル検出手段、39…同期信号発生回路、40…シーケンス制御回路、41…基準電圧入力時間計測カウンタ、42…同期信号推定手段、50…電圧検出装置、51…ダウンカウンタ、52…時間調整回路、53…シーケンス制御回路、60…電圧検出装置、61…時間調整カウンタ、62…シーケンス制御回路。

Claims (4)

  1. 自己消弧形半導体素子を直列接続して上,下アームを形成し、この上アームの一端を直流電源の陽極側に接続し、下アームの一端を前記直流電源の陰極側及び基準電位としての零電圧に接続し、PWM制御に基づく信号波(電圧指令値)と搬送波との交点で前記上,下アームそれぞれをオンオフさせることにより、所望の出力電圧を前記上,下アームの中間接続点から得る電力変換システムにおいて、
    前記上,下アームの中間接続点の出力電圧に基づく値と前記零電圧の何れかを選択して出力する第1の切替スイッチと、前記上アームがオンしているときの前記中間接続点の出力電圧に基づく値に対応した基準電圧を生成する基準電圧生成回路と、該基準電圧と前記零電圧の何れかを選択して出力する第2の切替スイッチと、第1の切替スイッチの出力値から第2の切替スイッチの出力値を減算して出力する減算回路と、減算回路の出力値を積分演算して出力する積分回路と、該積分演算値が前記零電圧に至ったことを検知して出力する比較回路と、前記中間接続点の出力電圧の変化から上アームがオンしてことを検出して出力するレベル検出手段と、前記搬送波の開始点毎に該開始点に基づく同期信号を発生する同期信号発生回路と、
    前記同期信号が発せられてからレベル検出手段が出力を発する迄の区間T1には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは前記零電圧を選択し、前記レベル検出手段が出力している区間T2及び該区間T2が終了した後、次の同期信号が発せられる迄の区間T3には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは基準電圧を選択し、前記次の同期信号が出力された後、前記比較回路が動作する迄の区間T4には、第1の切替スイッチでは前記零電圧を選択すると共に第2の切替スイッチでは基準電圧を選択するためのシーケンス制御を行うシーケンス制御回路と、
    前記区間T2及び区間T4の合計経過時間を計測し、この計測値に基づく値を前記区間T1から区間T3迄の前記出力電圧の平均値として出力する基準電圧入力時間計測カウンタとを備えたことを特徴とする電力変換システムの電圧検出装置。
  2. 自己消弧形半導体素子を直列接続して上,下アームを形成し、この上アームの一端を直流電源の陽極側に接続し、下アームの一端を前記直流電源の陰極側及び基準電位としての零電圧に接続し、PWM制御に基づく信号波(電圧指令値)と搬送波との交点で前記上,下アームそれぞれをオンオフさせることにより、所望の出力電圧を前記上,下アームの中間接続点から得る電力変換システムにおいて、
    前記上,下アームの中間接続点の出力電圧に基づく値と前記零電圧の何れかを選択して出力する第1の切替スイッチと、前記上アームがオンしているときの前記中間接続点の出力電圧に基づく値に対応した基準電圧を生成する基準電圧生成回路と、該基準電圧と前記零電圧の何れかを選択して出力する第2の切替スイッチと、第1の切替スイッチの出力値から第2の切替スイッチの出力値を減算して出力する減算回路と、減算回路の出力値を積分演算して出力する積分回路と、該積分演算値が前記零電圧に至ったことを検知して出力する比較回路と、前記搬送波の開始点毎に該開始点に基づく同期信号を発生する同期信号発生回路と、該同期信号の1周期間をダウンカウントするダウンカウンタと、このダウンカウンタ値と前記電圧指令値との交点で出力する時間調整回路と、
    前記同期信号が発せられてから時間調整回路が出力を発する迄の区間T1には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは前記零電圧を選択し、前記区間T1が終了した後、次の同期信号が発せられる迄の区間T2には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは基準電圧を選択し、前記次の同期信号が出力された後、前記比較回路が動作する迄の区間T3には、第1の切替スイッチでは前記零電圧を選択すると共に第2の切替スイッチでは基準電圧を選択するためのシーケンス制御を行うシーケンス制御回路と、
    前記区間T2から区間T3までの経過時間を計測し、この計測値に基づく値を前記区間T1から区間T2迄の前記出力電圧の平均値として出力する基準電圧入力時間計測カウンタとを備えたことを特徴とする電力変換システムの電圧検出装置。
  3. 自己消弧形半導体素子を直列接続して上,下アームを形成し、この上アームの一端を直流電源の陽極側に接続し、下アームの一端を前記直流電源の陰極側及び基準電位としての零電圧に接続し、PWM制御に基づく信号波(電圧指令値)と搬送波との交点で前記上,下アームそれぞれをオンオフさせることにより、所望の出力電圧を前記上,下アームの中間接続点から得る電力変換システムにおいて、
    前記上,下アームの中間接続点の出力電圧に基づく値と前記零電圧の何れかを選択して出力する第1の切替スイッチと、前記上アームがオンしているときの前記中間接続点の出力電圧に基づく値に対応した基準電圧を生成する基準電圧生成回路と、該基準電圧と前記零電圧の何れかを選択して出力する第2の切替スイッチと、第1の切替スイッチの出力値から第2の切替スイッチの出力値を減算して出力する減算回路と、減算回路の出力値を積分演算して出力する積分回路と、該積分演算値が前記零電圧に至ったことを検知して出力する比較回路と、前記の中間接続点の出力電圧の変化から上アームがオンしてことを検出して出力するレベル検出手段と、前記搬送波の開始点毎に該開始点に基づく同期信号を発生する同期信号発生回路と、該同期信号が発せられてからレベル検出手段が出力する迄の計測時間に基づく時間が経過したときに出力する時間調整カウンタと、
    前記同期信号が発せられてから時間調整カウンタが出力を発する迄の区間T1には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは前記零電圧を選択し、前記区間T1が終了した後、次の同期信号が発せられる迄の区間T2には、第1の切替スイッチでは前記中間接続点に基づく値を選択すると共に第2の切替スイッチでは基準電圧を選択し、前記次の同期信号が出力された後、前記比較回路が動作する迄の区間T3には、第1の切替スイッチでは前記零電圧を選択すると共に第2の切替スイッチでは基準電圧を選択するためのシーケンス制御を行うシーケンス制御回路と、
    前記区間T2から区間T3までの経過時間を計測し、この計測値に基づく値を前記区間T1から区間T2迄の前記出力電圧の平均値として出力する基準電圧入力時間計測カウンタとを備えたことを特徴とする電力変換システムの電圧検出装置。
  4. 請求項1乃至請求項3の何れかに記載の電力変換システムの電圧検出装置において、
    前記同期信号発生回路に代えて、前記レベル検出手段の出力に基づいて同期信号を推定演算して出力する同期信号推定手段を備えたことを特徴とする電力変換システムの電圧検出装置。

JP2005240887A 2005-08-23 2005-08-23 電力変換システムの電圧検出装置 Active JP4725242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005240887A JP4725242B2 (ja) 2005-08-23 2005-08-23 電力変換システムの電圧検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005240887A JP4725242B2 (ja) 2005-08-23 2005-08-23 電力変換システムの電圧検出装置

Publications (2)

Publication Number Publication Date
JP2007060759A true JP2007060759A (ja) 2007-03-08
JP4725242B2 JP4725242B2 (ja) 2011-07-13

Family

ID=37923726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005240887A Active JP4725242B2 (ja) 2005-08-23 2005-08-23 電力変換システムの電圧検出装置

Country Status (1)

Country Link
JP (1) JP4725242B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259187A (ja) * 2009-04-23 2010-11-11 Fuji Electric Systems Co Ltd 電力変換システムの電圧検出方法及び電圧検出装置
CN114226920A (zh) * 2022-01-07 2022-03-25 温岭阿凡达机电有限公司 一种全球通焊机电路选择方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187418A (ja) * 1988-01-22 1989-07-26 Hitachi Ltd 透明液検知装置
JP2003032114A (ja) * 2001-07-19 2003-01-31 Rohm Co Ltd 積分型a/dコンバータ及びそれを用いた充電器
JP2005057974A (ja) * 2003-08-07 2005-03-03 Denso Corp 交流電動機駆動用インバータ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187418A (ja) * 1988-01-22 1989-07-26 Hitachi Ltd 透明液検知装置
JP2003032114A (ja) * 2001-07-19 2003-01-31 Rohm Co Ltd 積分型a/dコンバータ及びそれを用いた充電器
JP2005057974A (ja) * 2003-08-07 2005-03-03 Denso Corp 交流電動機駆動用インバータ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259187A (ja) * 2009-04-23 2010-11-11 Fuji Electric Systems Co Ltd 電力変換システムの電圧検出方法及び電圧検出装置
CN114226920A (zh) * 2022-01-07 2022-03-25 温岭阿凡达机电有限公司 一种全球通焊机电路选择方法及系统

Also Published As

Publication number Publication date
JP4725242B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
US9887633B2 (en) Resonant converter control techniques to manage negative SR current
JP5974674B2 (ja) スイッチング電源装置
JP5170467B2 (ja) 予測制御システム
JP4877472B2 (ja) Dc/dcコンバータ
JP5708605B2 (ja) Pwmデューティ変換装置
JP5480919B2 (ja) 電力変換装置
TWI306333B (ja)
JP2010206699A (ja) ソレノイド電流制御回路
JP4168935B2 (ja) 電力変換装置
US11664735B2 (en) Isolated power supply and control circuit thereof
KR101683354B1 (ko) 전력 공급 장치 및 전력 공급 전환 방법
KR102611341B1 (ko) 토글 신호의 듀티 타이밍을 검출하는 듀티 타이밍 검출기, 듀티 타이밍 검출기를 포함하는 장치, 그리고 토글 신호를 수신하는 장치의 동작 방법
JP4111220B2 (ja) 直流変換装置
JP2005192335A (ja) インバータ装置およびモータ制御方法
JP2017038513A (ja) 半導体光源駆動装置
JP4725242B2 (ja) 電力変換システムの電圧検出装置
JP2008259395A (ja) 直流電源装置
JP2005168163A (ja) ゼロクロス信号発生装置
JP2011103717A (ja) 共振型コンバータ
JP2009027900A (ja) インバータの出力電圧検出誤差補正方法および誤差補正回路
JP7353095B2 (ja) 制御装置
JP4683997B2 (ja) 同期整流型コンバータ
JP2013027145A (ja) スイッチング電源装置
JP2009005492A (ja) 半導体装置及びdcdcコンバータ
JP2007166103A (ja) 定電流パルス発生回路及び試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Ref document number: 4725242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20110906

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250