JP5708605B2 - Ｐｗｍデューティ変換装置 - Google Patents

Description

本発明は、信号源に対応するデューティ指令信号を三角波のキャリアと比較することでＰＷＭ信号を生成する際に、デューティに制限を加えるＰＷＭデューティ変換装置に関する。

特許文献１には、複数の半導体素子についてそれぞれ検出される温度情報をＰＷＭ信号のデューティにより表わし、それらを合成して単一の出力端子よりシリアルに出力する構成が開示されている。そして、このような構成では、上記信号を受信する側が各温度情報を認識するため信号の境界を分けるエッジが必要となるから、各ＰＷＭ信号のデューティに制限を設ける必要があると記載されている。例えば図１２に示すように、デューティ指令（アナログ信号入力）が１００％を示した場合に（（ａ）参照）、それに応じて１００％のデューティパルスを出力すると（（ｂ）参照）、その前後のキャリア周期のパルスその境界が不明確になる。これに対して、デューティに上限を設定することで（（ｃ）参照）、デューティパルスの境界が明確になり、各信号を判別するためのタイミング制御が容易となる。

温度情報をより広い範囲について取得するためには、デューティを制限する精度が重要となる。しかしながら、特許文献１のようにコンパレータ等のアナログ回路を用いると、閾値電圧やＰＷＭ搬送波の振幅電圧のばらつきなどが精度を低下させる要因となる。例えば精度が１０％であれば、デューティの上限，下限の双方を設定する場合であればそれぞれ１０％の変動が生じるため、最大デューティは８０％に制限されてしまう。

また、特許文献２には、スイッチング電源回路に使用されるＰＷＭ信号のデューティの上限を設定する構成が開示されている。この構成では、デューティを制限する回路にカレントミラーを用いることにより、製造バラツキや周囲温度の変化がある場合でもその変化分がキャンセルされるので、より高精度で制限できる旨が示唆されている。

特開２０１１−１７２３３６号公報 特開２００４−２２９４５１号公報

しかしながら、特許文献２のようにカレントミラー回路を用いる場合、デューティの制限値を０％や１００％付近に設定しようとするとミラー比を小さく、又は大きくする必要があり、それが精度を低下させることに繋がる。
本発明は上記事情に鑑みてなされたものであり、その目的は、ＰＷＭ信号のデューティを制限する際に、その制限値をより高い精度で設定できるＰＷＭデューティ変換装置を提供することにある。

請求項１記載のＰＷＭデューティ変換装置によれば、ＰＷＭ信号生成部は、信号源に対応するデューティ指令信号を三角波のキャリアと比較することでＰＷＭ信号を生成する。タイミング信号生成部は、キャリア振幅の最小値及び最大値に対応するタイミング信号を生成し、制限信号生成部が、前記タイミング信号をトリガとしてデューティ制限信号（上限信号及び下限信号）を生成すると、デューティ制限部は、ＰＷＭ信号とデューティ制限信号とを合成して出力する。

このように構成すれば、デューティ制限信号は、キャリア振幅が最小及び最大を示すタイミングで出力され、デューティを制限する幅は、制限信号生成部において決定される。そして、ＰＷＭ信号は、デューティ制限信号と合成されることでデューティの上限及び下限の双方が制限される。つまり、デューティ指令信号が変動する範囲が１００％，０％の双方に及ぶ場合は、デューティを上限，下限の両方について制限する必要がある。すなわち、デューティ制限信号は、キャリアに同期したタイミングで出力されるので、制限幅を制限信号生成部が決定すれば、より簡単な構成でＰＷＭ信号のデューティを高い精度で制限できる。

また、ＰＷＭ信号生成部は、複数の信号源に対応する複数のデューティ指令信号をシリアルに配列して、１つのＰＷＭ信号を生成する。したがって、複数の信号源が存在する際に、前記ＰＷＭ信号を受信する側では、各信号源に対応するＰＷＭ信号の境界を明確に認識し、それらを切り分けて取得することができる。

請求項２記載のＰＷＭデューティ変換装置によれば、デューティ制限部は、デューティ制限信号を合成したＰＷＭ信号に、キャリア周期に対応するデューティ１００％のパルスを付加して出力する。すなわち、ＰＷＭ信号を受信して、各デューティに応じて信号源の状態を検出する側（例えばマイクロコンピュータ等）では、デューティを検出するためにキャリア周期を正確に把握する必要がある。そこで、ＰＷＭ信号にデューティ１００％のパルスを付加すれば、当該パルスを基準としてデューティを正確に求めることができる。そして、ＰＷＭデューティに上限を設定すれば、デューティ１００％のパルスを付加した際に、当該パルスと、それに続いて出力されるＰＷＭデューティパルスとの境界を明確にすることができる。

請求項３記載のＰＷＭデューティ変換装置によれば、制限信号生成部は、デューティ下限信号，デューティ上限信号をそれぞれハイレベルパルスとして出力する。そして、デューティ制限部を構成する第１ゲートは、ＰＷＭ信号とデューティ下限信号との論理和信号を出力し、第２ゲートは、ＰＷＭ信号と、デューティ上限信号の反転との論理積信号を出力し、第３ゲートは、第１，第２ゲートの出力信号の論理和信号を出力する。したがって、ＰＷＭ信号のデューティの下限を、デューティ下限信号のハイレベルパルス幅で規定することができ、デューティの上限を、デューティ１００％のパルス幅よりデューティ上限信号の時間幅を減じたパルス幅で規定できる。

請求項４記載のＰＷＭデューティ変換装置によれば、タイミング信号生成部は、キャリア振幅が最小値又は最大値を示すタイミングに同期して出力される、キャリアの周期と同じ周期を有するデューティ５０％の矩形波をタイミング信号として生成する。このように構成すれば、タイミング信号のレベルがハイ，ロー間で変化するエッジが、キャリア振幅の最小値又は最大値を示すことになる。したがって、１つの信号により、デューティ下限信号及びデューティ上限信号の双方を出力するためのタイミングを与えることができ、タイミング信号生成部の構成が簡単になる。

請求項５記載のＰＷＭデューティ変換装置によれば、前記タイミング信号を、キャリア生成部においてコンデンサを定電流により交互に充電，放電を切り替えるための制御信号と共通化する。すなわち、前記制御信号は、キャリア周期と同じ周波数でデューティ５０％の矩形波となるので、タイミング信号生成部を別途設ける必要が無くなる。

請求項６記載のＰＷＭデューティ変換装置によれば、制限信号生成部は、周波数がキャリアよりも高く設定されるクロック信号を出力する発振回路を備える。そして、カウンタは、タイミング信号が出力された時点からクロック信号に基づきカウント動作を開始すると共にデューティ制限信号をアクティブにする。それから、デューティ制限信号に相当する時間だけカウント動作を継続した後、デューティ制限信号をインアクティブにする。
このように構成すれば、デューティ制限信号は、タイミング信号が出力された時点からカウンタがカウント動作を行った時間に応じてアクティブとなる。したがって、クロック信号の周波数に対してカウンタのカウント値を設定することで、デューティ制限信号がアクティブとなる時間を容易に設定できる。

請求項７記載のＰＷＭデューティ変換装置によれば、制限信号生成部は、デューティ制限信号に相当する時間を規定するカウント値を書き込み設定するためのレジスタを備える。したがって、例えばアプリケーションに応じて、ＰＷＭデューティの制限値をダイナミックに設定することができる。

第１実施例であり、ＰＷＭデューティ変換装置を中心とする構成を示す機能ブロック図 各信号波形を示すタイミングチャート 電力変換装置の構成を示す図 第２実施例を示す図１の一部相当図 図２相当図 第３実施例を示す図１相当図 ヘッダが付加されたＰＷＭ信号波形を示す図 第４実施例を示す図１相当図 第５実施例を示す図１相当図 図２相当図 第６実施例を示す図１相当図 従来技術を説明する図

（第１実施例）
以下、第１実施例について図１ないし図３を参照して説明する。図３において、電力変換装置１０は、コンバータ２０と、モータジェネレータＭＧを駆動制御するインバータ３０とを備え、マイコン５０（図１参照）により制御される。コンバータ２０には、バッテリ４０が接続され、バッテリ４０はコンバータ２０に直流電力を供給すると共に、コンバータ２０を介して回生される直流電力を蓄電する。また、コンバータ２０は、バッテリ４０より供給される直流電力を昇圧してインバータ３０へ出力し、インバータ３０から出力された直流電力を降圧してバッテリ４０へ出力する。

以下、コンバータ２０の構成を説明する。バッテリ４０の正極側にコンデンサ２３及びリアクトル２４の一端が接続され、負極側にコンデンサ２３の他端とスイッチング素子（例えばＩＧＢＴ）２２のエミッタ端子が接続されている。スイッチング素子２１とスイッチング素子２２とは直列に接続されており、リアクトル２４の他端は、スイッチング素子２１のエミッタ端子及びスイッチング素子２２のコレクタ端子に接続されている。

スイッチング素子２１のコレクタ端子はインバータ３０の一端側に接続され、スイッチング素子２２のエミッタ端子は、インバータ３０の他端側に接続されている。スイッチング素子２１のコレクタ−エミッタ間には、フリーホイールダイオードＤ１が逆並列に接続され、同様にスイッチング素子２２のコレクタ−エミッタ間にもダイオードＤ２が接続されている。

インバータ３０の直流母線はコンバータ２０の入出力端子に接続され、インバータ３０は、コンバータ２０によって昇圧された直流電力を三相交流に変換してモータジェネレータＭＧに出力する。また、モータジェネレータＭＧが発電機として働く場合は、モータジェネレータＭＧから出力される交流電力を直流に変換してコンバータ２０に出力する。更に、インバータ３０とコンバータ２０との共通接続点間には、コンデンサ３１が接続されている。
インバータ３０は、６つのスイッチング素子３４〜３９が三相ブリッジ接続されて構成されている。各スイッチング素子３４〜３９のコレクタ−エミッタ間には、フリーホイールダイオードＤ３〜Ｄ８がそれぞれ逆並列に接続されている。インバータ３０の各相出力端子は、モータジェネレータＭＧの各相コイル（図示略）の一端に接続されている。

コンバータ２０の各スイッチング素子２１，２２及びインバータ３０の各スイッチング素子３４〜３９は、上アーム側のスイッチング素子がオンの場合は下アーム側のスイッチング素子がオフ、上アーム側のスイッチング素子がオフの場合は下アーム側のスイッチング素子がオンとなるように、マイコン５０でスイッチング制御（オン／オフ制御）される。
この電力変換装置１０によれば、マイコン５０によるコンバータ２０の各スイッチング素子２１，２２及びインバータ３０の各スイッチング素子３４〜３９のスイッチング制御により、バッテリ４０の直流電力がコンバータ２０で昇圧されてインバータ３０で三相交流に変換され、モータジェネレータＭＧが駆動される。一方、モータジェネレータＭＧが発電機として働く場合は、モータジェネレータＭＧから出力される交流電力がインバータ３０で直流電力に変換され、更にコンバータ２０で降圧されてバッテリ４０に回生される。

図１に示すのは、上記インバータ３０を構成する１相，例えばＵ相の下アームに相当する部分であり、３個のスイッチング素子３５ａ，３５ｂ，３５ｃが、モータジェネレータＭＧの巻線の一端と、グランドとの間に接続されている。したがって、これらのスイッチング素子３５ａ，３５ｂ，３５ｃは、共通のゲート信号が与えられて同時にスイッチングされる。また、これらのスイッチング素子３５ａ，３５ｂ，３５ｃには、夫々に対応して温度検出素子としてのダイオード６１ａ，６１ｂ，６１ｃ（信号源）が併設されており、対応するスイッチング素子と個別にワンパッケージ化されている。

ダイオード６１ａ，６１ｂ，６１ｃのカソードはグランドに接続され、アノードには、定電流回路６２ａ，６２ｂ，６２ｃを介して電源６３が接続されている。但し、電源６３は、バッテリ４０の電源がコンバータ２０を介して供給されるものである。これらのダイオード６１ａ，６１ｂ，６１ｃのアノード電圧は、対応するスイッチング素子３５ａ，３５ｂ，３５ｃの温度検出信号として、後述するようにマイコン５０により参照される。ここで、ダイオード６１ａ，６１ｂ，６１ｃそれぞれを、Ａｃｈ，Ｂｃｈ，Ｃｃｈと定義する。

ダイオード６１ａ，６１ｂ，６１ｃのアノードは、切り替え部（マルチプレクサ）７１の３つの入力端子にそれぞれ接続されており、切り替え部７１の出力端子は、デューティ変換部７２（ＰＷＭ信号生成部）の入力端子に接続されている。切り替え部７１の入力切り替え制御は、入力切替制御部７３より出力される制御信号によって行われる。したがって、切り替え部７１からは、Ａｃｈ，Ｂｃｈ，Ｃｃｈのアノード電圧（アナログ入力信号）がデューティ指令として、順次切り替えられて出力される。

デューティ変換部７２には、基準波生成部７４（タイミング信号生成部）より三角波が基準波（キャリア）として入力される。デューティ変換部７２は、基準波の振幅とデューティ指令に相当する各ｃＨのアノード電圧とをコンパレータによりを比較することで（図２（ａ）参照）デューティ信号（ＰＷＭ信号）を生成し、次段の出力制御部７５（デューティ制限部）に出力する。すなわち、上記デューティ信号は、各周期毎にＡｃｈ，Ｂｃｈ，Ｃｃｈに対応したデューティに切り替わる信号となる（図２（ｃ）参照）。

基準波生成部７４は、コンパレータ７４ａ,マルチプレクサ７４ｂ，充放電部７４ｃで構成されている。コンパレータ７４ａの反転入力端子にはマルチプレクサ７４ｂの出力端子が接続されており、マルチプレクサ７４ｂは、切り替え制御信号に応じて２つの基準電圧ＶTH，ＶTLを選択して出力する。基準電圧ＶTH，ＶTLは、それぞれ基準波振幅の最大値，最小値付近に設定されている。

マルチプレクサ７４ｂの切り替え制御信号は、コンパレータ７４ａの出力信号である。充放電部７４ｃは、図示しないが、前記出力信号に応じて、コンデンサに対し定電流による充放電を繰り返すことで三角波を生成し、基準波として出力する。ここで、コンパレータ７４ａの出力信号は、三角波の振幅が上昇する期間はハイレベル，振幅が下降する期間はローレベルとなる矩形波信号となるので、当該信号を基準波上下限信号（タイミング信号）として出力する。すなわち、基準波上下限信号は、基準波と同じ周期でデューティ５０％の矩形波となる（図２（ｄ）参照）。

基準波上下限信号は、入力切り替え制御部７３，上限信号生成部７６（制限信号生成部，カウンタ），下限信号生成部７７（制限信号生成部，カウンタ）にそれぞれ入力される。入力切り替え制御部７３は、基準波上下限信号の立ち上がりエッジが入力されることにカウント値０，１，２，０，１，２，…を繰り返す２ビットカウンタであり、切り替え部７１は、上記カウント値に応じて入力される信号を順次Ａｃｈ，Ｂｃｈ，Ｃｃｈに切り換えて選択する。

上限信号生成部７６，下限信号生成部７７もカウンタで構成されるが、これらには、発振回路７８（制限信号生成部）により出力されるクロック信号ＣＬＫがカウントクロックとして入力されている。ここで、図２（ｂ）に示すように、クロック信号ＣＬＫの周波数は、基準波の周波数よりも十分高い値に設定されている。そして、上限信号生成部７６は、基準波上下限信号がハイレベルを示す期間はリセットされ、ローレベルを示す期間だけクロック信号ＣＬＫに基づくカウント動作を行う。一方、下限信号生成部７７は、基準波上下限信号がローレベルを示す期間はリセットされ、基準波上下限信号がハイレベルを示す期間だけクロック信号ＣＬＫに基づくカウント動作を行う。すなわち、基準波上下限信号は、これらのリセット信号となっている。

また、上限信号生成部７６，下限信号生成部７７は、カウント値が設定されるレジスタやコンパレータを内蔵しており、リセット信号がインアクティブになるとカウント動作をスタートし、それぞれが出力するデューティ上限信号（デューティ制限信号），デューティ下限信号（デューティ制限信号）をハイレベル（アクティブ）にする。そして、それぞれのレジスタ値に設定されているカウントに達すると、デューティ上限信号，デューティ下限信号をローレベルに変化させる。

デューティ上限信号，デューティ下限信号は、出力制御部７５に入力される。出力制御部７５は、ＡＮＤゲート７５ａ（第２ゲート）,ＯＲゲート７５ｂ（第１ゲート）及び７５ｃ（第３ゲート）で構成されており、ＡＮＤゲート７５ａ,ＯＲゲート７５ｂの入力端子の一方には、デューティ変換部７２からのデューティ信号が入力される。ＡＮＤゲート７５ａの入力端子の他方（負論理）にはデューティ上限信号が入力され、ＯＲゲート７５ｂの入力端子の他方には、デューティ下限信号が入力される。そして、ＡＮＤゲート７５ａ,ＯＲゲート７５ｂの出力端子は、ＯＲゲート７５ｃの入力端子にそれぞれ接続されており、ＯＲゲート７５ｃからは、制限付きのデューティ信号（Ｌ）が出力される。デューティ信号（Ｌ）は、フォトカプラ７９を介してマイコン５０の入力端子に入力される。

次に、本実施例の作用について図２を参照して説明する。図２（ｄ）に示すように、基準波上下限信号の立ち上がりは、基準波の振幅が最小となるタイミングに同期しており、基準波上下限信号の立ち下がりは、基準波の振幅が最小となるタイミングに同期している。そして、上限信号生成部７６は、基準波上下限信号の立ち上がりからカウント動作を開始し、下限信号生成部７７は、基準波上下限信号の立ち下がりからカウント動作を開始する。したがって、デューティ上限信号は、基準波の振幅が最小を示すタイミングからハイレベルとなり（図２（ｆ）参照）、デューティ下限信号は、基準波の振幅が最高を示すタイミングからハイレベルとなる（図２（ｅ）参照）。

ここで、デューティ上限信号，デューティ下限信号は、それぞれデューティ１２．５％に相当する期間のハイレベルパルスとなるように、上限信号生成部７６，下限信号生成部７７内部のレジスタ値が設定されているとする。デューティ信号と、デューティ下限信号とは、両者のＯＲ信号がＯＲゲート７５ｂ，７５ｃを介して出力される。したがって、図２（ｃ）に示すデューティ信号において、Ｂｃｈのデューティが０％であっても、デューティ信号（Ｌ）は、デューティ下限値１２．５％となるように出力される（図２（ｇ）参照）。

一方、デューティ信号とデューティ上限信号とは、後者の反転とのＡＮＤ信号がＡＮＤゲート７５ａ，ＯＲゲート７５ｃを介して出力される。したがって、図２（ｃ）に示すデューティ信号において、Ａｃｈのデューティが１００％であっても、デューティ信号（Ｌ）は、１００％より１２．５％を減じたデューティ上限値８８．５％となるように出力される（図２（ｇ）参照）。

ここで、精度について具体数値例を検討する。例えば基準波周期が５ｍｓ（周波数２００Ｈｚ）であり、クロック信号ＣＬＫの周期が２．５μｓ（周波数４００ｋＨｚ），発振回路７８の精度が±３０％であるとする。デューティ制限信号を１０カウントで生成すると、基準波とクロック信号ＣＬＫとが非同期であるため、１クロックパルス分の誤差を含むことを想定すると、ばらつきは、
２．５μｓ×１０×１．３−２．５μｓ×９×０．７＝１６．７５μｓ
となる。１６．７５μｓは、デューティ換算では０．３３５％であるから、デューティ下限値，上限値を０％，１００％に近い値に設定することが可能である。

以上のように本実施例によれば、デューティ変換部７２は、３つのダイオード６１ａ，６１ｂ，６１ｃが検出した温度に対応するＡｃｈ，Ｂｃｈ，Ｃｃｈの各デューティ指令信号をシリアルに配列して、三角波の基準波と比較することで１つのＰＷＭ信号を生成する。基準波生成部７４は、基準波振幅の最小値及び最大値に対応する基準波上下限信号を生成し、上限信号生成部７６及び下限信号生成部７７は、基準波上下限信号をトリガとしてデューティ制限信号を生成すると、出力制御部７５は、ＰＷＭ信号とデューティ制限信号とを合成して出力する。

すなわち、デューティ上限信号及び下限信号は、基準波に同期したタイミングで出力されるので、それらの制限幅を上限信号生成部７６及び下限信号生成部７７が決定することで、より簡単な構成で、ＰＷＭ信号デューティの上限及び下限を高い精度で制限できる。そして、上限信号生成部７６及び下限信号生成部７７は、デューティ上限信号，デューティ下限信号をそれぞれハイレベルパルスとして出力し、ＯＲゲート７５ｂは、ＰＷＭ信号とデューティ下限信号との論理和信号を出力し、ＡＮＤゲート７５ａは、ＰＷＭ信号と、デューティ上限信号の反転との論理積信号を出力し、ＯＲゲート７５ｃは、ＯＲゲート７５ｂ，ＡＮＤゲート７５ａの出力信号の論理和を出力する。したがって、ＰＷＭデューティの下限を、デューティ下限信号のハイレベルパルス幅で規定し、デューティの上限は、デューティ１００％のパルス幅よりデューティ上限信号の時間幅を減じたパルス幅で規定できる。

また、基準波生成部７４は、基準波振幅が最小値又は最大値を示すタイミングに同期して出力される、基準波周期と同じ周期を有するデューティ５０％の矩形波を基準波上下限信号として生成するので、当該信号のレベルが変化するエッジが、基準波振幅の最小値又は最大値を示すことになる。したがって、１つの信号により、デューティ下限信号及びデューティ上限信号の双方を出力するためのタイミングを与えることができ、構成が簡単になる。また、基準波上下限信号を、基準波生成部７４においてコンデンサを定電流により交互に充電，放電を切り替えるための制御信号と共通化したので、基準波上下限信号を生成するための独立した構成を設ける必要が無い。

そして、周波数が基準波よりも高く設定されるクロック信号ＣＬＫを出力する発振回路７８を備え、上限信号生成部７６及び下限信号生成部７７は、基準波上下限信号の一方及び他方のエッジからクロック信号ＣＬＫに基づきカウント動作を開始してデューティ制限信号をアクティブにすると、デューティ制限信号に相当する時間だけカウント動作を継続した後、当該信号をインアクティブにする。したがって、クロック信号ＣＬＫの周波数に対してカウンタのカウント値を設定することで、デューティ制限信号がアクティブとなる時間を容易に設定できる。

（第２実施例）
図４及び図５は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図４は図１の一部相当図であり、第２実施例では、デューティ上下限設定レジスタ８０を設けることで、上限信号生成部７６Ａ，下限信号生成部７７Ａより出力されるデューティ上限信号，デューティ下限信号の時間幅を変更可能としたものである。

上限信号生成部７６Ａはカウンタ７６ａ及び演算部７６ｂを備え、下限信号生成部７７Ａはカウンタ７７ａ及び演算部７７ｂを備えている。デューティ上下限設定レジスタ８０は、マイコン５０により書き込み設定が行われ、書き込まれたレジスタ値は、演算部７６ｂ及び７７ｂに入力される。演算部７６ｂ及び７７ｂはコンパレータであり、それぞれカウンタ７６ａ，７７ａのカウント値とデューティ上下限設定レジスタ８０のレジスタ値とを比較する。そして、カウント値がレジスタ値以下を示す間は、デューティ上限信号，デューティ下限信号をハイレベルに維持し、カウント値がレジスタ値を超えるとローレベルに変化させる。

次に、第２実施例の作用について図５を参照して説明する。例えば、図５（ｅ）に下向き矢印で示すタイミングにおいて、マイコン５０が、デューティ上下限設定レジスタ８０のレジスタ値を、デューティ１２．５％相当値から２５％相当値に書き替えたとする。これにより、以降のデューティ下限信号は２５％設定され、デューティ上限信号は７５％設定される。尚、ここでは変更された状態を分かり易くするため、値を極端に変更した例を示している。

以上のように第２実施例によれば、デューティ制限信号に相当する時間を規定するカウント値を書き込み設定するためのデューティ上下限設定レジスタ８０を備えたので、例えばアプリケーションに応じて、ＰＷＭデューティの制限値をダイナミックに設定することができる。

（第３実施例）
図６及び図７は第３実施例であり、第１実施例と異なる部分について説明する。第３実施例は、第１実施例の構成について、ＰＷＭ信号に基準波周期を示すパルスを含むヘッダを付加する機能を、出力制御部７５に替わる出力制御部８１（デューティ制限部）に追加したものである。出力制御部８１は、出力制御部７５にマルチプレクサ（ＭＰＸ）８１ａ，３ビットカウンタ８１ｂを追加して構成されている。

３ビットカウンタ８１ｂは、デューティ上限信号の立ち上がりエッジでカウント動作を行い、「０〜５」を循環的にカウントする。マルチプレクサ８１ａの３つの入力端子の１つはハイレベルにプルアップされ（Ｈ）、他の１つはローレベルにプルダウンされ（Ｌ）、残りの１つはＯＲゲート７５ｃの出力端子に接続されている（ＯＲ）。マルチプレクサ８１ａの切り替え制御は３ビットカウンタ８１ｂのカウント値によって行われ、カウント値「０，１」では入力端子Ｌを選択し、カウント値「２」では入力端子Ｈを選択し、カウント値「３〜５」では入力端子ＯＲを選択する。

したがって、マルチプレクサ８１ａより出力されるＰＷＭ信号は、図７に示す波形となり、基準波周期の６周期が１つのサイクル（検出周期）となる。前半の３周期はヘッダとなり、後半の３周期が３つのデューティ信号Ａｃｈ，Ｂｃｈ，Ｃｃｈとなる。ヘッダにおいては、冒頭の２周期がローレベルであり、最後の１周期が基準波周期に相当する１００％デューティのパルスｈ１となる。
そして、入力切り替え制御部７３Ａには、基準波上下限信号に替えて、出力制御部８１より与えられる制御信号に基づいて入力切り替えを行う。例えば、３ビットのカウント値を与えて、カウント値「０〜２」では切り替えを行わずにホールドし、カウント値「３〜５」ではＡｃｈ，Ｂｃｈ，Ｃｃｈを切り換えるようにする。

また、マイコン５０は、上記ＰＷＭ信号が入力されると、冒頭の２周期がローレベルを示すことでヘッダであることを認識し、３周期目のパルス幅によって基準波周期を取得する。すなわち、マイコン５０が各チャネルのデューティを正確に検出するには、基準波周期を正確に把握する必要があるため、ＰＷＭ信号にデューティ１００％のパルスを付加し、当該パルスを基準としてデューティを正確に求める。そして、ヘッダに続くＡｃｈ，Ｂｃｈ，Ｃｃｈの各デューティ信号が示すパルス幅ａ１，ｂ１，ｃ１を取得すると、各チャネルのデューティを、ａ１／ｈ１，ｂ１／ｈ１，ｃ１／ｈ１により演算して求める。

以上のように第３実施例によれば、出力制御部８１は、デューティ制限信号を合成したＰＷＭ信号に、基準波周期に対応するデューティ１００％のパルスを付加して出力する。したがって、マイコン５０は当該パルスを基準としてデューティを正確に求めることができる。そして、ＰＷＭデューティに上限を設定すれば、ヘッダとそれに続いて出力されるＰＷＭデューティパルスとの境界を明確に判別できる。

（第４実施例）
図８は第４実施例であり、第１実施例と異なる部分について説明する。第４実施例では、切り替え部７１及び入力切り替え制御部７３を削除し、デューティ変換部７２を各チャネルについて設け、Ａｃｈデューティ変換部７２Ａ，Ｂｃｈデューティ変換部７２Ｂ，Ｃｃｈデューティ変換部７２Ｃとしている。これらのデューティ変換部７２Ａ〜７２Ｃには、対応するチャネルのダイオード６１のアノード電圧が個別に入力されており、また、基準波生成部７４が出力する基準波が共通に入力されている。

そして、出力制御部７５に替わる出力制御部８２には、基準波上下限信号が入力されている。出力制御部８２は、内部に切替部７１及び入力切替制御部７３に相当する機能を内蔵しており、基準波上下限信号のエッジをカウントすることで各デューティ変換部７２Ａ〜７２Ｃより入力されるデューティパルスを切り替えて、第１実施例と同様に１つのＰＷＭ信号を生成する。以上のように構成される第４実施例による場合も、第１実施例と同様の効果が得られる。

（第５実施例）
図９及び図１０は第５実施例であり、第１実施例と異なる部分について説明する。第５実施例では、基準波生成部７４に替わる基準波生成部８３は、２つのコンパレータ８３ａ，８３ｂを使用し、これらのコンパレータ８３ａ，８３ｂの出力信号をラッチ（ＲＳフリップフロップ）８３ｃで受けて基準波上下限信号を生成する。尚、基準波は、コンパレータ８３ａの反転入力端子，コンパレータ８３ｂの非反転入力端子に入力されている。コンパレータ８３ａの非反転入力端子には、基準波振幅の最小値付近に相当する基準電圧ＶＴＬが与えられ、コンパレータ８３ｂの反転入力端子には、基準波振幅の最大値付近に相当する基準電圧ＶＴＨが与えられている。

コンパレータ８３ｂは、基準波の振幅が基準電圧ＶＴＨを超えるとラッチ８３ｃにセット信号を出力し、コンパレータ８３ａは、基準波の振幅が基準電圧ＶＴＬを下回るとラッチ８３ｃにリセット信号を出力する。その結果、図１０（ｄ）に示す基準波上下限信号は、図２（ｄ）に示す基準波上下限信号に対して逆相の信号になる。以上のように構成される第５実施例による場合も、第１実施例と同様の効果が得られる。

（第６実施例）
図１１は第６実施例である。第６実施例は、第１実施例の構成をスイッチング電源回路に適用したものである。電源ＶＩＮとグランドとの間には、ＰチャネルＭＯＳＦＥＴ９１（スイッチング素子，出力トランジスタ）及びダイオード９２の直列回路が接続されており、両者の共通接続点（ＦＥＴ９１のドレイン，ダイオード９２のアノード）は、コイル９３を介してコンデンサ９４及び負荷９５の一端に接続されている。コンデンサ９４及び負荷９５の他端は、グランドに接続されている。コイル９３及び負荷９５の共通接続点は電源出力端子であり、出力電圧ＶＯＵＴが出力される。

前記電源出力端子は、抵抗素子９６及び９７の直列回路を介してグランドに接続されており、抵抗素子９６及び９７の共通接続点は、差動増幅器９８（信号源）の反転入力端子に接続されている。差動増幅器９８の非反転入力端子には、基準電圧Ｖrefが与えられており、差動増幅器９８の出力端子は、第１実施例の切替部７１に替わってデューティ変換部７２の入力端子に接続されている。そして、出力制御部７５より出力される制限付きのデューティ信号（Ｌ）は、ＮＯＴゲート９９（ドライブ回路）を介してＰチャネルＭＯＳＦＥＴ９１のゲートに与えられる。以上がスイッチング電源回路１００を構成している。この場合、差動増幅器９８により出力される信号が、デューティ指令信号となる。

以上のように構成することで、スイッチング電源回路１００では、ＰチャネルＭＯＳＦＥＴ９１が、デューティの上限及び下限が制限されたデューティ信号（Ｌ），ＰＷＭ信号によってスイッチングされることになる。

ここで、スイッチング電源回路１００のように、ＰＷＭ信号が１つの信号源に基づくデューティ指令信号に応じて生成されるものにおいてもデューティの上限，下限を制限することは必要である。スイッチング電源回路１００では、電源ＶＩＮの変動や負荷９５の変動によって、差動増幅器９８の出力電圧がキャリア振幅の最大値を超えたり、最小値を下回ることがある。すると、ＰＷＭパルスに「抜け」が発生してＰチャネルＭＯＳＦＥＴ９１のスイッチング動作にも「抜け」が生じる。

また、上記のような「抜け」が発生すればスイッチング周波数が増減するので、予め定めたフィルタの時定数で対応できなくなりノイズを増加させることになる。したがって、ＰＷＭ信号のデューティについて上限，下限を制限すれば、スイッチング制御を安定して行うことが可能となる。但し、デューティに制限を加えると、差動増幅器９８の出力電圧に基づくデューティ指令と、実際に行われるスイッチング動作とが対応しなくなるため、出力電圧ＶＯＵＴの精度を低下させることにも繋がる。そこで、上記のような弊害を極力小さくするためには、デューティの上限，下限を１００％，０％の近傍に高い精度で設定する必要がある。そのためにも、本実施例のように高精度でデューティを制限できる構成は、電源回路等への適用に極めて有効である。

以上のように第６実施例によれば、スイッチング電源回路１００の制御に使用されるＰＷＭ信号についてデューティ指令の上限，下限を制限することで、スイッチング制御の安定化を図り、出力電源電圧の精度を向上させることができる。

本発明は上記した、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
第２実施例において、デューティ上限信号と、デューティ下限信号とを設定するためのレジスタを個別に設けても良い。
第３実施例において、入力切替制御部７４に対して、第１実施例と同様に、基準波上下限信号を入力して切替部７１を制御しても良い。
また、第３実施例においてＰＷＭ信号にヘッダを設ける替わりに、マイコン５０に基準波を直接入力して、マイコン５０が自身で基準波周期を検出しても良い。
第２実施例を、第３〜第５実施例に適用しても良い。

第４，第５実施例に、第３実施例のヘッダを付加する構成を組み合わせて実施しても良い。
ＰＷＭ信号に付加するヘッダの形式は、第３実施例に示すものに限らず、何らかの形で基準波の周期を示すデータを含むものであれば良い。
基準波上下限信号を、基準波生成部と独立に構成しても良い（但し、少なくとも基準波と基準波上下限信号との同期をとる必要はある）。
基準波の振幅が最大値を示すタイミングで出力する基準波上限信号と、同振幅が最小値を示すタイミングで出力する基準波下限信号とを個別に出力しても良い。この場合、基準波生成部内の充放電部及び、上限信号生成部，下限信号生成部を、上記各信号に対応するように構成すれば良い。

スイッチング素子は、ＩＧＢＴに限ることなく、バイポーラトランジスタやＭＯＳＦＥＴでも良い。
信号源は、スイッチング素子の温度を検出するものに限ることはない。
例えば、第１実施例の構成を、１組のスイッチング素子３５及びダイオード６１のみとして、切り替え部７１及び入力切替制御部７３を削除し、単一のＰＷＭ信号についてデューティの上限，下限を制限しても良い。
インバータ３０のような電力変換装置や、スイッチング電源回路１００のような電源回路に限らず、複数の信号源に対応するデューティ指令信号を処理するものであれば適用が可能である。

３５はスイッチング素子、５０はマイクロコンピュータ、６１はダイオード（信号源）、７２はデューティ変換部（ＰＷＭ信号生成部）、７４は基準波生成部（タイミング信号生成部）、７５は出力制御部（デューティ制限部）、７５ａはＡＮＤゲート（第２ゲート）、７５ｂはＯＲゲート７５（第１ゲート）、７５ｃはＯＲゲート（第３ゲート）、７６は上限信号生成部（制限信号生成部，カウンタ）、７７は下限信号生成部（制限信号生成部，カウンタ）、７８は発振回路（制限信号生成部）、８０はデューティ上下限設定レジスタ、８１，８２は出力制御部（デューティ制限部）、８３は基準波生成部（タイミング信号生成部）、９８は差動増幅器（信号源）を示す。

Claims (7)

1. 信号源に対応するデューティ指令信号を三角波のキャリアと比較することでＰＷＭ信号を生成するＰＷＭ信号生成部と、
   前記キャリアの振幅の最小値及び最大値に対応するタイミング信号を生成するタイミング信号生成部と、
   前記タイミング信号をトリガとして、デューティの上限を制限するための上限信号及びデューティの下限を制限するための下限信号からなるデューティ制限信号を生成して出力する制限信号生成部と、
   前記ＰＷＭ信号と、前記デューティ制限信号とを合成して出力するデューティ制限部とを備え、
   前記ＰＷＭ信号生成部は、複数の信号源に対応する複数のデューティ指令信号をシリアルに配列して、１つのＰＷＭ信号を生成することを特徴とするＰＷＭデューティ変換装置。
2. 前記デューティ制限部は、前記デューティ制限信号を合成したＰＷＭ信号に、前記キャリアの周期に対応するデューティ１００％のパルスを付加して出力することを特徴とする請求項１記載のＰＷＭデューティ変換装置。
3. 前記制限信号生成部は、前記デューティ下限信号，前記デューティ上限信号を、それぞれハイレベルパルスとして出力し、
   前記デューティ制限部は、前記ＰＷＭ信号と、前記デューティ下限信号との論理和信号を出力する第１ゲートと、
   前記ＰＷＭ信号と、前記デューティ上限信号の反転との論理積信号を出力する第２ゲートと、
   前記第１，第２ゲートの出力信号の論理和信号を出力する第３ゲートとで構成されることを特徴とする請求項１又は２記載のＰＷＭデューティ変換装置。
4. 前記タイミング信号生成部は、前記キャリアの振幅が最小値又は最大値を示すタイミングに同期して出力される、前記キャリアの周期と同じ周期を有するデューティ５０％の矩形波を、前記タイミング信号として生成することを特徴とする請求項１から３の何れか一項に記載のＰＷＭデューティ変換装置。
5. コンデンサを定電流によって交互に充電，放電させることで前記キャリアを生成するキャリア生成部を備え、
   前記タイミング信号を、前記キャリア生成部において前記充電，放電を切り替えるための制御信号と共通化したことを特徴とする請求項４記載のＰＷＭデューティ変換装置。
6. 前記制限信号生成部は、
   周波数が前記キャリアよりも高く設定されるクロック信号を出力する発振回路と、
   前記タイミング信号生成部によってタイミング信号が出力された時点から、前記クロック信号に基づきカウント動作を開始すると共に前記デューティ制限信号をアクティブにして、
   前記デューティ制限信号に相当する時間だけカウント動作を継続した後、前記デューティ制限信号をインアクティブにするカウンタとで構成されることを特徴とする請求項１から５の何れか一項に記載のＰＷＭデューティ変換装置。
7. 前記制限信号生成部は、前記デューティ制限信号に相当する時間を規定するカウント値を書き込み設定するためのレジスタを備えることを特徴とする請求項６記載のＰＷＭデューティ変換装置。

Images