TWI387185B - 用於交錯式功因修正器的控制裝置 - Google Patents

用於交錯式功因修正器的控制裝置 Download PDF

Info

Publication number
TWI387185B
TWI387185B TW098134609A TW98134609A TWI387185B TW I387185 B TWI387185 B TW I387185B TW 098134609 A TW098134609 A TW 098134609A TW 98134609 A TW98134609 A TW 98134609A TW I387185 B TWI387185 B TW I387185B
Authority
TW
Taiwan
Prior art keywords
signal
coupled
output
control
control module
Prior art date
Application number
TW098134609A
Other languages
English (en)
Other versions
TW201108578A (en
Inventor
dan yi Chen
Chung Ping Ku
Chih Yuan Liu
Hsien Yi Tasi
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Publication of TW201108578A publication Critical patent/TW201108578A/zh
Application granted granted Critical
Publication of TWI387185B publication Critical patent/TWI387185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Description

用於交錯式功因修正器的控制裝置
本發明是有關於一種控制裝置，特別是指一種應用於交錯式功因修正器的控制裝置。
參閱圖1，習知的交錯式功因修正器900包含一第一控制模組910、一第二控制模組920、第一功率開關930、第二功率開關940及一交錯電路950。第一控制模組910根據一流過一電感(L1)的電流(IL1 )，使得第一功率開關930在開啟(ON)模式與關閉(OFF)模式之間運作而從第一控制模組910輸出一第一控制訊號(VD1 )。當第一控制模組910偵測到電流(IL1 )為零時，第一控制模組910所輸出的第一控制訊號(VD1 )會成高準位，使得第一功率開關930切換為開啟(ON)模式；第二控制模組920根據一流過一電感(L2)的電流(IL2 )，使得第二功率開關940在開啟模式與關閉模式之間運作而從第二控制模組920輸出一第二控制訊號(VD2 )。當第二控制模組920偵測到電流(IL2 )為零時，第二控制模組920所輸出的第二控制訊號(VD2 )會成高準位，使得第二功率開關940切換為開啟(ON)模式。交錯電路950控制第一控制模組910與第二控制模組920分別輸出第一控制訊號(VD1 )及第二控制訊號(VD2 )，其中兩訊號的相位差為T/2，即180O ，T為電流(IL1 )的週期，如圖2a所示。
參閱圖2a到2e，圖2a說明電流(IL1 )及電流(IL2 )的波形，其中S1及S2分別表示在理想狀態下的電流(IL1 )及電流(IL2 )；S3表示具有領先(lead)零點(zero point)的電流(IL2 )；S4表示具有落後(lag)零點的電流(IL2 )。圖2b說明對應圖2a中S1的第一控制訊號(VD1 )的波形。圖2c說明對應圖2a中S2的第二控制訊號(VD2 )的波形。圖2d及2e分別說明對應圖2a中S3及S4的第二控制訊號(VD2 )的波形。圖2a中的S1表示電流(IL2 )在理想狀態下具有一個在時間t0的零點，然而，電流(IL2 )的零點會受到外界干擾而飄移。舉例來說，圖2a中的S3顯示電流(IL2 )具有一個在時間t2的領先零點，及圖2a中的S4顯示電流(IL2 )具有一個在時間t1的落後零點。
因此，電流(IL2 )零點的飄移會導致第二控制訊號(VD2 )的責任週期(duty cycle)的變動，如圖2d所示，或是第二控制訊號(VD2 )的責任週期的發散，如圖2e所示。因此，習知的交錯式功因修正器900無法提供給負載一個穩定的輸出電壓。
因此，本發明之目的，即在提供一種能夠克服前述習知缺點的交錯式功因修正器之控制裝置。
根據本發明的概念係提供一控制裝置交錯驅動一交錯式功因修正器中的一第一轉換電路及一第二轉換電路，使得該交錯式功因修正器產生輸出電壓(VO )。該第一轉換電路及該第二轉換電路皆包含一電感及一功率開關的組合，該第一轉換電路及該第二轉換電路的功率開關分別具有一用以接收第一控制訊號及第二控制訊號的控制端，使得該第一轉換電路及該第二轉換電路的功率開關會根據第一控制訊號及第二控制訊號在一開啟(ON)模式及關閉(OFF)模式之間運作。控制裝置包含：一第一控制模組，用以偵測一流過該第一轉換電路中電感的電流，並根據該交錯式功因修正器所產生的該輸出電壓(VO )而輸出一回授補償訊號(Vcomp)，且根據該基於其所偵測的電流及該回授補償訊號(Vcomp)產生的第一控制訊號而產生一第一驅動訊號(Q_master)，該第一控制模組還輸出一反相第一驅動訊號(Qn_master)；一第二控制模組，用以偵測一流過該第二轉換電路中電感的電流，且接收來自該第一控制模組的反相第一驅動訊號(Qn_master)，並根據其所接收的該反相第一驅動訊號(Qn_master)輸出一第一重置訊號(S_syn)，且根據該基於其所偵測的電流、該第一重置訊號(S_syn)及一第二重置訊號(S_PTCL)產生的第二控制訊號而產生一第二驅動訊號(Q_slave)，該第二控制模組還輸出一反相第二驅動訊號(Qn_slave)；及一相位調變模組，包括一參考訊號產生器，耦接於該第一控制模組及該第二控制模組，其接收來自該第一控制模組的該反相第一驅動訊號(Qn_master)及該回授補償訊號(Vcomp)與來自該第二控制模組的該第一重置訊號(S_syn)，且根據所接收到的該反相第一驅動訊號(Qn_master)、該回授補償訊號(Vcomp)及該第一重置訊號(S_syn)產生一參考訊號(Sref)，一斜波產生器，耦接於該第二控制模組，其接收來自該第二控制模組的該反相第二驅動訊號(Qn_slave)且根據接收到的該反相第二驅動訊號(Qn_slave)而產生一第一斜波訊號(Sramp1)，及一比較單元，耦接於該參考訊號產生器及該斜波產生器，用以分別接收該參考訊號(Sref)及該第一斜波訊號(Sramp1)，並比較接收到的該參考訊號(Sref)及該第一斜波訊號(Sramp1)，且於該第一斜波訊號(Sramp1)的準位大於該參考訊號(Sref)，輸出具有一預設準位的該第二重置訊號(S_PTCL)；其中，當該第一重置訊號(S_syn)及該第二重置訊號(S_PTCL)其中之一為該預設準位，則該第二控制模組所產生的該第二驅動訊號(Q_slave)會為一將該第二轉換電路中的功率開關切換為關閉模式的準位。
根據本發明的另一概念係提供一交錯式功因修正器，其中包含：一第一轉換電路及一第二轉換電路，分別具有一電感及一功率開關的組合，該第一轉換電路及該第二轉換電路的功率開關皆具有一控制端，其分別接收一第一控制訊號及一第二控制訊號，使得該第一轉換電路及該第二轉換電路的功率開關分別根據該第一控制訊號及該第二控制訊號而運作於一開啟(ON)模式及一關閉模式(OFF)之間；及一控制裝置，用以交錯驅動該第一轉換電路及該第二轉換電路，使得該交錯式功因修正器輸出一輸出電壓(VO )，該控制裝置包括：一第一控制模組，耦接於該第一轉換電路，用以偵測一流過該第一轉換電路中電感的電流，並根據該輸出電壓(VO )而輸出一回授補償訊號(Vcomp)，及根據該基於其所偵測的電流及該回授補償訊號(Vcomp)產生的第一控制訊號而產生一第一驅動訊號(Q_master)，該第一控制模組還輸出一反相第一驅動訊號(Qn_master)，一第二控制模組，耦接於該第二轉換電路，用以偵測一流過該第二轉換電路中電感的電流，且接收來自該第一控制模組的反相第一驅動訊號(Qn_master)，並根據其所接收的該反相第一驅動訊號(Qn_master)輸出一第一重置訊號(S_syn)，且根據該基於其所偵測的電流、該第一重置訊號(S_syn)及一第二重置訊號(S_PTCL)產生的第二控制訊號而產生一第二驅動訊號(Q_slave)，該第二控制模組還輸出一反相第二驅動訊號(Qn_slave)，一相位調變模組，具有：一參考訊號產生器，耦接於該第一控制模組及該第二控制模組，其接收來自該第一控制模組的該反相第一驅動訊號(Qn_master)及該回授補償訊號(Vcomp)與來自該第二控制模組的該第一重置訊號(S_syn)，且根據所接收到的該反相第一驅動訊號(Qn_master)、該回授補償訊號(Vcomp)及該第一重置訊號(S_syn)產生一參考訊號(Sref)，一斜波產生器，耦接於該第二控制模組，用以接收該反相第二驅動訊號(Qn_slave)且根據接收到的該反相第二驅動訊號(Qn_slave)而產生一第一斜波訊號(Sramp1)，及一比較單元，耦接於該參考訊號產生器及該斜波產生器，用以分別接收該參考訊號(Sref)及該第一斜波訊號(Sramp1)，並比較接收到的該參考訊號(Sref)及該第一斜波訊號(Sramp1)，且於該第一斜波訊號(Sramp1)的準位大於該參考訊號(Sref)，輸出具有一預設準位的該第二重置訊號(S_PTCL)；其中，當該第一重置訊號(S_syn)及該第二重置訊號(S_PTCL)其中之一為該預設準位，則該第二控制模組所產生的該第二驅動訊號(Q_slave)會為一將該第二轉換電路中的功率開關切換為關閉模式的準位。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
參閱圖3，本發明交錯式功因修正器100之較佳實施例包含一電磁干擾濾波器(EMI Filter)40、一橋式整流器(Bridge Rectifier)50、第一轉換電路10、一第二轉換電路20及一控制模組30。在本實施例中，交錯式功因修正器100為一臨界導通操作型(Boundary Condition Mode，BCM)功因修正器。
電磁干擾濾波器40耦接一電壓源101且用以濾波其輸入電壓以消除電磁干擾。
橋式整流器50耦接於電磁干擾濾波器40且用以整流被電磁干擾濾波器40所過濾的輸入電壓。
在本實施例中，第一轉換電路10及第二轉換電路20相互平行耦接，且第一轉換電路10及第二轉換電路20分別包含一電感(L1、L2)及一功率開關11、21的組合。第一轉換電路10及第二轉換電路20的功率開關11、21分別具有一用以接收第一控制訊號及第二控制訊號的控制端，使得第一轉換電路10及第二轉換電路20的功率開關11、21會根據第一控制訊號及第二控制訊號在一開啟(ON)模式及關閉(OFF)模式之間運作。
控制裝置30交錯地驅動第一轉換電路10及第二轉換電路20，使得第一轉換電路10及第二轉換電路20提供一輸出電流並對一電容(C)充電。因此，電容(C)的跨壓即為供應給負載60的輸出電壓(VO )。控制裝置30包含一第一控制模組31、一第二控制模組32及一相位調變模組33。
在本實施例中，第一控制模組31具有一分壓電路311、一回授放大單元、一比較器314、一斜波產生器(ramp generator)315、一零電流偵測器(Zero Current Detector，ZCD)316、SR閂鎖器317及一驅動器318。分壓電路311用以接收輸出電壓(VO )且根據輸出電壓(VO )產生一分壓電壓。回授放大單元包括一放大器312及一補償電路313，放大器312具有一作為第一輸入端且耦接於分壓電路311並用以接收其分壓電壓的反相端、一作為第二輸入端且用以接收一參考電壓(Vref)的非反相端，及一輸出端。補償電路313耦接於放大器312的第一輸入端及輸出端，使得回授放大單元在放大器312的輸出端輸出一回授補償訊號(Vcomp)，而本實施例之回授補償訊號(Vcomp)為2.5伏特。比較器314具有一耦接於放大器312的輸出端且用以接收回授補償訊號(Vcomp)的反相端、一用以接收圖4a中的一斜波訊號(Vr)的非反相端，及一輸出端。比較器314比較所接收的回授補償訊號(Vcomp)及斜波訊號(Vr)，且根據比較結果輸出一重置訊號(Rm)。零電流偵測器316耦接於第一轉換電路10的電感(L1)並用以偵測其流過的電流(IL1 )，且於偵測到流過第一轉換電路10中電感(L1)的電流(IL1 )為零時產生一啟動訊號(ZCD_master)，如圖4b所示。SR閂鎖器317具有一耦接於零電流偵測器316且用以接收啟動訊號(ZCD_master)的設定端(set)、一耦接於比較器314的輸出端且用以接收重置訊號(Rm)的重置端(reset)、一用以根據第一控制訊號輸出第一驅動訊號(Q_master)的輸出端，及一輸出反相第一驅動訊號(Qn_master)的反相輸出端。斜波產生器315耦接於SR閂鎖器317的反相輸出端及比較器314的非反相端，用以接收來自SR閂鎖器317的反相輸出端的反相第一驅動訊號(Qn_master)，且根據所接收到的反相第一驅動訊號(Qn_master)輸出斜波訊號(Vr)至比較器314的非反相端。驅動器318耦接於SR閂鎖器317的輸出端及第一轉換電路10的功率開關11，用以接收來自SR閂鎖器317的輸出端的第一驅動訊號(Q_master)，且根據所接收到的第一驅動訊號(Q_master)輸出第一控制訊號至第一轉換電路10中功率開關11的控制端。參閱圖4a到4d，當零電流偵測器316所產生的啟動訊號(ZCD_master)為高準位，則第一驅動訊號(Q_master)為高準位直到斜波產生器315所產生的斜波訊號(Vr)高於回授補償訊號(Vcomp)，即2.5V，使得比較器314的輸出端所輸出的重置訊號(Rm)為高準位。此時，第一驅動訊號(Q_master)從高準位切換至低準位。
在本實施例中，第二控制模組32包括一截止時間同步器(off time synchronizer)321、一零電流偵測器322、SR閂鎖器323及一驅動器324。截止時間同步器321耦接於第一控制模組31中SR閂鎖器317的反相輸出端，用以接收反相第一驅動訊號(Qn_master)，且於偵測到反相第一驅動訊號(Qn_master)在一預設時間達一預設準位時輸出一第一重置訊號(S_syn)。在本實施例中，該預設準位為高準位，且該預設時間為Ts/2，Ts為第一驅動訊號(Q_master)前一週期的週期時間，如圖8所示。零電流偵測器322耦接於第二轉換電路20的電感(L2)，用以偵測其流過的電流(IL2 )，且於偵測到劉過第二轉換電路20中電感(L2)的電流(IL2 )為零時輸出一啟動訊號(ZCD_slave)。SR閂鎖器323具有一耦接於零電流偵測器322且用以接收啟動訊號(ZCD_slave)的設定端(set)、一用以接收一輸出訊號(Rs)的重置端、一用以輸出第二驅動訊號(Q_slave)的輸出端，及一輸出反相第二驅動訊號(Qn_slave)的反相輸出端。驅動器324耦接於SR閂鎖器323的輸出端及第二轉換電路20的功率開關21，用以接收來自SR閂鎖器323的輸出端的第二驅動訊號(Q_slave)，且根據所接收到的第二驅動訊號(Q_slave)輸出第二控制訊號至第二轉換電路20中功率開關21的控制端。
相位調變模組33包括一邏輯閘35、一斜波產生器36、一參考訊號產生器37、一比較單元38。
斜波產生器36耦接於第二控制模組32中SR閂鎖器323的反相輸出端，用以接收反相第二驅動訊號(Qn_slave)，且根據所接收到的反相第二驅動訊號(Qn_slave)輸出一第一斜波訊號(Sramp1)。配合參閱圖5，在本實施例中，斜波產生器36具有一電流源361，及耦接於電流源361與一參考點(例如：地)之間且相互平行連接的一開關(SW1)及一電容362。開關(SW1)具有一耦接於第二控制模組32中SR閂鎖器323的反相輸出端的控制端365，用以接收反相第二驅動訊號(Qn_slave)，而電容362的跨壓則作為第一斜波訊號(Srampl)。參閱圖6b及6c，當反相第二驅動訊號(Qn_slave)為低準位，則開關(SW1)為關閉模式，使得電容362被電流源361以電流(Is)充電至一個與回授補償訊號(Vcomp)相同的準位，且在充電過程中可獲得第一斜波訊號(Srampl)。因此，電容362的充電週期(TON )可表示成：
C S ‧V comp =I S ‧T ON
其中，Cs為電容362的電容值。在本實施例中，電容362的充電週期(TON )係為第二驅動訊號(Q_slave)的責任週期。
參考訊號產生器37耦接於第一控制模組31及第二控制模組32，用以接收來自第一控制模組31的反相第一驅動訊號(Qn_master)及回授補償訊號(Vcomp)，且根據所接收到的反相第一驅動訊號(Qn_master)、回授補償訊號(Vcomp)及第一重置訊號(S_syn)輸出一參考訊號(Sref)。如圖5所示，在本實施例中，參考訊號產生器37包括一斜波電路371及一緩衝器372。斜波電路371包括一串聯連接的第一電流源374、一第一開關(SW2)、一第二開關(SW3)、一第二電流源375、一電容376、一第三開關(SW4)、一第四開關(SW5)及一SR閂鎖器373。第一開關(SW2)及第二開關(SW3)皆具有一控制端。電容376耦接於第一開關(SW2)及第二開關(SW3)的第一共接點(n1)與第二電流源375之間。第三開關(SW4)平行耦接於電容376，且具有一耦接於截止時間同步器321的控制端，用以接收第一重置訊號(S_syn)。第四開關(SW5)耦接於第一共接點(n1)且具有一控制端。SR閂鎖器373具有一耦接於第二控制模組32的截止時間同步器321且用以接收第一重置訊號(S_syn)的設定端(set)、一耦接於第一控制模組31中SR閂鎖器317的反相輸出端且用以接收反相第一驅動訊號(Qn_master)的重置端、一耦接於第一開關(SW2)的控制端的輸出端，及一耦接於第二開關(SW3)及第四開關(SW5)的控制端的反相輸出端。本實施例之緩衝器372係為一單增益緩衝器，且具有一耦接於第一控制模組31中放大器312的輸出端且作為第一輸入端的非反相端，用以接收回授補償訊號(Vcomp)，及耦接於第二電流源375及電容376的一第二共接點(n2)的一第二輸入端及一輸出端。第一共接點(n1)產生一第二重置訊號(Sramp2)，且於第四開關(SW5)為開啟模式時，第二重置訊號(Sramp2)係為參考訊號(Sref)。參閱圖7a到7d，在t1到t2的時間內，當第一重置訊號(S_syn)為高準位，且第一開關(SW2)及第四開關(SW5)為導通，第二開關(SW3)及第三開關(SW4)為非導通，使得第一電流源374會在t1到t2的時間內以電流(Is2)對電容376充電。因此，電容376的跨壓(Vn)可表示為：
其中，Cs2為電容376的電容值且Ts為第一驅動訊號(Q_master)的週期。第二共接點(n2)的電位會被維持與回授補償訊號(Vcomp)相同的準位，且在此情況下，參考訊號(Sref)會具有與回授補償訊號(Vcomp)相同的準位。換言之，在t2到t3的時間內，當反相第一驅動訊號(Qn_master)為高準位，且第一開關(SW2)及第四開關(SW5)為非導通，第二開關(SW3)及第三開關(SW4)為導通，使得電容376對第二開關(SW3)放電，且在此情況下，第二重置訊號(Sramp2)係為參考訊號(Sref)。
比較單元38耦接於斜波產生器36及參考訊號產生器37，用以分別接收參考訊號(Sref)及第一斜波訊號(Sramp1)且將所接收到的參考訊號(Sref)及第一斜波訊號(Sramp1)進行比較，並於第一斜波訊號(Sramp1)的準位高於參考訊號(Sref)時輸出具有一預設準位的第二重置訊號(S_PTCL)，在本實施例中，該預設準位為高準位。參閱圖5，比較單元38包括一比較器381及一單擊器(one-shot circuit)382。比較器381具有一第一輸入端與一第二輸入端，即反相端與非反相端，其分別耦接於參考訊號產生器37及斜波產生器36，分別用以接收參考訊號(Sref)及第一斜波訊號(Sramp1)，及一根據所接收到的參考訊號(Sref)及第一斜波訊號(Sramp1)而輸出其結果的輸出端。單擊器382耦接於比較器381的輸出端，用以接收來自比較器381的輸出端的輸出結果並將其輸出結果轉換為一脈衝(pulse)型式，而經過單擊器382轉換後的結果係為第二重置訊號(S_PTCL)。
參閱圖3及圖5，本實施例之邏輯閘35係為一OR閘且具有一第一及第二輸入端351、352，兩者分別耦接於比較單元38的單擊器382及第二控制模組32的截止時間同步器321，用以分別接收第二重置訊號(S_PTCL)及第一重置訊號(S_syn)，以及具有一耦接於第二控制模組32中SR閂鎖器323的重置端的輸出端353，用以輸出輸出訊號(Rs)。因此，當第一重置訊號(S_syn)及第二重置訊號(S_PTCL)其中之一為預設準位時，即高準位，則第二驅動訊號(Q_slave)為一準位，即低準位，如此會切換第二轉換電路20中功率開關21為關閉模式。
圖8係表示當本實施例操作於一理想(ideal)狀態時，第一驅動訊號(Q_master)、反相第一驅動訊號(Qn_master)、第一重置訊號(S_syn)、啟動訊號(ZCD_slave)、第一斜波訊號(Sramp1)、參考訊號(Sref)、第二重置訊號(S_PTCL)、輸出訊號(Rs)及第二驅動訊號(Q_slave)的波形，其中第二控制模組32的零電流偵測器322沒有發生延遲，且流過電感(L2)的電流(IL2 )並沒有受到外部的雜訊干擾。參閱圖3、圖5及圖8，在第一驅動訊號(Q_master)為第n個週期間，即Ts(n)，反相第一驅動訊號(Qn_master)在時間t1時被切換成高準位。當反相第一驅動訊號(Qn_master)維持高準位於半個第n-1個週期的第一驅動訊號(Q_master)的週期長度時，截止時間同步器321在時間t5輸出具有高準位的第一重置訊號(S_syn)。第二控制模組32中零電流偵測器322所輸出的啟動訊號(ZCD_slave)在時間t3時為高準位，使得第二驅動訊號(Q_slave)在時間t3被切換為高準位且反相第二驅動訊號(Qn_slave)為低準位。因此，斜波產生器36的電容362在時間t3到t5之間被充電至回授補償訊號(Vcomp)。換言之，第一斜波訊號(Sramp1)在時間t3到t5之間逐漸上升。當反相第一驅動訊號(Qn_master)在時間t1被切換至高準位時，斜波電路371的電容376在時間t1到t5會經由第二開關(SW3)放電，使得參考訊號(Sref)在時間t1到t5逐漸下降至回授補償訊號(Vcomp)。第二重置訊號(S_PTCL)在時間t1到t5之間會維持在低準位，原因是第一斜波訊號(Sramp1)不會大於參考訊號(Sref)，且第一重置訊號(S_syn)在時間t5被切換為高準位，使得輸出訊號(Rs)在時間t5被切換為高準位。因此，第二驅動訊號(Q_slave)在時間t5時從高準位切換至低準位。
在本實施例中，第一驅動訊號(Q_master)的頻率會隨著負載60而變化。因此，啟動訊號(ZCD_slave)被觸發為高準位的時間點將會改變。
圖9係表示當本實施例操作於一領先(lead)狀態時，第一驅動訊號(Q_master)、反相第一驅動訊號(Qn_master)、第一重置訊號(S_syn)、啟動訊號(ZCD_slave)、第一斜波訊號(Sramp1)、參考訊號(Sref)、第二重置訊號(S_PTCL)、輸出訊號(Rs)、第二驅動訊號(Q_slave)及電流(IL2 )的波形，其中電流(IL2 )為零的時間點會領先於理想狀態時的時間點。參閱圖3、圖5及圖9，在第一驅動訊號(Q_master)為第n個週期(Ts(n))間，零電流偵測器322所產生的啟動訊號(ZCD_slave)被觸發為高準位的時間t2會提早於啟動訊號(ZCD_slave)在理想狀態下被觸發為高準位的時間t3，如圖中虛線所示。如此，電容362的充電時間，即從時間t2到t5，會長於理想狀態時的充電時間，即從時間t3到t5，使得第一斜波訊號(Sramp1)在時間t4會大於參考訊號(Sref)。因此，第二重置訊號(S_PTCL)在時間t4被觸發為高準位而使輸出訊號(Rs)被切換為高準位，且第二驅動訊號(Q_slave)從高準位被切換為低準位的時間為t4，會提早於第二驅動訊號(Q_slave)在理想狀態下從高準位被切換為低準位的時間t5，如圖中虛線所示。如此可知，電流(IL2 )將不會發散。
圖10係表示當本實施例操作於一落後(lag)狀態時，第一驅動訊號(Q_master)、反相第一驅動訊號(Qn_master)、第一重置訊號(S_syn)、啟動訊號(ZCD_slave)、第一斜波訊號(Srampl)、參考訊號(Sref)、第二重置訊號(S_PTCL)、輸出訊號(Rs)、第二驅動訊號(Q_slave)及電流(IL2 )的波形，其中電流(IL2 )為零的時間點會受到干擾而落後於理想狀態時的時間點。
參閱圖3、圖5及圖10，在第一驅動訊號(Q_master)為第n個週期(Ts(n))期間，啟動訊號(ZCD_slave)被觸發為高準位的時間t3’會落後於啟動訊號(ZCD_slave)在理想狀態下被觸發為高準位的時間t3，如圖中虛線所示。如此，電容362的充電時間，即從時間t3’到t5，會短於理想狀態時的充電時間，即從時間t3到t5，使得第一斜波訊號(Sramp1)在t3’到t5期間不會大於參考訊號(Sref)。因此，第二重置訊號(S_PTCL)在Ts(n)之間會維持低準位。輸出訊號(Rs)根據第一重置訊號(S_syn)而在時間t5被切換至高準位。值得注意的是，第二驅動訊號(Q_slave)的責任週期，即從時間t3’到t5，會短於理想狀態下的責任週期，即從時間t3到t5。因此，電流(IL2 )在時間t5的最大值會小於理想狀態下在時間t5的最大值。換言之，第二轉換電路20中電感(L2)儲存的能量會少於理想狀態下所儲存的能量。
在第一驅動訊號(Q_master)為第n+1個週期(Ts(n+1))期間，啟動訊號(ZCD_slave)被觸發為高準位的時間t12會提早於啟動訊號(ZCD_slave)在理想狀態下被觸發為高準位的時間t13，如圖中虛線所示。如此，電容362的充電時間，即從時間t12到t15，會長於理想狀態時的充電時間，即從時間t13到t15，使得第一斜波訊號(Sramp1)會在時間t14時大於參考訊號(Sref)。因此，第二重置訊號(S_PTCL)會在時間t14被切換為高準位，使得輸出訊號(Rs)根據第二重置訊號(S_PTCL)而在時間t14被切換至高準位，且第二驅動訊號(Q_slave)從高準位被切換至低準位的時間t14會提早於在理想狀態下從高準位被切換至低準位的時間t15，如圖中虛線所示。值得注意的是，第二驅動訊號(Q_slave)在第n++1個週期的責任週期，即從時間t12到t14，會大於在第n個週期的責任週期，即從時間t3’到t5。因此，電流(IL2 )的電流值在時間t14會大於在時間t5的電流值。換言之，第二轉換電路20中電感(L2)在第n+1個週期(Ts(n+1))期間所儲存的能量會多於第n個週期(Ts(n))期間所儲存的能量。
同樣地，在第一驅動訊號(Q_master)為第n+2個週期(Ts(n+2))期間，第二驅動訊號(Q_slave)被切換為高準位的時間t22會早於理想狀態時被切換為高準位的時間t23。在第一驅動訊號(Q_master)為第n+3個週期(Ts(n+3))期間，第二驅動訊號(Q_slave)被切換為高準位的時間t32會早於理想狀態時被切換為高準位的時間t33。值得注意的是，t32到t33的時間區間少於t22到t23的時間區間，且t22到t23的時間區間少於t12到t13的時間區間。因此，相位調變模組33的運作可以使第二驅動訊號(Q_slave)逐漸收斂至理想狀態。
綜上所述，不管啟動訊號(ZCD_slave)是否飄移，即電流(IL2 )的零時間點飄移，相位調變模組33的運作可以透過第一重置訊號(S_syn)或第二重置訊號(S_PTCL)控制第二驅動訊號(Q_slave)的責任週期。因此，第二驅動訊號(Q_slave)會跟隨第一驅動訊號(Q_master)的變化，即使第一驅動訊號(Q_master)的責任週期隨著負載60變化，仍可確保有一個穩定的電流(IL2 )。因此，本發明交錯式功因修正器100可確保有一穩定的輸出電壓(VO )。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
100．．．交錯式功因修正器
101．．．電壓源
10．．．第一轉換電路
11．．．功率開關
20．．．第二轉換電路
21．．．功率開關
30．．．控制模組
31．．．第一控制模組
311．．．分壓電路
312．．．放大器
313．．．補償電路
314．．．比較器
315．．．斜波產生器
316．．．零電流偵測器
317．．．SR閂鎖器
318．．．驅動器
32．．．第二控制模組
321．．．截止時間同步器
322．．．零電流偵測器
323．．．SR閂鎖器
324．．．驅動器
33．．．相位調變模組
35．．．邏輯閘
351．．．第一輸入端
352．．．第二輸入端
353．．．輸出端
36．．．斜波產生器
361．．．電流源
362．．．電容
365．．．控制端
37．．．參考訊號產生器
371．．．斜波電路
372．．．緩衝器
373．．．SR閂鎖器
374．．．第一電流源
375．．．第二電流源
376．．．電容
38．．．比較單元
381．．．比較器
382．．．單擊器
40．．．電磁干擾濾波器
50．．．橋式整流器
60．．．負載
圖1是說明習知交錯式功因修正器的電路方塊圖；
圖2a是分別說明流過習知交錯式功因修正器中的第一電感及第二電感的電流(IL1 )及電流(IL2 )的波形，其中S1及S2分別表示在理想狀態下的電流(IL1 )及電流(IL2 )，而S3及S4分別表示在非理想狀態下的電流(IL2 )；
圖2b是說明對應圖2a中S1的習知交錯式功因修正器中第一控制模組所輸出的第一控制訊號(VD1 )的波形；
圖2c是說明對應圖2a中S2的習知交錯式功因修正器中第二控制模組所輸出的第二控制訊號(VD2 )的波形；
圖2d及2e是分別說明對應圖2a中S3及S4的第二控制訊號(VD2 )的波形；
圖3是說明本發明交錯式功因修正器之較佳實施例的電路方塊圖；
圖4a~4d是分別說明本實施例之第一控制模組所產生的斜波訊號(Vr)、啟動訊號(ZCD_master)、重置訊號(Rm)及第一驅動訊號(Q_master)之波形；
圖5是說明本實施例之相位調變模組的電路圖；
圖6a及6b是分別說明本實施例之第二控制模組所產生的第二驅動訊號(Q_slave)及反相第二驅動訊號(Qn_slave)的波形；
圖6c是說明相位調變模組中斜波產生器基於圖6b中反相第二驅動訊號(Qn_slave)而產生的第一斜波訊號(Sramp1)的波形；
圖7a及7b是分別說明本實施例之第二控制模組所產生的第一重置訊號(S_syn)，且第一控制模組所產生的反相第一驅動訊號(Qn_master)的波形；
圖7c及7d是說明相位調變模組基於圖7a中第一重置訊號(S_syn)及圖7b中反相第二驅動訊號(Qn_slave)而分別產生的第二重置訊號(Sramp2)及參考訊號(Sref)的波形；
圖8是說明第二控制模組所產生的第一驅動訊號(Q_master)、反相第一驅動訊號(Qn_master)、第一重置訊號(S_syn)及啟動訊號(ZCD_slave)，相位調變模組所產生的第一斜波訊號(Sramp1)、參考訊號(Sref)、第二重置訊號(S_PTCL)及輸出訊號(Rs)，及本實施例運作於理想狀態下的第二驅動訊號(Q_slave)；及
圖9及圖10是說明第二控制模組所產生的第一驅動訊號(Q_master)、反相第一驅動訊號(Qn_master)、第一重置訊號(S_syn)及啟動訊號(ZCD_slave)，相位調變模組所產生的第一斜波訊號(Sramp1)、參考訊號(Sref)、第二重置訊號(S_PTCL)及輸出訊號(Rs)，以及本實施例之第二轉換電路運作在非理想狀態下流過其電感的電流(IL2 )及第二驅動訊號(Q_slave)。
100．．．交錯式功因修正器
101．．．電壓源
10．．．第一轉換電路
11．．．功率開關
20．．．第二轉換電路
21．．．功率開關
30．．．控制模組
31．．．第一控制模組
311．．．分壓電路
312．．．放大器
313．．．補償電路
314．．．比較器
315．．．斜波產生器
316．．．零電流偵測器
317．．．SR閂鎖器
318．．．驅動器
32．．．第二控制模組
321．．．截止時間同步器
322．．．零電流偵測器
323．．．SR閂鎖器
324．．．驅動器
33．．．相位調變模組
35．．．邏輯閘
36．．．斜波產生器
37．．．參考訊號產生器
38．．．比較單元
40．．．電磁干擾濾波器
50．．．橋式整流器
60．．．負載

Claims (18)

  1. 一種控制裝置，用以驅動一交錯式功因修正器中的一第一轉換電路及一第二轉換電路，使得該交錯式功因修正器產生一輸出電壓(VO )，該第一轉換電路及該第二轉換電路皆包括一電感及一功率開關的組合，該第一轉換電路及該第二轉換電路的功率開關皆具有一控制端，其分別接收一第一控制訊號及一第二控制訊號，使得該第一轉換電路及該第二轉換電路的功率開關分別根據該第一控制訊號及該第二控制訊號而運作於一開啟(ON)模式及一關閉模式(OFF)之間，該控制裝置包含：一第一控制模組，用以偵測一流過該第一轉換電路中電感的電流，並根據該交錯式功因修正器所產生的該輸出電壓(VO )而輸出一回授補償訊號(Vcomp)及根據該基於其所偵測的電流及該回授補償訊號(Vcomp)產生的第一控制訊號而產生一第一驅動訊號(Q_master)，該第一控制模組還輸出一反相第一驅動訊號(Qn_master)；一第二控制模組，用以偵測一流過該第二轉換電路中電感的電流，且接收來自該第一控制模組的反相第一驅動訊號(Qn_master)，並根據其所接收的該反相第一驅動訊號(Qn_master)輸出一第一重置訊號(S_syn)，且根據該基於其所偵測的電流、該第一重置訊號(S_syn)及一第二重置訊號(S_PTCL)產生的第二控制訊號而產生一第二驅動訊號(Q_slave)，該第二控制模組還輸出一反相第二驅動訊號(Qn_slave)；及一相位調變模組，包括一參考訊號產生器，耦接於該第一控制模組及該第二控制模組，其接收來自該第一控制模組的該反相第一驅動訊號(Qn_master)及該回授補償訊號(Vcomp)與來自該第二控制模組的該第一重置訊號(S_syn)，且根據所接收到的該反相第一驅動訊號(Qn_master)、該回授補償訊號(Vcomp)及該第一重置訊號(S_syn)產生一參考訊號(Sref)，一斜波產生器，耦接於該第二控制模組，其接收來自該第二控制模組的該反相第二驅動訊號(Qn_slave)且根據接收到的該反相第二驅動訊號(Qn_slave)而產生一第一斜波訊號(Sramp1)，及一比較單元，耦接於該參考訊號產生器及該斜波產生器，用以分別接收該參考訊號(Sref)及該第一斜波訊號(Sramp1)，並比較接收到的該參考訊號(Sref)及該第一斜波訊號(Sramp1)，且於該第一斜波訊號(Sramp1)的準位大於該參考訊號(Sref)，輸出具有一預設準位的該第二重置訊號(S_PTCL)；其中，當該第一重置訊號(S_syn)及該第二重置訊號(S_PTCL)其中之一為該預設準位，則該第二控制模組所產生的該第二驅動訊號(Q_slave)會為一將該第二轉換電路中的功率開關切換為關閉模式的準位。
  2. 依據申請專利範圍第1項所述之控制裝置，其中，該斜波產生器包括：一電流源；及相互並聯的一開關及一電容，耦接於該電流源及一參考點之間，該開關具有一耦接於該第二控制模組且用以接收該反相第二驅動訊號(Qn_slave)的控制端，該電容的跨壓即為該第一斜波訊號(Sramp1)。
  3. 依據申請專利範圍第1項所述之控制裝置，其中，該參考訊號產生器包括：一斜波電路，具有相互串聯的一第一電流源、一第一開關、一第二開關及一第二電流源，該第一開關及該第二開關皆具有一控制端，一電容，耦接於該第一開關與該第二開關的一第一共接點及該第二電流源之間，一第三開關，並聯於該電容且具有一耦接於該第二控制模組且用以接收該第一重置訊號(S_syn)的控制端，一第四開關，耦接於該第一共接點及該比較單元之間且具有一控制端，及一SR閂鎖器，具有一耦接於該第二控制模組且用以接收該第一重置訊號(S_syn)的設定端、一耦接於該第一控制模組且用以接收該反相第一驅動訊號(Qn_master)的重置端、一耦接於該第一開關的控制端的輸出端及一耦接於該第二開關與該第四開關的控制端的反相輸出端；及一緩衝器，具有一耦接於該第一控制模組且用以接收該回授補償訊號(Vcomp)的第一輸入端、一第二輸入端及一耦接於該第二電流源與該電容的一第二共接點；其中，一第二重置訊號(Sramp2)產生於該第一共接點且於該第四開關為開啟模式時即為該參考訊號(Sref)。
  4. 依據申請專利範圍第3項所述之控制裝置，其中，該緩衝器為一單增益緩衝器。
  5. 依據申請專利範圍第1項所述之控制裝置，其中，該相位調變模組還包括一邏輯閘，該邏輯閘具有分別耦接於該相位調變模組的該比較單元及該第二控制模組且分別用以接收該第二重置訊號(S_PTCL)及該第一重置訊號(S_syn)的一第一輸入端及一第二輸入端，及一耦接於該第二控制模組且用以輸出一輸出訊號(Rs)的輸出端，且於該輸出訊號(Rs)為該預設準位時，則該第二控制模組所產生的該第二驅動訊號(Q_slave)為能切換該第二轉換電路的功率開關為關閉模式的準位。
  6. 依據申請專利範圍第5項所述之控制裝置，其中，該邏輯閘為一OR閘。
  7. 依據申請專利範圍第5項所述之控制裝置，其中，該比較單元包括：一比較器，具有分別耦接於該參考訊號產生器及該斜波產生器且分別接收該參考訊號(Sref)及該第一斜波訊號(Sramp1)的一第一輸入端及一第二輸入端，及具有一用以輸出其所接收到的該參考訊號(Sref)及該第一斜波訊號(Sramp1)的輸出結果的輸出端；及一單擊器，耦接於該比較器的輸出端及該邏輯閘的第一輸入端之間，其接收從該比較器的輸出端輸出的結果並將其轉換成一脈衝訊號，該單擊器轉換出的訊號即為該第二重置訊號(S_PTCL)。
  8. 依據申請專利範圍第5項所述之控制裝置，其中，該第二控制模組包括：一截止時間同步器，耦接於第一控制模組、該參考訊號產生器及該相位調變模組中邏輯閘的第二輸入端，其接收來自該第一控制模組的該反相第一驅動訊號(Qn_master)，並於偵測到該反相第一驅動訊號(Qn_master)在一預設期間內具有該預設準位時，輸出該第一重置訊號(S_syn)至該參考訊號產生器及該相位調變模組中邏輯閘的第二輸入端；一零電流偵測器，耦接於該第二轉換電路的電感且用以偵測其流過的電流，並於偵測到流過該第二轉換電路的電感的電流為零時，產生一啟動訊號(ZCD_slave)；一SR閂鎖器，具有一耦接於該零電流偵測器且用以接收該啟動訊號(ZCD_slave)的設定端、一耦接於該相位調變模組中邏輯閘的輸出端且用以接收該輸出訊號(Rs)的重置端、一輸出該第二驅動訊號(Q_slave)的輸出端及一耦接於該相位調變模組的斜波產生器且用以輸出該反相第二驅動訊號(Qn_slave)的反相輸出端；及一驅動器，耦接於該SR閂鎖器的輸出端且用以接收該第二驅動訊號(Q_slave)，並根據接收到的該第二驅動訊號(Q_slave)產生該第二控制訊號，且輸出該第二控制訊號至該第二轉換電路中功率開關的控制端。
  9. 依據申請專利範圍第1項所述之控制裝置，其中，該第一控制模組包括：一分壓電路，耦接於該交錯式功因修正器且用以接收該輸出電壓(VO )，且根據接收到的該輸出電壓(VO )產生一分壓電壓；一回授放大單元，具有一放大器，具有一耦接於該分壓電路且用以接收該分壓電壓的第一輸入端、一用以接收一參考電壓(Vref)的第二輸入端及一耦接於該參考訊號產生器的輸出端，及一補償電路，耦接於該放大器的第一輸入端及輸出端之間，使得該回授放大單元於該放大器的輸出端輸出該回授補償訊號(Vcomp)；一比較器，耦接於該放大器的輸出端，用以接收來自該回授放大單元的該回授補償訊號(Vcomp)及一斜波訊號(Vr)，並比較所接收到的該回授補償訊號(Vcomp)及該斜波訊號(Vr)，且根據其比較結果輸出一重置訊號(Rm)；一零電流偵測器，耦接於該第一轉換電路的電感且用以偵測其流過的電流，並於偵測到流過該第一轉換電路的電感的電流為零時，產生一啟動訊號(ZCD_master)；一SR閂鎖器，具有一耦接於該零電流偵測器且用以接收該啟動訊號(ZCD_master)的設定端、一耦接於該比較器且用以接收該重置訊號(Rm)的重置端、一用以輸出該第一驅動訊號(Q_master)的輸出端及一耦接於該第二控制模組及該相位調變模組的參考訊號產生器且用以輸出該反相第一驅動訊號(Qn_master)的反相輸出端；一斜波產生器，耦接於該SR閂鎖器的反相輸出端及該比較器，其接收來自該SR閂鎖器的反相輸出端的該反相第一驅動訊號(Qn_master)且根據接收到的該反相第一驅動訊號(Qn_master)而產生該斜波訊號(Vr)；及一驅動器，耦接於該SR閂鎖器的輸出端且用以接收該第一驅動訊號(Q_master)，並根據接收到的該第一驅動訊號(Q_master)產生該第一控制訊號，且輸出該第一控制訊號至該第一轉換電路中功率開關的控制端。
  10. 一種交錯式功因修正器，包含：一第一轉換電路及一第二轉換電路，分別具有一電感及一功率開關的組合，該第一轉換電路及該第二轉換電路的功率開關皆具有一控制端，其分別接收一第一控制訊號及一第二控制訊號，使得該第一轉換電路及該第二轉換電路的功率開關分別根據該第一控制訊號及該第二控制訊號而運作於一開啟(ON)模式及一關閉模式(OFF)之間；及一控制裝置，用以交錯驅動該第一轉換電路及該第二轉換電路，使得該交錯式功因修正器輸出一輸出電壓(VO )，該控制裝置包括：一第一控制模組，耦接於該第一轉換電路，用以偵測一流過該第一轉換電路中電感的電流，並根據該輸出電壓(VO )而輸出一回授補償訊號(Vcomp)，及根據該基於其所偵測的電流及該回授補償訊號(Vcomp)產生的第一控制訊號而產生一第一驅動訊號(Q_master)，該第一控制模組還輸出一反相第一驅動訊號(Qn_master)，一第二控制模組，耦接於該第二轉換電路，用以偵測一流過該第二轉換電路中電感的電流，且接收來自該第一控制模組的反相第一驅動訊號(Qn_master)，並根據其所接收的該反相第一驅動訊號(Qn_master)輸出一第一重置訊號(S_syn)，且根據該基於其所偵測的電流、該第一重置訊號(S_syn)及一第二重置訊號(S_PTCL)產生的第二控制訊號而產生一第二驅動訊號(Q_slave)，該第二控制模組還輸出一反相第二驅動訊號(Qn_slave)，一相位調變模組，具有：一參考訊號產生器，耦接於該第一控制模組及該第二控制模組，其接收來自該第一控制模組的該反相第一驅動訊號(Qn_master)及該回授補償訊號(Vcomp)與來自該第二控制模組的該第一重置訊號(S_syn)，且根據所接收到的該反相第一驅動訊號(Qn_master)、該回授補償訊號(Vcomp)及該第一重置訊號(S_syn)產生一參考訊號(Sref)，一斜波產生器，耦接於該第二控制模組，用以接收該反相第二驅動訊號(Qn_slave)且根據接收到的該反相第二驅動訊號(Qn_slave)而產生一第一斜波訊號(Sramp1)，及一比較單元，耦接於該參考訊號產生器及該斜波產生器，用以分別接收該參考訊號(Sref)及該第一斜波訊號(Sramp1)，並比較接收到的該參考訊號(Sref)及該第一斜波訊號(Sramp1)，且於該第一斜波訊號(Sramp1)的準位大於該參考訊號(Sref)，輸出具有一預設準位的該第二重置訊號(S_PTCL)；其中，當該第一重置訊號(S_syn)及該第二重置訊號(S_PTCL)其中之一為該預設準位，則該第二控制模組所產生的該第二驅動訊號(Q_slave)會為一將該第二轉換電路中的功率開關切換為關閉模式的準位。
  11. 依據申請專利範圍第10項所述之交錯式功因修正器，其中，該控制裝置的斜波產生器具有：一電流源；及相互並聯的一開關及一電容，耦接於該電流源及一參考點之間，該開關具有一耦接於該第二控制模組且用以接收該反相第二驅動訊號(Qn_slave)的控制端，該電容的跨壓即為該第一斜波訊號(Sramp1)。
  12. 依據申請專利範圍第10項所述之交錯式功因修正器，其中，該控制裝置的參考訊號產生器具有：一斜波電路，具有相互串聯的一第一電流源、一第一開關、一第二開關及一第二電流源，該第一開關及該第二開關皆具有一控制端，一電容，耦接於該第一開關與該第二開關的一第一共接點及該第二電流源之間，一第三開關，並聯於該電容且具有一耦接於該第二控制模組且用以接收該第一重置訊號(S_syn)的控制端，一第四開關，耦接於該第一共接點及該比較單元之間且具有一控制端，及一SR閂鎖器，具有一耦接於該第二控制模組且用以接收該第一重置訊號(S_syn)的設定端、一耦接於該第一控制模組且用以接收該反相第一驅動訊號(Qn_master)的重置端、一耦接於該第一開關的控制端的輸出端及一耦接於該第二開關與該第四開關的控制端的反相輸出端；及一緩衝器，具有一耦接於該第一控制模組且用以接收該回授補償訊號(Vcomp)的第一輸入端、一第二輸入端及一耦接於該第二電流源與該電容的一第二共接點；其中，一第二重置訊號(Sramp2)產生於該第一共接點且於該第四開關為開啟模式時即為該參考訊號(Sref)。
  13. 依據申請專利範圍第12項所述之交錯式功因修正器，其中，該緩衝器為一單增益緩衝器。
  14. 依據申請專利範圍第10項所述之交錯式功因修正器，其中，該控制裝置的該相位調變模組還具有一邏輯閘，該邏輯閘具有分別耦接於該相位調變模組的該比較單元及該第二控制模組且分別用以接收該第二重置訊號(S_PTCL)及該第一重置訊號(S_syn)的一第一輸入端及一第二輸入端，及一耦接於該第二控制模組且用以輸出一輸出訊號(Rs)的輸出端，且於該輸出訊號(Rs)為該預設準位時，則該第二控制模組所產生的該第二驅動訊號(Q_slave)為能切換該第二轉換電路的功率開關為關閉模式的準位。
  15. 依據申請專利範圍第14項所述之交錯式功因修正器，其中，該邏輯閘為一OR閘。
  16. 依據申請專利範圍第14項所述之交錯式功因修正器，其中，該比較單元包括：一比較器，具有分別耦接於該參考訊號產生器及該斜波產生器且分別接收該參考訊號(Sref)及該第一斜波訊號(Sramp1)的一第一輸入端及一第二輸入端，及具有一用以輸出其所接收到的該參考訊號(Sref)及該第一斜波訊號(Sramp1)的輸出結果的輸出端；及一單擊器，耦接於該比較器的輸出端及該邏輯閘的第一輸入端之間，其接收從該比較器的輸出端輸出的結果並將其轉換成一脈衝訊號，該單擊器轉換出的訊號即為該第二重置訊號(S_PTCL)。
  17. 依據申請專利範圍第14項所述之交錯式功因修正器，其中，該第二控制模組具有：一截止時間同步器，耦接於第一控制模組、該參考訊號產生器及該相位調變模組中邏輯閘的第二輸入端，其接收來自該第一控制模組的該反相第一驅動訊號(Qn_master)，並於偵測到該反相第一驅動訊號(Qn_master)在一預設期間內具有該預設準位時，輸出該第一重置訊號(S_syn)至該參考訊號產生器及該相位調變模組中邏輯閘的第二輸入端；一零電流偵測器，耦接於該第二轉換電路的電感且用以偵測其流過的電流，並於偵測到流過該第二轉換電路的電感的電流為零時，產生一啟動訊號(ZCD_slave)；一SR閂鎖器，具有一耦接於該零電流偵測器且用以接收該啟動訊號(ZCD_slave)的設定端、一耦接於該相位調變模組中邏輯閘的輸出端且用以接收該輸出訊號(Rs)的重置端、一輸出該第二驅動訊號(Q_slave)的輸出端及一耦接於該相位調變模組的斜波產生器且用以輸出該反相第二驅動訊號(Qn_slave)的反相輸出端；及一驅動器，耦接於該SR閂鎖器的輸出端且用以接收該第二驅動訊號(Q_slave)，並根據接收到的該第二驅動訊號(Q_slave)產生該第二控制訊號，且輸出該第二控制訊號至該第二轉換電路中功率開關的控制端。
  18. 依據申請專利範圍第10項所述之交錯式功因修正器，其中，該第一控制模組具有：一分壓電路，耦接於該交錯式功因修正器且用以接收該輸出電壓(VO )，且根據接收到的該輸出電壓(VO )產生一分壓電壓；一回授放大單元，具有一放大器，具有一耦接於該分壓電路且用以接收該分壓電壓的第一輸入端、一用以接收一參考電壓(Vref)的第二輸入端及一耦接於該參考訊號產生器的輸出端，及一補償電路，耦接於該放大器的第一輸入端及輸出端之間，使得該回授放大單元於該放大器的輸出端輸出該回授補償訊號(Vcomp)；一比較器，耦接於該放大器的輸出端，用以接收來自該回授放大單元的該回授補償訊號(Vcomp)及一斜波訊號(Vr)，並比較所接收到的該回授補償訊號(Vcomp)及該斜波訊號(Vr)，且根據其比較結果輸出一重置訊號(Rm)；一零電流偵測器，耦接於該第一轉換電路的電感且用以偵測其流過的電流，並於偵測到流過該第一轉換電路的電感的電流為零時，產生一啟動訊號(ZCD_master)；一SR閂鎖器，具有一耦接於該零電流偵測器且用以接收該啟動訊號(ZCD_master)的設定端、一耦接於該比較器且用以接收該重置訊號(Rm)的重置端、一用以輸出該第一驅動訊號(Q_master)的輸出端及一耦接於該第二控制模組及該相位調變模組的參考訊號產生器且用以輸出該反相第一驅動訊號(Qn_master)的反相輸出端；一斜波產生器，耦接於該SR閂鎖器的反相輸出端及該比較器，其接收來自該SR閂鎖器的反相輸出端的該反相第一驅動訊號(Qn_master)且根據接收到的該反相第一驅動訊號(Qn_master)而產生該斜波訊號(Vr)；及一驅動器，耦接於該SR閂鎖器的輸出端且用以接收該第一驅動訊號(Q_master)，並根據接收到的該第一驅動訊號(Q_master)產生該第一控制訊號，且輸出該第一控制訊號至該第一轉換電路中功率開關的控制端。
TW098134609A 2009-08-19 2009-10-13 用於交錯式功因修正器的控制裝置 TWI387185B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/543,660 US8120340B2 (en) 2009-08-19 2009-08-19 Control device for an interleaving power factor corrector

Publications (2)

Publication Number Publication Date
TW201108578A TW201108578A (en) 2011-03-01
TWI387185B true TWI387185B (zh) 2013-02-21

Family

ID=43604817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134609A TWI387185B (zh) 2009-08-19 2009-10-13 用於交錯式功因修正器的控制裝置

Country Status (2)

Country Link
US (1) US8120340B2 (zh)
TW (1) TWI387185B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2341605B1 (en) * 2009-12-31 2018-03-07 Nxp B.V. A power factor correction stage
JP5832177B2 (ja) * 2011-07-12 2015-12-16 ミネベア株式会社 力率改善回路
CN102307007B (zh) * 2011-09-13 2013-11-06 矽力杰半导体技术(杭州)有限公司 基于主从交错式临界导通模式的pfc控制电路及其控制方法
US9093903B2 (en) * 2011-09-28 2015-07-28 Monolithic Power Systems, Inc. Power converter with voltage window and the method thereof
KR101434056B1 (ko) * 2012-12-21 2014-08-27 삼성전기주식회사 위상 변환 회로 및 그를 포함하는 역률 보상 회로
WO2015001616A1 (ja) * 2013-07-02 2015-01-08 三菱電機株式会社 電力変換装置及び冷凍空気調和装置
EP3020114B1 (en) 2013-07-11 2017-05-17 General Electric Company Grid power factor control system
JP6661370B2 (ja) * 2015-12-25 2020-03-11 ローム株式会社 力率改善回路およびその制御回路、電子機器、電源アダプタ
JP6904079B2 (ja) * 2017-06-14 2021-07-14 富士電機株式会社 スイッチング電源装置
CN110311548A (zh) * 2019-07-26 2019-10-08 广东美的制冷设备有限公司 多路交错式pfc电路和空调器
CN110445366A (zh) * 2019-08-26 2019-11-12 广东美的制冷设备有限公司 多路交错式pfc电路和空调器
CN112821782B (zh) * 2021-03-10 2023-04-25 深圳前海云充科技有限公司 一种宽电压ac输入电源模块
CN114744867A (zh) * 2022-06-09 2022-07-12 深圳市高斯宝电气技术有限公司 一种并联交错crm模式的pfc升压电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574124B2 (en) * 2001-09-13 2003-06-03 Netpower Technologies, Inc. Plural power converters with individual conditioned error signals shared on a current sharing bus
US20080238374A1 (en) * 2007-03-26 2008-10-02 Delta Electronics, Inc. Sampling method with adjusting duty ratios
US20090206809A1 (en) * 2008-02-14 2009-08-20 Gwan-Bon Koo Interleaved Switching Converter, and Switching Controller and Controlling Method Thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884588B2 (en) * 2008-04-10 2011-02-08 Stmicroelectronics S.R.L. Control method and device for a system of interleaved converters using a designated master converter
JP2010016234A (ja) * 2008-07-04 2010-01-21 Hitachi Ferrite Electronics Ltd インターリーブ制御力率改善回路用チョークコイル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574124B2 (en) * 2001-09-13 2003-06-03 Netpower Technologies, Inc. Plural power converters with individual conditioned error signals shared on a current sharing bus
US20080238374A1 (en) * 2007-03-26 2008-10-02 Delta Electronics, Inc. Sampling method with adjusting duty ratios
US20090206809A1 (en) * 2008-02-14 2009-08-20 Gwan-Bon Koo Interleaved Switching Converter, and Switching Controller and Controlling Method Thereof

Also Published As

Publication number Publication date
TW201108578A (en) 2011-03-01
US8120340B2 (en) 2012-02-21
US20110043177A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
TWI387185B (zh) 用於交錯式功因修正器的控制裝置
US10873263B2 (en) Systems and methods of overvoltage protection for LED lighting
TWI481176B (zh) A system and method for current control of a power conversion system
JP5169333B2 (ja) 電流モード制御型スイッチングレギュレータ
EP1519474A2 (en) Synchronization of multiphase synthetic ripple voltage regulator
JP5708605B2 (ja) Ｐｗｍデューティ変換装置
JP6767867B2 (ja) 共振電力変換装置及び制御方法
US20140016381A1 (en) Current detecting circuit, controlling circuit and power conversion circuit
US10523106B2 (en) Multi-channel switching mode power supply and control method thereof
KR20080024984A (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
US8164218B2 (en) Power converters and associated methods of control
US10075078B2 (en) Control circuit for maintaining a switching frequency for constant on time converter
US9000735B2 (en) DC-DC controller and operation method thereof
US9293989B2 (en) DC to DC buck converting controller with programmable on-time period unit
US8928297B2 (en) Ćuk based current source
JP2009071950A (ja) 定電流出力制御型スイッチングレギュレータ
JP2000217340A (ja) 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ
US8957650B2 (en) Step-up/down DC-DC converter and switching control circuit
JP5486222B2 (ja) 半導体集積回路および電源装置
JP2011078212A (ja) Ｄｃ−ｄｃコンバータ、及びその制御方法
JP2007244088A (ja) 電源制御回路および電源装置
JP5593104B2 (ja) リップルコンバータ
JP7456891B2 (ja) スイッチング電源装置
JP5930769B2 (ja) 負荷駆動回路
JP2012210063A (ja) 電圧変換回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees