JP7456891B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置に関する。

スイッチング電源装置において、制御方式は、出力電圧の電圧情報を帰還して制御する電圧モード制御方式と、出力電圧の電圧情報とパワートランジスタ等のスイッチ素子を流れる電流情報を用いて出力電圧を制御する電流モード制御方式とに大別できる。電流モード制御方式は、一般的に位相補償の簡易化、高速応答、外付け部品点数削減の面で、極めて有効な制御方式である。

電流モード制御方式では、スイッチ素子に流れる電流情報を用いるため、スイッチ素子がオンしたときに発生するスパイク電流等のノイズもそのまま伝達してしまうため、誤動作が発生してしまう。

こうした誤動作を防止するために、スイッチ素子がターンオンしてから一定時間だけ電流を取り込まないようにマスク時間を設ける方法が一般的である。このマスク時間が電流モード制御方式を用いたスイッチング電源装置の最小オン時間となる。例えば、降圧型スイッチング電源の場合、最小オン時間を小さくするほど、入力電圧に対する出力電圧の比を小さくすることができる。

しかし、上記のような誤動作が発生する可能性があることから、マスク時間を一定時間以上確保する必要があるため、入力電圧に対する出力電圧の比を極端に小さくすることができないという課題がある。この課題を解決するものとして、例えば、特許文献１のような手法が提案されている。

特許第６４４９４９９号公報

特許文献１の手法は、スイッチ素子がオフ状態にあるときに次の周期におけるスイッチ素子がオンしたときの電流情報を予測するため、スイッチ素子がオンしたときに発生するスパイク電流等の影響を受けることがない。したがって、一定のマスク時間を設定する必要がなく、入力電圧に対する出力電圧の比を極端に小さくすることができる。

しかしながら、特許文献１の手法では、予測する電流情報が入力電圧や出力負荷の条件に依存しているため、これらの条件変化によって本来の電流情報との誤差が大きくなってしまう課題がある。

本発明は、電流モード制御方式において電流情報検出のマスク時間を設ける必要がなく、かつ高精度に電流情報を得ることが可能なスイッチング電源装置を提供することを目的とする。

本発明は、入力電圧の印加端に第１端が接続された第１スイッチと、前記第１スイッチの第２端に第１端が接続され、前記入力電圧よりも低い電圧の印加端に第２端が接続された第２スイッチと、前記第２スイッチを流れる所定の期間の電流情報を取得し、前記電流情報に基づいた駆動制御用のスロープ電圧を生成する制御情報生成部と、前記スロープ電圧に応じて前記第１スイッチ及び前記第２スイッチのオンオフを制御する駆動制御部と、を備え、前記制御情報生成部は、前記第２スイッチがオンする期間内の第１期間及び第２期間における電流情報を取得し、前記第１期間の電流情報と前記第２期間の電流情報との差分に基づいて前記スロープ電圧を生成する、スイッチング電源装置を提供する。

また、本発明は、上記のスイッチング電源装置であって、前記制御情報生成部は、前記第１期間及び前記第２期間を設定する電流情報取り込み時間設定回路を有し、前記第１期間の時間と前記第２期間の時間は、所定誤差範囲内で等しく、各期間は前記第１スイッチがオンする時間の長さに反比例する時間である、スイッチング電源装置を提供する。

また、本発明は、上記いずれかのスイッチング電源装置であって、前記制御情報生成部は、前記第１期間の時間、及び前記第２期間の時間のそれぞれにおいて、前記第２スイッチを流れる電流情報に対応する電圧を積算し、前記スロープ電圧として前記第１期間の積算値と前記第２期間の積算値との差分に応じた傾きを持つ電圧を生成する、スイッチング電源装置を提供する。

また、本発明は、上記いずれかのスイッチング電源装置であって、前記制御情報生成部は、前記第２スイッチを流れる電流に応じた電荷を充電又は放電するキャパシタを有し、前記第１期間において前記キャパシタを充電し、前記第２期間において前記キャパシタを放電し、前記キャパシタの充電電圧に基づいて前記スロープ電圧を出力する、スイッチング電源装置を提供する。

また、本発明は、上記いずれかのスイッチング電源装置であって、前記制御情報生成部は、前記第２スイッチを流れる電流情報を検出し、前記第１期間及び前記第２期間の電流情報を蓄積する電流検出回路と、前記電流検出回路により蓄積された電流情報に応じた電圧により前記スロープ電圧を生成するスロープ生成回路と、を有する、スイッチング電源装置を提供する。

また、本発明は、上記のスイッチング電源装置であって、前記電流情報取り込み時間設定回路は、前記第１期間と前記第２期間のそれぞれの時間においてハイレベルの信号を出力するワンショットパルス生成回路である、スイッチング電源装置を提供する。

本発明によれば、電流モード制御方式において電流情報検出のマスク時間を設ける必要がなく、かつ高精度に電流情報を得ることが可能なスイッチング電源装置を提供できる。

本実施形態のスイッチング電源装置の構成例を示す回路図である。 本実施形態のスイッチング電源装置の主要部の詳細構成例を示す回路図である。 本実施形態のスイッチング電源装置の動作の一例を示すタイミングチャートである。 本実施形態における電流情報取り込み時間設定回路の構成例を示す回路図である。 本実施形態における電流情報取り込み時間設定回路の動作の一例を示すタイミングチャートである。 第１比較例のスイッチング電源装置の構成を示す回路図である。 第１比較例のスイッチング電源装置の動作を示すタイミングチャートである。 スイッチング電源装置におけるスイッチのオン時及びオフ時の電流情報の傾きを説明する図である。 第２比較例のスイッチング電源装置の構成を示す回路図である。 第２比較例のスイッチング電源装置の主要部の詳細構成例を示す回路図である。 第２比較例のスイッチング電源装置の動作を示すタイミングチャートである。

以下、本発明に係るスイッチング電源装置を具体的に開示した実施形態（以下、「本実施形態」という）について、図面を参照して詳細に説明する。

（本実施形態に至る背景）
第１比較例として、一般的な電流モード制御方式の同期整流型スイッチング電源装置の構成を示し、動作について説明する。

図６は、第１比較例のスイッチング電源装置の構成を示す回路図である。図７は、第１比較例のスイッチング電源装置の動作を示すタイミングチャートである。図７では、スイッチング電源装置の各ノードの動作波形を示している。

第１比較例のスイッチング電源装置５０は、パワーＭＯＳトランジスタ等によるスイッチ素子Ｑ１，Ｑ２、電流検出回路５１、重畳回路５２、基準電圧源５４、誤差増幅器５５、ＰＷＭ比較器５６、発振器５７、フリップフロップ５８、ＮＯＴ回路ＮＯＴ１、ドライバ５９Ａ，５９Ｂを有する。スイッチング電源装置５０は、Ｖ＋端子に電源６０が接続されて入力電圧Ｖ_ＩＮが入力され、ＳＷ端子にインダクタＬ１の一端が接続され、インダクタＬ１の他端にキャパシタＣ１及び分圧抵抗Ｒ１，Ｒ２が接続され、インダクタＬ１の他端より出力電圧Ｖ_ＯＵＴを出力する。また、ＦＢ端子に分圧抵抗Ｒ１，Ｒ２の接続点が接続され、出力電圧Ｖ_ＯＵＴを分圧した電圧がフィードバックされる。

第１比較例のスイッチング電源装置５０では、インダクタＬ１を流れる出力電流ＩＬの電流情報を検出し、ＦＢ端子にフィードバックされた出力電圧Ｖ_ＯＵＴの電圧情報と合わせて出力電圧Ｖ_ＯＵＴを所定電圧に制御する。このとき、出力電流ＩＬの電流情報は電流検出回路５１により、スイッチ素子Ｑ１，Ｑ２の接続点ＳＷに相当するノードＡ電圧と入力電圧Ｖ_ＩＮとに基づく検出電流情報をノードＢ電圧として出力し、このノードＢ電圧と発振器５７の出力のランプ電圧Ｖ_ｒａｍｐとを重畳回路５２で重畳する。また、誤差増幅器５５により、出力電圧Ｖ_ＯＵＴに比例する電圧と基準電圧源５４の参照電圧Ｖ_ＲＥＦとの差分を増幅出力し、ＰＷＭ比較器５６により、誤差増幅器５５の出力の誤差信号と重畳回路５２の出力の電流情報とを比較する。ＰＷＭ比較器５６の出力のノードＣ電圧は、ＰＷＭ＋入力の電流情報電圧がＰＷＭ－入力の誤差信号電圧を超えたときに、ハイレベルとなる。

そして、ＲＳ型のフリップフロップ５８により、発振器５７の出力のクロック信号ＣＬＯＣＫ（ＲＳＦＦ＿Ｓ信号）とＰＷＭ比較器５６の出力のノードＣ電圧とに応じて、Ｑ出力よりＲＳＦＦ＿Ｑ信号を出力する。ここで、ノードＣ電圧は、フリップフロップ５８のＱＢ出力に基づき、トランジスタＱ１１によってリセットされる。そして、ＲＳＦＦ＿Ｑ信号に基づき、ドライバ５９Ａ，５９Ｂによりスイッチ素子Ｑ１，Ｑ２のゲートに対して駆動信号を出力する。以上により、検出電流情報と出力電圧の電圧情報に応じてデューティ比を調整しながら、スイッチ素子Ｑ１，Ｑ２が交互にオンオフするように駆動制御する。

このように、第１比較例の電流モード制御方式では、インダクタＬ１の電流情報を直接モニタする代わりに、上側トランジスタ（ハイサイドスイッチ）であるスイッチ素子Ｑ１がオン状態にあるときの電流情報を取り込み、電流情報と出力電圧の電圧情報により出力電圧Ｖ_ＯＵＴを一定電圧に制御している。

上記動作例において、上側トランジスタとしてのスイッチ素子Ｑ１がオンの期間は、ＳＷ端子の電圧がハイレベルとなり、出力電流ＩＬが所定の傾きで増加する。スイッチ素子Ｑ１がオフ、下側トランジスタ（ローサイドスイッチ）であるスイッチ素子Ｑ２がオンの期間は、ＳＷ端子の電圧がローレベルとなり、出力電流ＩＬが所定の傾きで減少する。

図８は、スイッチング電源装置におけるスイッチのオン時及びオフ時の電流情報の傾きを説明する図である。スイッチ素子Ｑ１のオン時における、出力電流ＩＬのスロープの傾きＳｌｐ１は、入力電圧Ｖ_ＩＮ及び出力電圧Ｖ_ＯＵＴを用いて以下のように表される。ここで、Ｌ：インダクタＬ１のインダクタンスである（以下同様）。
Ｓｌｐ１＝（Ｖ_ＩＮ－Ｖ_ＯＵＴ）／Ｌ

また、スイッチ素子Ｑ１のオフ時における出力電流ＩＬのスロープの傾きＳｌｐ２は、出力電圧Ｖ_ＯＵＴを用いて以下のように表される。
Ｓｌｐ２＝（－Ｖ_ＯＵＴ）／Ｌ

この第１比較例では、スイッチ素子Ｑ１がオンしたときに発生するスパイク電流等のノイズの影響を低減するため、スイッチ素子Ｑ１がターンオンしてから一定時間だけ電流を取り込まないようにマスク時間を設ける必要がある。

図９は、特許文献１に開示された構成に対応する第２比較例のスイッチング電源装置の構成を示す回路図である。図１０は、図９に示した第２比較例のスイッチング電源装置の主要部の詳細構成例を示す回路図である。第２比較例のスイッチング電源装置１００は、スイッチ素子Ｑ１，Ｑ２、タイミングコントロール回路１０１、誤差増幅器１０２、基準電圧源１０３、電流検出回路１０４、スロープ回路１０５、ＰＷＭ比較器１０６、発振器１０７を有する。電流検出回路１０４は、電圧電流変換回路１０４Ａを有して構成される。スロープ回路１０５は、スイッチＳ１１～Ｓ１３、キャパシタＣ１２，Ｃ１３、電圧電流変換回路１０５Ａを有して構成される。スイッチ素子Ｑ１，Ｑ２の接続点にはインダクタＬ１の一端が接続され、インダクタＬ１の他端にキャパシタＣ１及び分圧抵抗Ｒ１，Ｒ２が接続され、インダクタＬ１の他端より出力電圧Ｖ_ＯＵＴを出力する。

図１１は、図９に示した第２比較例のスイッチング電源装置の動作を示すタイミングチャートである。図１１では、スイッチング電源装置の各ノードの動作波形を示している。

第２比較例のスイッチング電源装置１００では、発振器１０７の出力のＳＥＴ信号とＰＷＭ比較器１０６の出力のＲＥＳＥＴ信号とに基づき、スイッチ素子Ｑ１，Ｑ２のゲートに対して駆動信号を供給してオンオフする。上側トランジスタとしてのスイッチ素子Ｑ１がオンの期間は、スイッチ素子Ｑ１，Ｑ２の接続点の電圧Ｖ_ＳＷがハイレベルとなる。そして、スイッチ素子Ｑ１がオフ（電圧Ｖ_ＳＷがローレベル）となるｔ１１のタイミングで、スイッチＳ１２をオンしてキャパシタＣ１２に充電された電荷を放電してリセットする。またこのとき、スイッチＳ１３をオンしてキャパシタＣ１３に充電された電荷を放電してリセットする。続いて、ｔ１１のタイミングから所定時間後のｔ１２のタイミングにおいて、スイッチＳ１１をオフ状態からオン状態に切り替え、所定時間後のｔ１３のタイミングでスイッチＳ１１をオフ状態に切り替える。これにより、ｔ１２のタイミングからｔ１３のタイミングまでの間、電圧電流変換回路１０４Ａを通して下側トランジスタとしてのスイッチ素子Ｑ２を流れる電流の情報がキャパシタＣ１２の充電電圧Ｖ_ＣＲＧの形で蓄積される。

その後、ｔ１３のタイミングから所定時間後のｔ１４のタイミング、すなわちスイッチ素子Ｑ１がオン（電圧Ｖ_ＳＷがハイレベル）となるタイミングにおいて、スイッチＳ１３をオン状態からオフ状態に切り替える。そして、ｔ１４のタイミングからｔ１１のタイミングまでの期間において、電圧電流変換回路１０５Ａの出力電流によってキャパシタＣ３が充電される。これにより、ｔ１２のタイミングからｔ１３のタイミングまでにスイッチ素子Ｑ２を流れていた電流の情報が伝達されてスロープ電圧Ｖ_ＳＬＰに反映される。ＰＷＭ比較器１０６において、誤差増幅器１０２の出力の誤差電圧Ｖ_ＥＲＲとスロープ回路１０５の出力のスロープ電圧Ｖ_ＳＬＰとを比較し、スロープ電圧Ｖ_ＳＬＰが誤差電圧Ｖ_ＥＲＲを超えたときにハイレベルとなり、ＲＥＳＥＴ信号としてハイレベルが出力される。これにより、検出電流情報に応じてデューティ比を調整しながら、スイッチ素子Ｑ１，Ｑ２が交互にオンオフするように駆動制御する。

このように、第２比較例の電流モード制御方式では、スイッチ素子Ｑ１がオフ状態、すなわちスイッチ素子Ｑ２がオン状態にあるときの電流情報を取り込み、次の周期におけるスイッチ素子Ｑ１がオンしたときの電流情報を推定する。このとき、推定した電流情報はスロープ回路１０５よりスロープ電圧Ｖ_ＳＬＰとして出力される。そして、スロープ電圧Ｖ_ＳＬＰを用いて出力電圧Ｖ_ＯＵＴを一定電圧に制御する。

図６に示した第１比較例のスイッチング電源装置５０の場合、上側トランジスタとしてのスイッチ素子Ｑ１がオンしたときの電流情報を取り込んでいる。一方、図９に示した第２比較例のスイッチング電源装置１００の場合、下側トランジスタとしてのスイッチ素子Ｑ２がオンしたときの電流情報をキャパシタに充電して取り込み、スイッチ素子Ｑ１がオンしたときの電流情報を疑似的に生成している。

図６の第１比較例のスイッチング電源装置５０において、Ｖ_ｒａｍｐ信号を０Ｖとすると、ノードＢ電圧＝ＰＷＭ比較器５６の非反転入力（ＰＷＭ＋入力）となる。一方、図９の第２比較例のスイッチング電源装置１００の場合、スロープ電圧Ｖ_ＳＬＰ＝ＰＷＭ比較器１０６の非反転入力（ＰＷＭ＋入力）となる。

第１比較例のスイッチング電源装置５０において、ノードＢ電圧のスロープの傾きＳ_Ｎ１は、スイッチ素子Ｑ１のオン抵抗をＲ_ＯＮＱ１とし、電流検出回路５１のゲインをｋＶ１とすると、以下の（１）式で表すことができる。

ここで、Ｖ_ＩＮ：入力電圧、Ｖ_ＯＵＴ：出力電圧である。

（１）式において、オン抵抗Ｒ_ＯＮＱ１とゲインｋＶ１の積を定数Ａとすると、以下の（２）式のように置き換えることができる。

第２比較例のスイッチング電源装置１００において、スロープ電圧Ｖ_ＳＬＰのスロープの傾きＳ_Ｎ２は、特許文献１中の式（４）より、式中の定数をＢに置き換えて以下の（３）式で表すことができる。

（３）式において、ｔｐは下側トランジスタとしてのスイッチ素子Ｑ２を流れる電流の情報の蓄積時間、すなわちキャパシタＣ１２において充電電圧Ｖ_ＣＲＧをチャージする期間あり、図１１におけるｔ１２～ｔ１３間に相当する。ｔ１１～ｔ１２間の時間及びｔ１３～ｔ１４間の時間がｔ１２～ｔ１３間の時間より十分小さいとすると、ｔｐ≒ｔ_ｏｆｆとなる。ここで、ｔ_ｏｆｆ：上側トランジスタとしてのスイッチ素子Ｑ１がオフする時間（オフ時間）である。よって、（３）式はｔ_ｏｆｆを用いて以下の（４）式のように表すことができる。

（４）式のｔ_ｏｆｆについて、Ｔ，Ｖ_ＩＮ，Ｖ_ＯＵＴを用いて置き換えることにより、スロープ電圧Ｖ_ＳＬＰのスロープの傾きＳ_Ｎ２は以下の（５）式で表される。

ここで、Ｔ：スイッチ素子Ｑ１のオンオフ周期である。

上述したように、第２比較例のスイッチング電源装置１００では、スイッチ素子Ｑ２がオン（スイッチ素子Ｑ１がオフ）のときの電流情報から、スイッチ素子Ｑ１がオンしたときの電流情報として、スロープ電圧Ｖ_ＳＬＰのスロープの傾きＳ_Ｎ２を求めている。この場合、上記（５）式のように、出力電流Ｉ_ＯＵＴや入力電圧Ｖ_ＩＮの変化により、傾きＳ_Ｎ２に誤差が生じる。このため、本来予測すべき電流情報の傾き、すなわち第１比較例の傾きＳ_Ｎ１に相当する値からの乖離が大きくなる場合がある。

本実施形態では、上記事情に鑑み、スイッチ素子Ｑ１がオフ、すなわちスイッチ素子Ｑ２がオンのときの電流情報を用いて、高精度にスイッチ素子Ｑ１がオンのときの電流情報を得ることが可能なスイッチング電源装置の構成例を示す。

（実施形態）
図１は、本実施形態のスイッチング電源装置の構成例を示す回路図である。本実施形態のスイッチング電源装置１０は、パワーＭＯＳトランジスタ等によるスイッチ素子Ｑ１，Ｑ２、電流検出回路１１、スロープ生成回路１２、電流情報取り込み時間設定回路１３、基準電圧源１４、誤差増幅器１５、ＰＷＭ比較器１６、発振器１７、フリップフロップ１８、ＮＯＴ回路ＮＯＴ１、ドライバ１９Ａ，１９Ｂを有する。スイッチング電源装置１０は、Ｖ＋端子に電源４０が接続されて入力電圧Ｖ_ＩＮが入力される。また、ＳＷ端子にインダクタＬ１の一端が接続され、インダクタＬ１の他端にキャパシタＣ１及び分圧抵抗Ｒ１，Ｒ２が接続され、この接続点がスイッチング電源装置１０の出力端となり、出力電圧Ｖ_ＯＵＴが出力される。また、ＦＢ端子に分圧抵抗Ｒ１，Ｒ２の接続点が接続され、出力電圧Ｖ_ＯＵＴを分圧した電圧がフィードバックされる。

スイッチ素子Ｑ１，Ｑ２は、入力電圧Ｖ_ＩＮが供給されるＶ＋端子とグランドとの間に互いに直列接続される。第１スイッチとしてのスイッチ素子Ｑ１は、高電位側スイッチであり、ハイサイドスイッチ、上側スイッチ、上側トランジスタ等とも称する。スイッチ素子Ｑ１は、例えばＰｃｈＭＯＳＦＥＴにより構成される。第２スイッチとしてのスイッチ素子Ｑ２は、低電位側スイッチであり、ローサイドスイッチ、下側スイッチ、下側トランジスタ等とも称する。スイッチ素子Ｑ２は、例えばＮｃｈＭＯＳＦＥＴにより構成される。本実施形態では、Ｖ＋端子が入力電圧Ｖ_ＩＮの印加端であり、スイッチ素子Ｑ１の第１端が接続される。また、グランドが入力電圧Ｖ_ＩＮよりも低い電圧の印加端となっており、スイッチ素子Ｑ２の第２端が接続される。そして、スイッチ素子Ｑ１の第２端とスイッチ素子Ｑ２の第１端とが接続され、この接続点がＳＷ端子、インダクタＬ１を介してスイッチング電源装置１０の出力端に接続される。

スイッチ素子Ｑ１は、制御端としてのゲートがドライバ１９Ａに接続され、ドライバ１９Ａによってオン／オフ制御される。スイッチ素子Ｑ２は、制御端としてのゲートがドライバ１９Ｂに接続され、ドライバ１９Ｂによってオン／オフ制御される。

電流検出回路１１は、スイッチ素子Ｑ２の第１端と第２端の両端に接続され、スイッチ素子Ｑ２を流れる電流を検出してスロープ生成回路１２に出力する。電流検出回路１１には、電流情報取り込み時間設定回路１３が接続され、電流情報取り込み時間設定回路１３から出力されるタイミング信号に従って電流検出を実行する。電流情報取り込み時間設定回路１３は、スイッチ素子Ｑ２の電流情報の取り込み時間を設定するためのタイミング信号を生成して出力する。スロープ生成回路１２は、電流検出回路１１の出力と接続され、スイッチ素子Ｑ１がオンしたときの電流情報として推定したスロープ電圧Ｖ_ＳＬＰを生成出力する。スロープ電圧Ｖ_ＳＬＰは、スイッチ素子Ｑ１，Ｑ２のオンオフ制御のための駆動制御用の電圧信号である。ここで、電流検出回路１１、スロープ生成回路１２、及び電流情報取り込み時間設定回路１３により、制御情報生成部の機能を実現する。これらの電流検出回路１１、スロープ生成回路１２、電流情報取り込み時間設定回路１３の構成については後述する。

誤差増幅器１５は、反転入力端にＦＢ端子が接続され、非反転入力端に基準電圧源１４が接続され、出力電圧Ｖ_ＯＵＴに比例するＦＢ端子の電圧と基準電圧源１４により出力される参照電圧Ｖ_ＲＥＦとの誤差を増幅して誤差信号として出力する。ＰＷＭ比較器１６は、スロープ生成回路１２の出力のスロープ電圧Ｖ_ＳＬＰと誤差増幅器１５の出力の誤差信号とを比較し、比較結果を示す比較信号をノードＣ電圧として出力する。ＰＷＭ比較器１６は、ＰＷＭ＋入力のスロープ電圧Ｖ_ＳＬＰがＰＷＭ－入力の誤差信号電圧を超えたときに、ハイレベルとなるノードＣ電圧を出力する。

フリップフロップ１８は、ＲＳ型であり、Ｓ入力に発振器１７の出力のクロック信号ＣＬＯＣＫを入力し、Ｒ入力にＰＷＭ比較器１６の出力のノードＣ電圧を入力する。発振器１７は、スイッチ素子Ｑ１，Ｑ２のオンオフのタイミングを指示するためのクロック信号ＣＬＯＣＫを出力する。ＰＷＭ比較器１６のＰＷＭ＋入力には、トランジスタＱ１１のドレインが接続され、トランジスタＱ１１のゲートはフリップフロップ１８のＱＢ出力に接続され、トランジスタＱ１１のソースが接地される。ＰＷＭ比較器１６の出力のノードＣ電圧は、フリップフロップ１８のＱＢ出力に基づき、トランジスタＱ１１によってリセットされる。フリップフロップ１８は、Ｓ入力のクロック信号ＣＬＯＣＫとＲ入力のノードＣ電圧とに応じて、Ｑ出力よりＲＳＦＦ＿Ｑ信号を出力する。フリップフロップ１８のＱ出力は、ＮＯＴ回路ＮＯＴ１を介してドライバ１９Ａに接続されるとともに、ドライバ１９Ｂに直接接続される。

ドライバ１９Ａは、ＲＳＦＦ＿Ｑ信号がハイレベルとなったときにスイッチ素子Ｑ１のゲートに駆動信号を出力し、スイッチ素子Ｑ１をオンする。ドライバ１９Ｂは、ＲＳＦＦ＿Ｑ信号がローレベルとなったときにスイッチ素子Ｑ２のゲートに駆動信号を出力し、スイッチ素子Ｑ２をオンする。ここで、誤差増幅器１５、ＰＷＭ比較器１６、フリップフロップ１８、ＮＯＴ回路ＮＯＴ１、及びドライバ１９Ａ，１９Ｂにより、駆動制御部の機能を実現する。

以上により、電流検出回路１１において検出されるスイッチ素子Ｑ２の電流情報に応じてデューティ比を調整しながら、スイッチ素子Ｑ１，Ｑ２が交互にオンオフするように駆動制御を実行する。

図２は、本実施形態のスイッチング電源装置の主要部の詳細構成例を示す回路図である。電流検出回路１１は、電圧電流変換回路（Ｖ／Ｉ）２１、スイッチＳ１，Ｓ２，Ｓ３、キャパシタＣ２、トランジスタＱ３，Ｑ４によるカレントミラー回路を有して構成される。電圧電流変換回路２１は、入力端がスイッチ素子Ｑ２の第１端と第２端の両端に接続され、スイッチ素子Ｑ２のドレイン－ソース間の電圧を電流に変換する。電圧電流変換回路２１の出力端は、スイッチＳ１の一端に接続され、スイッチＳ１の他端がスイッチＳ２の一端、キャパシタＣ２の一端、及びスイッチＳ３の一端と接続されるとともに、電流検出回路１１の出力端となってスロープ生成回路１２に接続される。スイッチＳ２の他端、及びキャパシタＣ２の他端は接地され、スイッチＳ３の他端がカレントミラー回路の一方のトランジスタＱ３に接続される。カレントミラー回路の他方のトランジスタＱ４は電圧電流変換回路２１に接続される。

スロープ生成回路１２は、電圧電流変換回路（Ｖ／Ｉ）２２、トランジスタＱ５，Ｑ６によるカレントミラー回路、スイッチＳ４，Ｓ５、キャパシタＣ３を有して構成される。電圧電流変換回路２２は、入力端が電流検出回路１１の出力端と接続され、出力端がカレントミラー回路の一方のトランジスタＱ５に接続される。カレントミラー回路の他方のトランジスタＱ６はスイッチＳ４の一端に接続され、スイッチＳ４の他端がスイッチＳ５の一端、及びキャパシタＣ３の一端と接続されるとともに、スロープ生成回路１２の出力端となってＰＷＭ比較器１６に接続される。スイッチＳ５の他端、及びキャパシタＣ３の他端は接地される。

次に、本実施形態のスイッチング電源装置の動作について説明する。

図３は、本実施形態のスイッチング電源装置の動作の一例を示すタイミングチャートである。図３において、横軸は時間ｔを示し、縦軸において、出力電流ＩＬの段は電流を、他の段は電圧を示す。時間ｔにおいて、ｔ２１～ｔ２６はそれぞれスイッチ素子Ｑ１のオンオフ周期Ｔ上の所定のタイミングを表すものである。

電流検出回路１１において、スイッチＳ１，Ｓ２，Ｓ３はそれぞれクロック信号ＣＬＯＣＫに同期した所定のタイミングでオンオフする。まず、ｔ２１のタイミングで上側トランジスタのスイッチ素子Ｑ１がオンし、ｔ２２のタイミングでオフ状態に切り替わる。そして、ｔ２２のタイミングから所定時間経過後のｔ２３のタイミングまで、ｔ２２～ｔ２３間でスイッチＳ２がオンし、キャパシタＣ２の充電電圧に相当する電圧Ｖ_ＣＨＧの電圧レベルをローレベルに引き下げる。次に、ｔ２３のタイミングから所定時間経過後のｔ２４のタイミングまで、ｔ２３～ｔ２４間でスイッチＳ１がオンし、キャパシタＣ２が電圧電流変換回路２１からの電流値によって充電され、スイッチ素子Ｑ２を流れる電流の情報がキャパシタＣ２に電圧Ｖ_ＣＨＧという形で蓄積される。このとき、インダクタＬ１に流れる出力電流ＩＬに関して、ｔ２３～ｔ２４間のＩＬ１からＩＬ２までの電流に対応する電荷がキャパシタＣ２に充電される。そして、ｔ２４～ｔ２５の間、スイッチＳ１，Ｓ２，Ｓ３が共にオフ状態となり、ここでスロープ生成回路１２の入力抵抗が高い場合、電圧Ｖ_ＣＨＧはｔ２３のタイミングにおける電圧レベルに保持される。

次に、ｔ２５のタイミングから所定時間経過後のｔ２６のタイミングまで、ｔ２５～ｔ２６間でスイッチＳ３がオンし、キャパシタＣ２に蓄積された電荷を放電し、電圧Ｖ_ＣＨＧの電圧レベルは一定レベルまで低下する。ここで、トランジスタＱ３を流れる電流値は、ｔ２５～ｔ２６間でスイッチ素子Ｑ２に流れる電流の情報に比例した電流値となる。このとき、インダクタＬ１に流れる出力電流ＩＬに関して、ｔ２５～ｔ２６間のＩＬ３からＩＬ４までの電流に対応する電荷がキャパシタＣ２から放電される。そして、ｔ２６～ｔ２１の間、スイッチＳ３がオフ状態となり、電圧Ｖ_ＣＨＧは、ｔ２４～ｔ２５の時と同様、ｔ２６のタイミングにおける電圧レベルに保持される。

スロープ生成回路１２において、ｔ２１～ｔ２２間でスイッチＳ４がオンし、電圧Ｖ_ＣＨＧの電圧レベルを電圧電流変換回路２２にて変換した電流値でキャパシタＣ３が充電される。この電流値とキャパシタＣ３の充電電圧とによって生成した電圧スロープ信号を、スロープ電圧Ｖ_ＳＬＰとしてスロープ生成回路１２より出力し、ＰＷＭ比較器１６のＰＷＭ＋入力端に入力する。スイッチＳ５はスロープ電圧Ｖ_ＳＬＰの放電用スイッチであり、ｔ２２～ｔ２１間でオンする。

ここで、ｔ２３～ｔ２４までの第１期間の時間とｔ２５～ｔ２６までの第２期間の時間は、後述する電流情報取り込み時間設定回路１３によって時間を設定し、２つの期間が所定誤差範囲内でほぼ等しくなるように設定する。第１期間、第２期間は、それぞれ下側トランジスタであるスイッチ素子Ｑ２がオンする期間内の所定の期間であり、各期間の時間長さは、上側トランジスタであるスイッチ素子Ｑ１がオンする時間の長さに反比例する時間、すなわちスイッチ素子Ｑ１のオン時間の逆数に比例する時間に設定する。

図４は、本実施形態における電流情報取り込み時間設定回路の構成例を示す回路図である。電流情報取り込み時間設定回路１３は、定電流源Ｉ２、スイッチＳ７，Ｓ８、キャパシタＣ４，Ｃ５、電圧電流変換回路３１、トランジスタＱ７，Ｑ８，Ｑ９，Ｑ１０、ＮＯＴ回路ＩＮＶ１，ＩＮＶ２，ＩＮＶ３、ＮＡＮＤ回路ＮＡＮＤ１を有して構成される。電流情報取り込み時間設定回路１３は、所定タイミングの期間においてハイレベルのパルス信号を出力するワンショットパルス生成回路であり、電流情報の取り込み時間に対応するスイッチＳ１，Ｓ３のオン及びオフのタイミングを設定するものである。

電源Ｖ_ＣＣに接続される定電流源Ｉ２の出力端は、スイッチＳ７の一端に接続され、スイッチＳ７の他端がスイッチＳ８の一端、キャパシタＣ４の一端、及び電圧電流変換回路３１に接続される。スイッチＳ８の他端、及びキャパシタＣ４の他端は接地される。電圧電流変換回路３１の出力端は、トランジスタＱ７，Ｑ８によるカレントミラー回路に接続される。カレントミラー回路の出力側のトランジスタＱ８は、ドレインにトランジスタＱ９のソース、ドレイン、及びトランジスタＱ１０のソースが直列に接続され、トランジスタＱ１０のドレインが接地される。

ＮＯＴ回路ＩＮＶ１の入力端には、クロック信号ＣＬＯＣＫに同期した所定タイミングを指示するタイミング信号ＣＬＫ１，ＣＬＫ２が入力され、ＮＯＴ回路ＩＮＶ１の出力端がトランジスタＱ９，Ｑ１０のゲートに接続される。トランジスタＱ９，Ｑ１０のソース、ドレインの接続点には、キャパシタＣ５の一端、及びＮＯＴ回路ＩＮＶ２の入力端に接続され、キャパシタＣ５の他端が接地される。ＮＯＴ回路ＩＮＶ２の出力端はＮＡＮＤ回路ＮＡＮＤ１の第１入力端に接続され、ＮＡＮＤ回路ＮＡＮＤ１の第２入力端にはタイミング信号ＣＬＫ１，ＣＬＫ２が入力され、ＮＡＮＤ回路ＮＡＮＤ１の出力端がＮＯＴ回路ＩＮＶ３の入力端に接続される。ＮＯＴ回路ＩＮＶ３の出力端が電流情報取り込み時間設定回路１３の出力端となり、スイッチＳ１，Ｓ３に対するオンオフ信号として出力される。

上記構成において、電流情報取り込み時間設定回路１３は、ＮＯＴ回路ＩＮＶ１に入力された入力信号（タイミング信号ＣＬＫ１，ＣＬＫ２）のローレベルからハイレベルに切り替わるタイミングで、出力信号（スイッチＳ１，Ｓ３のオンオフ信号）がローレベルからハイレベルに切り替わる。そして、電流情報取り込み時間設定回路１３は、トランジスタＱ９を流れる電流とキャパシタＣ５とによって設定される所定時間の間、出力信号のハイレベルを保持し、この所定時間経過後に出力信号をローレベルにする。ここで、電流情報取り込み時間設定回路１３は、タイミング信号ＣＬＫ１が入力された場合、出力信号としてスイッチＳ１のオンオフ信号を生成し、タイミング信号ＣＬＫ２が入力された場合、出力信号としてスイッチＳ３のオンオフ信号を生成する。

図５は、本実施形態における電流情報取り込み時間設定回路の動作の一例を示すタイミングチャートである。図５において、横軸は時間ｔを示し、縦軸において、出力電流ＩＬの段は電流を、他の段は電圧を示す。図３と同様、時間ｔにおいて、ｔ２１～ｔ２６はそれぞれスイッチ素子Ｑ１のオンオフ周期Ｔ上の所定のタイミングを表すものである。

電流情報取り込み時間設定回路１３において、スイッチＳ７，Ｓ８はそれぞれクロック信号ＣＬＯＣＫに同期した所定のタイミングでオンオフする。スイッチＳ７は、スイッチ素子Ｑ１，Ｑ２の接続点の電圧Ｖ_ＳＷがハイレベルとなる期間、オン状態となる。まず、ｔ２１～ｔ２２間でスイッチＳ７がオンし、定電流源Ｉ２の出力電流にてキャパシタＣ４を充電する。これにより、キャパシタＣ４の充電電圧に相当する電圧Ｖ_ＣＨＧ２の電圧レベルを所定値まで上昇させる。そして、ｔ２２～ｔ２３の間、電圧Ｖ_ＣＨＧ２の電圧レベルは保持される。

スイッチング電源装置１０は、図３におけるスイッチＳ２がオンからオフ状態に切り替わるｔ２３のタイミングで、ローレベルからハイレベルに変化するタイミング信号ＣＬＫ１を内部で生成する。このタイミング信号ＣＬＫ１は、電流情報取り込み時間設定回路１３のＮＯＴ回路ＩＮＶ１及びＮＡＮＤ回路ＮＡＮＤ１の第２入力端に入力される。ｔ２３のタイミングでタイミング信号ＣＬＫ１がローレベルからハイレベルに切り替わると、ＮＯＴ回路ＩＮＶ３の出力端より出力されるスイッチＳ１のオンオフ信号がローレベルからハイレベルに切り替わる。そして、トランジスタＱ９を流れる電流とキャパシタＣ５とによって設定される所定時間の間、スイッチＳ１のオンオフ信号としてハイレベルが出力される。タイミング信号ＣＬＫ１は、次にスイッチ素子Ｑ１がオンするｔ２１のタイミングでハイレベルからローレベルに切り替わる。

また、スイッチング電源装置１０は、図３における次にスイッチ素子Ｑ１がオンするｔ２１のタイミングから所定時間手前のｔ２５のタイミングで、ローレベルからハイレベルに変化するタイミング信号ＣＬＫ２を内部で生成する。ｔ２５は、ｔ２４～ｔ２１の間の任意の時点に設定する。このタイミング信号ＣＬＫ２は、電流情報取り込み時間設定回路１３のＮＯＴ回路ＩＮＶ１及びＮＡＮＤ回路ＮＡＮＤ１の第２入力端に入力される。ｔ２５のタイミングでタイミング信号ＣＬＫ２がローレベルからハイレベルに切り替わると、ＮＯＴ回路ＩＮＶ３の出力端より出力されるスイッチＳ３のオンオフ信号がローレベルからハイレベルに切り替わる。そして、トランジスタＱ９を流れる電流とキャパシタＣ５とによって設定される所定時間の間、スイッチＳ３のオンオフ信号としてハイレベルが出力される。タイミング信号ＣＬＫ２は、次にスイッチ素子Ｑ１がオンしてオフするｔ２２のタイミングでハイレベルからローレベルに切り替わる。

次に、本実施形態の動作における、スイッチ素子Ｑ１のオン時の電流情報として推定するスロープ電圧Ｖ_ＳＬＰ、及びスロープ電圧Ｖ_ＳＬＰの傾きを決定するキャパシタＣ２の充電電圧Ｖ_ＣＨＧについて説明する。

図３において、本実施形態のスロープ電圧Ｖ_ＳＬＰの傾きをＳ_Ｎ３とする。また、スイッチＳ１とスイッチＳ３がオンする時間が等しいものとし、このオン時間のパルス幅をｔ_ｐｌｓとする。また、ｔ２２～ｔ２３間の時間、及びｔ２６～ｔ２１間の時間が等しいものとし、この時間をｔ１とする。

ｔ２４のタイミング時点のキャパシタＣ２の充電電圧Ｖ_{ＣＨＧ＿ｔ２４}は、以下の（６）式で表すことができる。

ここで、Ｃ２：キャパシタＣ２の容量、ｋｖ３：インダクタＬ１からスイッチＳ１に流れる電流の変換係数、Ｉｐｋ：出力電流ＩＬの最大値（図３参照）である。

ｔ２５～ｔ２６間のキャパシタＣ２の充電電圧Ｖ_ＣＨＧの変動分をΔＶ_ＣＨＧとすると、ΔＶ_ＣＨＧは以下の（７）式で表される。

したがって、（６）式及び（７）式から、ｔ２６のタイミング時点でのキャパシタＣ２の充電電圧Ｖ_{ＣＨＧ＿ｔ２６}は、以下の（８）式で求められる。

ｔ２３，ｔ２４，ｔ２５，ｔ２６の各タイミングについて、ｔ２２＝０として、ｔ１，ｔ_ｐｌｓ，ｔ_ｏｆｆを用いて表すと、以下の（９）式で表すことができる。

（９）式を用いて、ｔ２６のタイミング時点でのキャパシタＣ２の充電電圧Ｖ_{ＣＨＧ＿ｔ２６}を表すと、上記（８）式は以下の（１０）式、（１１）式のように表すことができる。

ｔ１，ｔ_ｐｌｓはスイッチ素子Ｑ１のオフ時間ｔ_ｏｆｆより十分に短く、ｔ_ｏｆｆ＞＞ｔ１，ｔ_ｐｌｓとすると、（１１）式は次の（１２）式のように近似することができる。

ｔ_ｐｌｓは上述した電流情報取り込み時間設定回路１３により設定され、以下の（１３）式で表すことができる。

ここで、Ｃ４：キャパシタＣ４の容量、Ｃ５：キャパシタＣ５の容量、Ｖ_{ＴＨＩＮＶ２}：ＮＯＴ回路ＩＮＶ２のスレッショルド電圧、ｋｖ４：定電流源Ｉ２からトランジスタＱ５に流れる電流の変換係数、Ｉ２：定電流源Ｉ２の出力電流値、ｔ_ｏｎ：上側トランジスタとしてのスイッチ素子Ｑ１がオンする時間（オン時間）（ｔ２１～ｔ２２間の時間）である。（１３）式で示されるように、ｔ_ｐｌｓの時間長さは、ｔ_ｏｎの時間長さに反比例している。

（１２）式において、ｔ_ｐｌｓを（１３）式を用いて置き換えて代入すると、ｔ２６のタイミング時点でのキャパシタＣ２の充電電圧Ｖ_{ＣＨＧ＿ｔ２６}は、次の（１４）式にように表される。

上式において、（Ｃ４×Ｃ５×Ｖ_{ＴＨＩＮＶ２}×ｋｖ３）／（ｋｖ４×Ｉ２×Ｃ２）を定数Ｋに置換して表している。

上述のように求めた充電電圧Ｖ_{ＣＨＧ＿ｔ２６}に基づき、スロープ電圧Ｖ_ＳＬＰの傾きＳ_Ｎ３は、図２のトランジスタＱ６を流れる電流とキャパシタＣ３の容量によって、以下の（１５）式、（１６）式のように表すことができる。

ここで、Ｃ３：キャパシタＣ３の容量、ｋｖ５：スロープ生成回路１２の入力端からトランジスタＱ６に流れる電流の変換係数である。

上式において、（１／Ｃ３）×ｋｖ５×Ｋを定数Ｃに置換して表すと、（１６）式は以下の（１７）式で表すことができる。

以上のように、スロープ電圧Ｖ_ＳＬＰの傾きＳ_Ｎ３を求めることができる。（１７）式の傾きＳ_Ｎ３は、第１比較例における（２）式の傾きＳ_Ｎ１とほぼ同等となり、出力電流Ｉ_ＯＵＴや入力電圧Ｖ_ＩＮの変動の影響を低減できる。このため、入力電圧や出力負荷が変化した場合でも本来のスイッチ素子Ｑ１の電流情報を高精度に予測することが可能となる。

上述したように、本実施形態では、上側トランジスタである第１スイッチとしてのスイッチ素子Ｑ１がオフであり、下側トランジスタである第２スイッチとしてのスイッチ素子Ｑ２がオンの期間において、第１期間及び第２期間を設定し、スイッチ素子Ｑ２を流れる電流情報を取得する。これらの第１期間の電流情報と第２期間の電流情報との差分に基づいてスロープ電圧Ｖ_ＳＬＰを生成し、スロープ電圧に応じてスイッチ素子Ｑ１及びスイッチ素子Ｑ２のオンオフを制御する。このように、２つの期間の電流情報の差分を用いることによって、装置全体の出力電流Ｉ_ＯＵＴや入力電圧Ｖ_ＩＮの絶対値の増減の影響を受けないようにでき、図９に示した第２比較例における課題のような出力電流Ｉ_ＯＵＴや入力電圧Ｖ_ＩＮの変化した場合の誤差を低減できる。

一例として、第１期間は、スイッチ素子Ｑ２のオン期間の開始時点から所定時間経過後の期間とする。また、第２期間は、スイッチ素子Ｑ２のオン期間の終了時点から所定時間前の期間とする。すなわち、スイッチ素子Ｑ２のオン期間において、前半の所定時間の第１期間と後半の所定時間の第２期間とにおいて、スイッチ素子Ｑ２に流れる電流情報を検出する。特に、本実施形態では、第１期間の時間と第２期間の時間について、所定誤差範囲内で等しい時間ｔ_ｐｌｓとし、各期間を第１スイッチがオンする時間ｔ_ｏｎの長さに反比例する時間、すなわちｔ_ｐｌｓ＝α×（１／ｔ_ｏｎ）、（ここでα：定数）となるように設定している。この構成によって、（１７）式に示したようにスロープ電圧の傾きにおける出力電流Ｉ_ＯＵＴや入力電圧Ｖ_ＩＮの要因を削減し、これらの出力電流Ｉ_ＯＵＴや入力電圧Ｖ_ＩＮの変化による影響をさらに低減できる。したがって、本実施形態によれば、スイッチ素子Ｑ２がオンのときの電流情報を用いて、スイッチ素子Ｑ１がオンのときのインダクタＬ１に流れる電流情報を高精度に推定することが可能になる。

具体的には、第１期間の時間及び第２期間の時間のそれぞれにおいて、スイッチ素子Ｑ２を流れる電流情報に対応する電圧を積算し、スロープ電圧として第１期間の積算値と第２期間の積算値との差分に応じた傾きを持つ電圧を生成する。一例として、スイッチ素子Ｑ２を流れる電流に応じた電荷を充電又は放電するキャパシタＣ２を設け、第１期間においてキャパシタＣ２を充電し、第２期間においてキャパシタＣ２を放電し、キャパシタＣ２の充電電圧Ｖ_ＣＨＧに基づいてスロープ電圧Ｖ_ＳＬＰを出力する。上記動作を実現するため、スイッチ素子Ｑ２を流れる電流情報を検出して第１期間及び第２期間の電流情報を蓄積する電流検出回路１１と、電流検出回路１１により蓄積された電流情報に応じた電圧によりスロープ電圧を生成するスロープ生成回路１２と、第１期間及び第２期間を設定する電流情報取り込み時間設定回路１３と、を有する構成とする。また、一例として、電流情報取り込み時間設定回路１３は、第１期間と第２期間のそれぞれの時間においてハイレベルの信号を出力するワンショットパルス生成回路によって構成する。

したがって、本実施形態では、電流モード制御方式のスイッチング電源装置において、第１スイッチがオフのときに次の周期における第１スイッチがオンしたときの電流情報を予測するため、電流情報検出のマスク時間の設定を不要にできる。これにより、最小オン時間を小さくし、入力電圧に対する出力電圧の比を極端に小さくすることが可能である。さらに、入力電圧や出力負荷の条件に依存することなく、これらの条件変化の影響を受けずに高精度にスイッチ素子に流れる電流情報を得ることができる。このため、出力電圧制御の精度をさらに向上させたスイッチング電源装置を実現できる。

以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。

本発明は、電流モード制御方式において電流情報検出のマスク時間を設ける必要がなく、かつ高精度に電流情報を得ることが可能となる効果を有し、例えば同期整流型のスイッチング電源装置等として有用である。

１０：スイッチング電源装置
１１：電流検出回路
１２：スロープ生成回路
１３：電流情報取り込み時間設定回路
１４：基準電圧源
１５：誤差増幅器
１６：ＰＷＭ比較器
１７：発振器
１８：フリップフロップ
１９Ａ，１９Ｂ：ドライバ
２１，２２，３１：電圧電流変換回路
４０：電源
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５：キャパシタ
Ｉ２：定電流源
Ｌ１：インダクタ
ＮＡＮＤ１：ＮＡＮＤ回路
ＮＯＴ１，ＩＮＶ１，ＩＮＶ２，ＩＮＶ３：ＮＯＴ回路
Ｑ１，Ｑ２：スイッチ素子
Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１：トランジスタ
Ｒ１，Ｒ２：分圧抵抗
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ７，Ｓ８：スイッチ

Claims (6)

1. 入力電圧の印加端に第１端が接続された第１スイッチと、
   前記第１スイッチの第２端に第１端が接続され、前記入力電圧よりも低い電圧の印加端に第２端が接続された第２スイッチと、
   前記第２スイッチを流れる所定の期間の電流情報を取得し、前記電流情報に基づいた駆動制御用のスロープ電圧を生成する制御情報生成部と、
   前記スロープ電圧に応じて前記第１スイッチ及び前記第２スイッチのオンオフを制御する駆動制御部と、を備え、
   前記制御情報生成部は、前記第２スイッチがオンする期間内の第１期間及び第２期間における電流情報を取得し、前記第１期間の電流情報と前記第２期間の電流情報との差分に基づいて前記スロープ電圧を生成する、
   スイッチング電源装置。
2. 前記制御情報生成部は、
   前記第１期間及び前記第２期間を設定する電流情報取り込み時間設定回路を有し、
   前記第１期間の時間と前記第２期間の時間は、所定誤差範囲内で等しく、各期間は前記第１スイッチがオンする時間の長さに反比例する時間である、
   請求項１に記載のスイッチング電源装置。
3. 前記制御情報生成部は、
   前記第１期間の時間、及び前記第２期間の時間のそれぞれにおいて、前記第２スイッチを流れる電流情報に対応する電圧を積算し、前記スロープ電圧として前記第１期間の積算値と前記第２期間の積算値との差分に応じた傾きを持つ電圧を生成する、
   請求項１又は２に記載のスイッチング電源装置。
4. 前記制御情報生成部は、
   前記第２スイッチを流れる電流に応じた電荷を充電又は放電するキャパシタを有し、
   前記第１期間において前記キャパシタを充電し、前記第２期間において前記キャパシタを放電し、前記キャパシタの充電電圧に基づいて前記スロープ電圧を出力する、
   請求項１から３のいずれか一項に記載のスイッチング電源装置。
5. 前記制御情報生成部は、
   前記第２スイッチを流れる電流情報を検出し、前記第１期間及び前記第２期間の電流情報を蓄積する電流検出回路と、
   前記電流検出回路により蓄積された電流情報に応じた電圧により前記スロープ電圧を生成するスロープ生成回路と、を有する、
   請求項１から４のいずれか一項に記載のスイッチング電源装置。
6. 前記電流情報取り込み時間設定回路は、
   前記第１期間と前記第２期間のそれぞれの時間においてハイレベルの信号を出力するワンショットパルス生成回路である、
   請求項２に記載のスイッチング電源装置。

Images