JP6904079B2 - スイッチング電源装置 - Google Patents

Description

本発明は、前段に配置された力率改善（ＰＦＣ：Power Factor Correct）回路とその後段に縦列接続したＤＣ−ＤＣコンバータとを有して交流電源から直流出力電圧を生成する２段構成のスイッチング電源装置に関する。

照明用の電源回路や消費電力が７５ワット（Ｗ）以上の家電製品に使用される電源装置には、前段に力率改善回路、後段にＤＣ−ＤＣコンバータを配置した２段構成のスイッチング電源装置が使用されている。力率改善回路は、スイッチング電源装置で発生する高調波電流をある制限値以下に抑え、力率を改善するもので、交流入力電圧から昇圧された直流の中間電圧を生成する。ＤＣ−ＤＣコンバータは、力率改善回路によって生成された中間電圧から所定の値の直流電圧を出力する。

このような２段構成のスイッチング電源装置が起動するときには、まず、前段の力率改善回路が起動し、その後、後段のＤＣ−ＤＣコンバータが起動する必要がある。これは、中間電圧が十分に昇圧していない状態でＤＣ−ＤＣコンバータが起動した場合に、ＤＣ−ＤＣコンバータが起動に失敗してしまうからである。

そこで、力率改善回路がＤＣ−ＤＣコンバータよりも先に確実に起動するようにしたスイッチング電源装置が提案されている（たとえば、特許文献１参照）。この特許文献１に記載のスイッチング電源装置によれば、力率改善回路は、力率改善回路用の第１の制御ＩＣ（ＩＣ：Integrated Circuit）を有し、ＤＣ−ＤＣコンバータは、ＤＣ−ＤＣコンバータ用の第２の制御ＩＣを有している。

第１の制御ＩＣは、第１の電源端子を有し、第１の電源端子の電圧が第１の閾値を超えると起動し、力率改善回路を駆動する。第２の制御ＩＣは、高電圧入力端子と、高電圧の入力電圧から起動電流を生成する起動回路と、起動電流を出力する第２の電源端子とを有している。第２の制御ＩＣは、第２の電源端子から出力された起動電流が充電されるコンデンサの電圧が第１の閾値よりも高い第２の閾値を超えると起動し、ＤＣ−ＤＣコンバータを駆動する。

第２の電源端子と第１の電源端子はダイオードを介して接続されている。当該ダイオードのアノードは第２の電源端子に接続され、カソードは第１の電源端子に接続されている。このため、第１の電源端子の電圧は、第２の電源端子の電圧が第１の閾値よりも高い第２の閾値を超えるよりも先に第１の閾値を超えることになり、したがって、第１の制御ＩＣは、第２の制御ＩＣよりも先に起動することになる。

第１の制御ＩＣが起動すると、第１の制御ＩＣは、力率改善回路を駆動するが、そのときの制御電源は、第１の電源端子に接続されたコンデンサの充電電圧が用いられる。しかし、第１の制御ＩＣの制御電源は、その充電電圧だけでは不足するため、力率改善回路が備えるインダクタと誘導結合された補助巻線を設け、力率改善回路のスイッチング動作時に補助巻線に発生される電力を用いて、不足分の電力を補うようにしている。

その後、第２の電源端子の電圧が第２の閾値を超えると第２の制御ＩＣが起動し、ＤＣ−ＤＣコンバータを駆動する。ＤＣ−ＤＣコンバータがスイッチング動作を開始すると、ＤＣ−ＤＣコンバータが備えるトランスに設けられた補助巻線に電力が発生する。このトランスの補助巻線に発生した電力は、第２の電源端子にも供給され、第１の制御ＩＣおよび第２の制御ＩＣの制御電源として用いられる。このとき、第２の制御ＩＣでは、その起動回路が遮断するように制御され、これによって、高電圧の入力電圧からの起動電流の生成が停止され、高電圧の入力電圧による電力消費が低減される。

以上のスイッチング電源装置によれば、第１の制御ＩＣを起動する第１の閾値を第２の制御ＩＣを起動する第２の閾値よりも低く設定することで、力率改善回路をＤＣ−ＤＣコンバータよりも先に起動させることができる。また、力率改善回路が起動したときの制御電源は、起動回路の起動電流とインダクタの補助巻線による電力とを用い、ＤＣ−ＤＣコンバータが起動したときの制御電源は、インダクタの補助巻線による電力とトランスの補助巻線による電力とを用いている。

特開２０１５−２１９９４６号公報

しかしながら、特許文献１に記載のスイッチング電源装置では、第１の制御ＩＣが起動したときの制御電源は、インダクタの補助巻線により発生された電力を用いて電力不足を補っている。このため、補助巻線およびその整流平滑回路が必要になり、その分、スイッチング電源装置のコストが高くなる。しかも、補助巻線およびその整流平滑回路の設置スペースが必要なことから、スイッチング電源装置の小型化・軽量化を阻害する要因になっている。

また、トランスの補助巻線から供給される電力は、インダクタの補助巻線から供給される電力が加算されて第１の制御ＩＣおよび第２の制御ＩＣの制御電源として用いている。このため、第２の制御ＩＣにトランスの２次側の出力電圧が過電圧状態にあることを検出する過電圧保護機能を設ける場合、第２の電源端子に接続されたコンデンサの充電電圧を過電圧検出に用いることができない。すなわち、トランスの補助巻線に発生される電圧は、トランスの２次側巻線に発生される電圧に比例した電圧であるので、これがそのまま第２の電源端子に印加されるならば、その電圧を用いてトランスの２次側の出力電圧をトランスの１次側で予測するのに用いることができる。しかし、トランスの補助巻線から供給される電圧にインダクタの補助巻線に発生される電圧が加わることによって、トランスの２次側の出力電圧をトランスの１次側で予測することができなくなる。このため、トランスの２次側に過電圧検出回路を設け、さらに、その過電圧検出回路の検出信号をフォトカプラで１次側にフィードバックする回路が必要になるので、過電圧検出回路およびフィードバック回路の構成の分だけ、コストが増加してしまう。

本発明はこのような点に鑑みてなされたものであり、インダクタの補助巻線を不要にし、トランスの１次側で過電圧検出が可能なスイッチング電源装置を提供することを目的とする。

本発明では、上記の課題を解決するために、交流電源から直流の中間電圧を生成する力率改善回路と、中間電圧から所定の値の直流電圧を生成するＤＣ−ＤＣコンバータと、力率改善回路およびＤＣ−ＤＣコンバータの制御機能を１つのＩＣに内蔵した制御ＩＣと、を備えたスイッチング電源装置が提供される。このスイッチング電源装置の制御ＩＣは、交流電源を整流した脈流から電圧を調整した電流を出力して制御ＩＣ用電源のコンデンサに充電する起動回路と、コンデンサの電圧を監視し、そのコンデンサの電圧が低電圧保護解除電圧に達すると、力率改善回路に動作開始を指示する第１のイネーブル信号を出力する低電圧保護回路と、第１のイネーブル信号を受けて力率改善回路のスイッチング制御を開始する第１の制御回路と、力率改善回路のスイッチング動作を検出してＤＣ−ＤＣコンバータに動作開始を指示する第２のイネーブル信号を出力するスイッチング動作検出回路と、第２のイネーブル信号を受けてＤＣ−ＤＣコンバータのスイッチング制御を開始する第２の制御回路と、を有している。力率改善回路は、インダクタおよびスイッチング素子を有し、インダクタの電流がゼロになってからスイッチング素子をオンするように制御する電流臨界モードで動作の昇圧回路である。また、第１の制御回路は、インダクタを流れる電流を監視してインダクタを流れる電流がゼロになったとき、スイッチング素子をターンオンする信号を出力する電流ゼロ検出比較器と、中間電圧に比例した中間電圧比例電圧と第１の基準電圧との差を増幅するエラーアンプと、該エラーアンプの出力電圧と力率改善回路用発振器の第１のタイミング用コンデンサを定電流充電することによって生成された第１のランプ電圧とを比較し、第１のランプ電圧がエラーアンプの出力電圧を上回ったときスイッチング素子をターンオフする信号を出力する所定の比較器と、を有する。第１の制御回路は、さらに、インダクタを流れる電流を電圧に変換する電流検出抵抗と、電流検出抵抗によって検出された信号をレベルシフトして電流ゼロ検出比較器に供給する第１のレベルシフタと、電流ゼロ検出比較器によって検出された電流ゼロ検出信号を遅延させる遅延回路と、を有している。

上記構成のスイッチング電源装置は、力率改善回路がスイッチング動作を開始したことを検出してＤＣ−ＤＣコンバータを動作開始させているので、力率改善回路およびＤＣ−ＤＣコンバータの動作開始順序を確実に順守される。力率改善回路がスイッチング動作を開始した直後に最短時間でＤＣ−ＤＣコンバータが動作を開始し、力率改善回路およびＤＣ−ＤＣコンバータが両方とも完全に立ち上がる前であることから、制御ＩＣ用電源は、そのコンデンサだけで間に合う。したがって、インダクタに補助巻線を設け、そこから、起動時の電力を補充するということは不要になる。また、インダクタの補助巻線から電力が供給されることはないので、トランスの１次側で正確な出力電圧を推定できることから、トランスの１次側に過電圧検出回路の設置が可能になる。

本実施の形態に係るスイッチング電源装置の構成例を示す回路図である。 制御ＩＣの構成例を示す機能ブロック図である。 本実施の形態に係るスイッチング電源装置の動作波形を示す図である。 ＰＦＣ制御回路の具体的な構成例を示す回路図である。 ＰＦＣ制御回路のリスタートタイマの具体的な構成例を示す回路図である。 ＰＦＣ制御回路の発振波形を示す図であって、（Ａ）はエラーアンプＥｒｒＡＭＰの出力電圧となるＰＦＣ＿ＣＯＭＰ端子の電圧が低いとき、（Ｂ）はＰＦＣ＿ＣＯＭＰ端子の電圧が高いときである。 ＰＦＣスイッチング検出回路を説明する図であって、（Ａ）はＰＦＣスイッチング検出回路の具体的な構成例を示す回路図、（Ｂ）はＰＦＣスイッチング検出回路の入出力波形を示す図である。 ＬＬＣ制御回路の具体的な構成例を示す回路図である。 ＬＬＣ制御回路がスイッチング動作を開始したときのソフトスタート動作における波形を示す図であって、（Ａ）はソフトスタートコンデンサの電圧が低いときのスイッチング波形、（Ｂ）はソフトスタートコンデンサの電圧が高いときのスイッチング波形である。

以下、本発明の実施の形態について、インダクタの電流が０になってからスイッチング素子をオンする電流臨界モードの力率改善回路と、ＬＬＣ電流共振型のＤＣ−ＤＣコンバータとを備えたスイッチング電源装置を例に、図面を参照して詳細に説明する。なお、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。

図１は本実施の形態に係るスイッチング電源装置の構成例を示す回路図、図２は制御ＩＣの構成例を示す機能ブロック図、図３は本実施の形態に係るスイッチング電源装置の動作波形を示す図である。

本実施の形態に係るスイッチング電源装置は、図１に示したように、力率改善回路１０と、ＤＣ−ＤＣコンバータ２０と、力率改善回路１０およびＤＣ−ＤＣコンバータ２０の制御機能を１つのＩＣに内蔵した制御ＩＣ３０とを備えている。

制御ＩＣ３０は、力率改善回路１０に用いられるＰＦＣ＿ＯＵＴ端子、ＰＦＣ＿ＲＴ端子、ＰＦＣ＿ＦＢ端子、ＰＦＣ＿ＣＳ端子およびＰＦＣ＿ＣＯＭＰ端子を有している。制御ＩＣ３０は、また、ＤＣ−ＤＣコンバータ２０に用いられるＶＢ端子、ＨＯ端子、ＶＳ端子、ＬＯ端子、ＬＬＣ＿ＦＢ端子、ＬＬＣ＿ＣＳ端子およびＬＬＣ＿ＳＳ端子を有している。制御ＩＣ３０は、さらに、電源関係のＶＨ端子、ＶＣＣ端子およびＧＮＤ端子を有している。

力率改善回路１０において、交流電源ＡＣの両方の端子は、ダイオードブリッジＤＢに接続され、ダイオードブリッジＤＢの正極出力端子は、インダクタＬｐの一方の端子に接続されている。インダクタＬｐの他方の端子は、ダイオードＤｐのアノード端子に接続され、ダイオードＤｐのカソード端子は、平滑コンデンサＣｂｕｌｋの正極端子に接続されている。ダイオードブリッジＤＢの負極出力端子は、電流検出抵抗Ｒｓの一方の端子に接続され、電流検出抵抗Ｒｓの他方の端子は、平滑コンデンサＣｂｕｌｋの負極端子と制御ＩＣ３０のＧＮＤ端子とに接続されている。インダクタＬｐとダイオードＤｐとの接続点は、スイッチング素子Ｑを介して制御ＩＣ３０のＧＮＤ端子に接続されている。スイッチング素子Ｑは、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。このスイッチング素子Ｑにおいて、そのドレイン端子がインダクタＬｐとダイオードＤｐとの接続点に接続され、ゲート端子が制御ＩＣ３０のＰＦＣ＿ＯＵＴ端子に接続され、ソース端子が制御ＩＣ３０のＧＮＤ端子とに接続されている。ダイオードブリッジＤＢ、インダクタＬｐ、ダイオードＤｐ、平滑コンデンサＣｂｕｌｋおよびスイッチング素子Ｑは、ダイオードＤｐから出力される平均電流波形を交流入力電圧の正弦波に近づけて力率を改善し、かつ、昇圧した直流の中間電圧Ｖｂｕｌｋを出力する回路を構成している。

ダイオードブリッジＤＢと電流検出抵抗Ｒｓとの接続点は、抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他方の端子は、制御ＩＣ３０のＰＦＣ＿ＣＳ端子およびコンデンサＣ１の一方の端子に接続されている。コンデンサＣ１の他方の端子は、制御ＩＣ３０のＧＮＤ端子に接続されている。平滑コンデンサＣｂｕｌｋの正極端子には、抵抗Ｒ２の一方の端子が接続され、抵抗Ｒ２の他方の端子は、抵抗Ｒ３の一方の端子に接続され、抵抗Ｒ３の他方の端子は、平滑コンデンサＣｂｕｌｋの負極端子に接続されている。抵抗Ｒ２と抵抗Ｒ３との接続点は、制御ＩＣ３０のＰＦＣ＿ＦＢ端子に接続されている。そして、制御ＩＣ３０のＰＦＣ＿ＲＴ端子は、抵抗Ｒ４の一方の端子に接続され、制御ＩＣ３０のＰＦＣ＿ＣＯＭＰ端子は、位相補償用のコンデンサＣｃｏｍｐの一方の端子に接続されている。抵抗Ｒ４の他方の端子およびコンデンサＣｃｏｍｐの他方の端子は、それぞれ制御ＩＣ３０のＧＮＤ端子に接続されている。

交流電源ＡＣの両方の端子は、また、ダイオードＤ１，Ｄ２のアノード端子に接続され、ダイオードＤ１，Ｄ２のカソード端子は、ともに接続され、さらに、電流制限用の抵抗Ｒ５の一方の端子に接続されている。抵抗Ｒ５の他方の端子は、制御ＩＣ３０のＶＨ端子に接続されている。

ＤＣ−ＤＣコンバータ２０は、ハイサイドのスイッチング素子Ｑ１とローサイドのスイッチング素子Ｑ２とを直列に接続して構成したハーフブリッジ回路を有している。スイッチング素子Ｑ１，Ｑ２は、図示の例では、ＮチャネルＭＯＳＦＥＴを使用している。スイッチング素子Ｑ１のドレイン端子は、力率改善回路１０の平滑コンデンサＣｂｕｌｋの正極端子に接続され、スイッチング素子Ｑ２のソース端子は、力率改善回路１０の平滑コンデンサＣｂｕｌｋの負極端子に接続されている。

ハイサイドのスイッチング素子Ｑ１のゲート端子は、抵抗Ｒ６の一方の端子に接続され、抵抗Ｒ６の他方の端子は、制御ＩＣ３０のＨＯ端子に接続されている。ローサイドのスイッチング素子Ｑ２のゲート端子は、抵抗Ｒ７の一方の端子に接続され、抵抗Ｒ７の他方の端子は、制御ＩＣ３０のＬＯ端子に接続されている。スイッチング素子Ｑ１，Ｑ２の共通の接続点は、制御ＩＣ３０のＶＳ端子と、コンデンサＣ２の一方の端子とに接続され、コンデンサＣ２の他方の端子は、制御ＩＣ３０のＶＢ端子に接続されている。

スイッチング素子Ｑ１，Ｑ２の共通の接続点は、また、トランスＴ１の１次巻線Ｐ１の一方の端子に接続され、１次巻線Ｐ１の他方の端子は、共振コンデンサＣｒの一方の端子に接続されている。共振コンデンサＣｒの他方の端子は、制御ＩＣ３０のＧＮＤ端子に接続されている。ここで、トランスＴ１の１次巻線Ｐ１と２次巻線Ｓ１，Ｓ２との間にあるリーケージインダクタンスおよび共振コンデンサＣｒは、共振回路を構成している。なお、リーケージインダクタンスを用いず、共振コンデンサＣｒにトランスＴ１を構成するインダクタンスとは別のインダクタを直列に接続して、当該インダクタを共振回路の共振リアクタンスとするようにしてもよい。共振コンデンサＣｒの一方の端子は、また、分流コンデンサＣｒｄの一方の端子に接続され、分流コンデンサＣｒｄの他方の端子は、抵抗Ｒｃｓの一方の端子に接続され、抵抗Ｒｃｓの他方の端子は、制御ＩＣ３０のＧＮＤ端子に接続されている。分流コンデンサＣｒｄと抵抗Ｒｃｓとの共通の接続点は、抵抗Ｒ８の一方の端子に接続され、抵抗Ｒ８の他方の端子は、制御ＩＣ３０のＬＬＣ＿ＣＳ端子とコンデンサＣ３の一方の端子に接続されている。コンデンサＣ３の他方の端子は、制御ＩＣ３０のＧＮＤ端子に接続されている。

制御ＩＣ３０のＶＣＣ端子は、抵抗Ｒ９の一方の端子に接続され、抵抗Ｒ９の他方の端子は、ダイオードＤ３のアノード端子に接続され、ダイオードＤ３のカソード端子は、制御ＩＣ３０のＶＢ端子に接続されている。

トランスＴ１は、その１次側に補助巻線Ｐ２を有している。補助巻線Ｐ２の一方の端子は、ダイオードＤ４のアノード端子に接続され、ダイオードＤ４のカソード端子は、コンデンサＣｖｃｃの正極端子に接続されている。コンデンサＣｖｃｃの負極端子は、補助巻線Ｐ２の他方の端子と制御ＩＣ３０のＧＮＤ端子とに接続されている。ダイオードＤ４とコンデンサＣｖｃｃとの共通の接続点は、制御ＩＣ３０のＶＣＣ端子に接続されている。そして、制御ＩＣ３０のＬＬＣ＿ＳＳ端子は、ソフトスタートコンデンサＣｓｓの一方の端子に接続され、ソフトスタートコンデンサＣｓｓの他方の端子は、制御ＩＣ３０のＧＮＤ端子に接続されている。

トランスＴ１の２次巻線Ｓ１の一方の端子は、ダイオードＤ５のアノード端子に接続され、２次巻線Ｓ２の一方の端子は、ダイオードＤ６のアノード端子に接続されている。ダイオードＤ５，Ｄ６のカソード端子は、出力コンデンサＣｏの正極端子に接続されている。出力コンデンサＣｏの負極端子は、２次巻線Ｓ１，Ｓ２の共通の接続点とグランドに接続されている。２次巻線Ｓ１，Ｓ２、ダイオードＤ５，Ｄ６および出力コンデンサＣｏは、２次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流の出力電圧Ｖｏに変換する回路を構成し、スイッチング電源装置の出力回路を構成している。

出力コンデンサＣｏの正極端子は、抵抗Ｒ１０を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子とカソード端子との間には、抵抗Ｒ１１が接続されている。シャントレギュレータＳＲ１のアノード端子は、グランドに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣｏの正極端子と負極端子との間に直列接続された抵抗Ｒ１２，Ｒ１３の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ１４およびコンデンサＣ４の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣｏの両端電圧）を分圧した電圧と内蔵の基準電圧との差に応じた電流をフォトカプラＰＣ１の発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ３０のＬＬＣ＿ＦＢ端子に接続され、エミッタ端子が制御ＩＣ３０のＧＮＤ端子に接続され、コレクタ端子とエミッタ端子との間には、コンデンサＣ５が接続されている。

制御ＩＣ３０は、図２に示したように、入力端子がＶＨ端子に接続された起動回路３１を有し、起動回路３１の出力端子は、ＶＣＣ端子に接続されている。ＶＣＣ端子は、低電圧保護（ＵＶＬＯ：Under Voltage Lock Out）回路３２に接続され、この低電圧保護回路３２は、起動回路３１に接続されている。

制御ＩＣ３０は、また、力率改善回路１０を制御するＰＦＣ制御回路（第１の制御回路）３３、ＰＦＣスイッチング検出回路（スイッチング動作検出回路）３４、ＤＣ−ＤＣコンバータ２０を制御するＬＬＣ制御回路（第２の制御回路）３５、ハイサイド駆動回路３６およびローサイド駆動回路３７を有している。ＰＦＣ制御回路３３は、低電圧保護回路３２、ＰＦＣ＿ＯＵＴ端子、ＰＦＣ＿ＲＴ端子、ＰＦＣ＿ＦＢ端子、ＰＦＣ＿ＣＳ端子、ＰＦＣ＿ＣＯＭＰ端子およびＰＦＣスイッチング検出回路３４に接続されている。ＰＦＣスイッチング検出回路３４は、低電圧保護回路３２およびＬＬＣ制御回路３５に接続されている。ＬＬＣ制御回路３５は、ＬＬＣ＿ＦＢ端子、ＬＬＣ＿ＣＳ端子、ＬＬＣ＿ＳＳ端子、ハイサイド駆動回路３６およびローサイド駆動回路３７に接続されている。ハイサイド駆動回路３６は、ＶＢ端子、ＨＯ端子、ＶＳ端子に接続され、ローサイド駆動回路３７は、ＬＯ端子に接続されている。

次に、以上の構成を有するスイッチング電源装置の動作について図３の動作波形を参照しながら説明する。

まず、電源が投入されて交流電源ＡＣから交流電圧ＡＣＩＮが入力されると、その交流電圧ＡＣＩＮは、ダイオードＤ１，Ｄ２によって全波整流される。全波整流された脈流は、抵抗Ｒ５を介して制御ＩＣ３０のＶＨ端子に入力される。ＶＨ端子には、高耐圧の起動回路３１が接続されており、この起動回路３１で電圧を調整した電流がＶＣＣ端子から出力される。ＶＣＣ端子には、コンデンサＣｖｃｃが接続されており、このコンデンサＣｖｃｃは、ＶＣＣ端子から出力された電流によって充電される。ＶＣＣ端子が制御ＩＣ３０自体の電源端子であり、ＶＣＣ端子に印加されるコンデンサＣｖｃｃの電圧が制御ＩＣ３０の電源電圧となる。

このとき、力率改善回路１０は、まだ、起動されていない。しかし、交流電圧ＡＣＩＮがダイオードブリッジＤＢにより全波整流され、インダクタＬｐおよび平滑コンデンサＣｂｕｌｋにより平滑されているので、力率改善回路１０は、交流電圧ＡＣＩＮを整流・平滑しただけの電圧の中間電圧Ｖｂｕｌｋを出力している。

制御ＩＣ３０のＶＣＣ端子には、ＶＣＣ端子の電圧を検出する低電圧保護回路３２が接続されている。この低電圧保護回路３２は、ＶＣＣ端子の電圧を２つの閾値Ｖｃｃｏｎ，Ｖｃｃｏｆｆ（Ｖｃｃｏｎ＞Ｖｃｃｏｆｆ）と比較するヒステリシス比較器を有している。低電圧保護回路３２は、起動時にＰＦＣ制御回路３３の動作をロックアウトする低電圧保護信号を出力し、ＶＣＣ端子の電圧が低電圧であることによる力率改善回路１０の誤動作を防止する。ＶＣＣ端子の電圧がＵＶＬＯ解除電圧である閾値Ｖｃｃｏｎを上回ると、低電圧保護回路３２は、ＰＦＣ制御回路３３に動作開始を指示する信号Ｅｎｂ１（第１のイネーブル信号）を出力する。ＰＦＣ制御回路３３は、信号Ｅｎｂ１を受けると、低電圧保護機能が解除されて待機状態から動作状態に切り替えられる。なお、低電圧保護回路３２は、ＶＣＣ端子の電圧が閾値Ｖｃｃｏｆｆを下回ることがあると、再び低電圧保護信号を出力する。

ＰＦＣ制御回路３３は、信号Ｅｎｂ１を受けて動作を開始すると、後述のエラーアンプＥｒｒＡＭＰの働きによりＰＦＣ＿ＣＯＭＰ端子からソース電流を出力する。これにより、ＰＦＣ＿ＣＯＭＰ端子に接続された位相補償用のコンデンサＣｃｏｍｐが充電されてＰＦＣ＿ＣＯＭＰ端子の電圧が上昇していく。そのＰＦＣ＿ＣＯＭＰ端子の電圧があらかじめ設定されたスイッチング開始電圧である閾値Ｖｔｈ＿ｃｏｍｐ（第１の閾値電圧）を上回ると、ＰＦＣ制御回路３３はスイッチング素子Ｑをスイッチングさせる駆動信号ｐｆｃ＿ｏｕｔの出力を開始し、ＰＦＣ＿ＯＵＴ端子からその駆動信号ｐｆｃ＿ｏｕｔが出力される。スイッチング素子Ｑがスイッチング動作を開始することにより、力率改善回路１０が起動して昇圧動作を開始し、昇圧した中間電圧Ｖｂｕｌｋを出力するようになる。

この中間電圧Ｖｂｕｌｋは、抵抗Ｒ２，Ｒ３による分圧回路によって分圧され、分圧された電圧は、ＰＦＣ＿ＦＢ端子に供給され、力率改善回路１０は、中間電圧Ｖｂｕｌｋが一定の電圧を維持するように制御する。また、電流検出抵抗Ｒｓが力率改善回路１０を流れる電流を検出して電圧に変換し、変換された電圧は、抵抗Ｒ１およびコンデンサＣ１によるノイズフィルタを介してＰＦＣ＿ＣＳ端子に供給される。ＰＦＣ制御回路３３では、その変換された電圧を監視し、力率改善回路１０に流れる電流が所定の閾値を上回った場合には、内蔵の過電流保護回路が動作し、力率改善回路１０は、スイッチング動作が停止される。

ＰＦＣ制御回路３３が信号Ｅｎｂ１を受けたと同じタイミングで、信号Ｅｎｂ１は、起動回路３１にも供給されている。これにより、起動回路３１の動作が停止され、起動回路３１での消費電力が削減される。

ＰＦＣ制御回路３３は、駆動信号ｐｆｃ＿ｏｕｔを出力しているとき、ＰＦＣスイッチング検出回路３４にＰＦＣスイッチング信号ｐｆｃ＿ｑが供給される。ＰＦＣスイッチング検出回路３４は、ＰＦＣスイッチング信号ｐｆｃ＿ｑを受けてＰＦＣ制御回路３３がスイッチング動作を開始していることを検出すると、ＬＬＣ制御回路３５に対し動作開始を指示する信号Ｅｎｂ２（第２のイネーブル信号）を出力する。ＰＦＣスイッチング検出回路３４は、ＰＦＣ制御回路３３がスイッチング動作を開始した直後にＬＬＣ制御回路３５に対し動作開始を指示しているので、ＬＬＣ制御回路３５の動作開始を最短で指示することができる。

ＬＬＣ制御回路３５は、信号Ｅｎｂ２を受けるとアクティブに切り替わる。ＬＬＣ制御回路３５がアクティブになると、ソフトスタート端子（ＬＬＣ＿ＳＳ端子）に定電流が供給され、ＬＬＣ＿ＳＳ端子に接続されたソフトスタートコンデンサＣｓｓの充電が開始される。ソフトスタートコンデンサＣｓｓの電圧がスイッチング動作を開始する電圧Ｖｔｈ＿ｓｓｏｎ（第２の閾値電圧）を超えると、ＬＬＣ制御回路３５は、ハイサイド駆動信号ｈｉｏｕｔおよびローサイド駆動信号ｌｏｏｕｔを出力する。このとき、力率改善回路１０が出力する中間電圧Ｖｂｕｌｋは、交流電圧ＡＣＩＮを整流・平滑しただけの電圧から電圧ΔＶｕｐだけ高くなっている。ハイサイド駆動信号ｈｉｏｕｔは、ハイサイド駆動回路３６に供給され、ローサイド駆動信号ｌｏｏｕｔは、ローサイド駆動回路３７に供給される。ハイサイド駆動回路３６では、入力されたハイサイド駆動信号ｈｉｏｕｔがレベルシフト回路にてレベルシフトされ、駆動回路によって駆動能力が高められ、ＨＯ端子に供給される。ローサイド駆動回路３７では、入力されたローサイド駆動信号ｌｏｏｕｔが駆動回路によって駆動能力が高められ、ＬＯ端子に供給される。これにより、ＤＣ−ＤＣコンバータ２０は、スイッチング動作を開始し、トランスＴ１の２次側から出力される出力電圧Ｖｏは、徐々に上昇する。トランスＴ１の２次側の出力電圧Ｖｏが上昇し始めると、トランスＴ１の補助巻線Ｐ２の電圧も上昇し、制御ＩＣ３０のＶＣＣ端子へ電流が供給されるようになる。

この出力電圧Ｖｏは、シャントレギュレータＳＲ１により検出され、フォトカプラＰＣ１を介してＬＬＣ＿ＦＢ端子にフィードバックされることで、所定の一定の電圧に制御される。このＤＣ−ＤＣコンバータ２０がスイッチング動作をしているとき、共振コンデンサＣｒを流れる電流が分流コンデンサＣｒｄおよび抵抗Ｒｃｓによって分流され、分流された電流が抵抗Ｒｃｓにより電圧Ｖｃｓに変換される。この電圧Ｖｃｓは、抵抗Ｒ８およびコンデンサＣ３によるノイズフィルタを介してＬＬＣ＿ＣＳ端子に供給される。ＬＬＣ制御回路３５では、その電圧Ｖｃｓを監視し、所定の閾値を上回った場合には、内蔵の過電流保護回路が動作し、ＤＣ−ＤＣコンバータ２０のスイッチング動作が停止される。

以上のように、このスイッチング電源装置は、インダクタＬｐの補助巻線を用いていないので、スイッチング電源装置のコストを低減することができる。また、制御ＩＣ３０の電源にインダクタＬｐの補助巻線から供給される電流を用いていないため、トランスＴ１の補助巻線Ｐ２に、トランスＴ１の２次側巻線に発生される電圧に比例した電圧を得ることができる。このことは、ＬＬＣ制御回路３５に過電圧保護機能を内蔵させることを可能にする。さらに、このスイッチング電源装置は、電源が投入されたとき、まず、ＰＦＣ制御回路３３がアクティブになり、ＰＦＣ制御回路３３がスイッチング動作を開始してから時間Δｔだけ遅れてＬＬＣ制御回路３５をアクティブにするようにしている。すなわち、力率改善回路１０の昇圧動作で中間電圧Ｖｂｕｌｋが十分に上昇してから、後段のＤＣ−ＤＣコンバータ２０が動作するため、後段の電流供給能力が大きくなり、その結果、安定した起動特性を得ることができる。

なお、このＬＬＣ制御回路３５のスイッチングを遅延させている期間、ＶＣＣ端子への電流供給を停止しているためにＶＣＣ端子の電圧は低下する。ＶＣＣ端子の電圧が下がり過ぎて閾値Ｖｃｃｏｆｆまで低下してしまうと、再び低電圧保護回路３２の保護回路が動作してしまう。このため、ＶＣＣ端子に接続されたコンデンサＣｖｃｃに蓄積された電荷でＶＣＣ端子の電圧が閾値Ｖｃｃｏｆｆ以上に維持されるようにコンデンサＣｖｃｃの容量が設定されている。

次に、制御ＩＣ３０のＰＦＣ制御回路３３、ＰＦＣスイッチング検出回路３４およびＬＬＣ制御回路３５の具体的な構成例について説明する。

図４はＰＦＣ制御回路３３の具体的な構成例を示す回路図、図５はＰＦＣ制御回路３３のリスタートタイマの具体的な構成例を示す回路図、図６はＰＦＣ制御回路３３の発振波形を示す図であって、（Ａ）はエラーアンプＥｒｒＡＭＰの出力電圧となるＰＦＣ＿ＣＯＭＰ端子の電圧が低いとき、（Ｂ）はＰＦＣ＿ＣＯＭＰ端子の電圧が高いときである。

ＰＦＣ制御回路３３は、低電圧保護回路３２から動作開始を指示する信号Ｅｎｂ１を受けるＥｎｂ１端子を有している。このＥｎｂ１端子は、インバータＩＮＶ１の入力端子に接続され、インバータＩＮＶ１の出力端子には、信号Ｅｎｂ１を反転した信号Ｅｎｂ１ｂａｒが出力される。

ＰＦＣ＿ＦＢ端子は、エラーアンプＥｒｒＡＭＰの反転入力端子（−）に接続されている。このエラーアンプＥｒｒＡＭＰは、非反転入力端子（＋）への入力電圧と反転入力端子（−）への入力電圧の差電圧を電流に変換するオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ：Operational Transconductance Amplifier）の構成を有するものである。エラーアンプＥｒｒＡＭＰの非反転入力端子（＋）には、基準電圧の２．５ボルト（Ｖ）が印加され、エラーアンプＥｒｒＡＭＰの出力端子は、ＰＦＣ＿ＣＯＭＰ端子に接続されている。エラーアンプＥｒｒＡＭＰは、ＰＦＣ＿ＦＢ端子の電圧が２．５Ｖより低くなるほどソース電流を大きく変化させ、またＰＦＣ＿ＦＢ端子の電圧が２．５Ｖより高くなるほどシンク電流を大きく変化させた電流信号ｐｆｃ＿ｃｏｍｐを出力する。ＰＦＣ制御回路３３は、ＰＦＣ＿ＦＢ端子の電圧が２．５Ｖになるようにパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御を行う。このため、ＰＦＣ＿ＦＢ端子に接続される中間電圧検出用の分圧回路は、中間電圧Ｖｂｕｌｋが目標の電圧（たとえば、４００Ｖ）まで昇圧されたときに、２．５Ｖになるように抵抗Ｒ２，Ｒ３の分圧比が設定されている。

エラーアンプＥｒｒＡＭＰの出力端子は、また、ＮチャネルＭＯＳ（Metal-Oxide-Semiconductor）トランジスタＮＭ１のドレイン端子に接続されている。ＮチャネルＭＯＳトランジスタＮＭ１のゲート端子には、信号Ｅｎｂ１ｂａｒが印加され、ＮチャネルＭＯＳトランジスタＮＭ１のソース端子は、ＧＮＤラインに接続されている。これにより、ＮチャネルＭＯＳトランジスタＮＭ１は、信号Ｅｎｂ１ｂａｒによってエラーアンプＥｒｒＡＭＰの出力端子をＧＮＤラインに固定またはＧＮＤラインから開放するスイッチとして機能する。

ＰＦＣ＿ＲＴ端子は、ＮチャネルＭＯＳトランジスタＮＭ２のソース端子およびオペアンプＡｍｐ１の反転入力端子（−）に接続されている。オペアンプＡｍｐ１の非反転入力端子（＋）には、基準電圧の２．８Ｖが印加され、オペアンプＡｍｐ１の出力端子は、ＮチャネルＭＯＳトランジスタＮＭ２のゲート端子に接続されている。ＮチャネルＭＯＳトランジスタＮＭ２のドレイン端子は、ＰチャネルＭＯＳトランジスタＰＭ１，ＰＭ２のドレイン端子に接続されている。ＰチャネルＭＯＳトランジスタＰＭ１，ＰＭ２のソース端子は、５Ｖの電源ラインに接続されている。ＰチャネルＭＯＳトランジスタＰＭ１のゲート端子には、信号Ｅｎｂ１が印加される。ＰチャネルＭＯＳトランジスタＰＭ２のゲート端子は、自身のドレイン端子とＰチャネルＭＯＳトランジスタＰＭ３のゲート端子とに接続されている。ＰチャネルＭＯＳトランジスタＰＭ３は、ソース端子が５Ｖの電源ラインに接続されている。ここで、ＮチャネルＭＯＳトランジスタＮＭ２およびオペアンプＡｍｐ１は、オペアンプＡｍｐ１の仮想短絡によりＰＦＣ＿ＲＴ端子を２．８Ｖに固定し、その固定された２．８ＶをＰＦＣ＿ＲＴ端子に接続された抵抗Ｒ４に印加する。これにより、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＰＭ２には、２．８Ｖと抵抗Ｒ４の値とによって決まる電流が流れ、その電流をコピーした電流ＩｒａｍｐがＰチャネルＭＯＳトランジスタＰＭ３から出力される。なお、ＰチャネルＭＯＳトランジスタＰＭ１は、信号Ｅｎｂ１がハイ（Ｈ）レベルのとき、オフされて、ＰチャネルＭＯＳトランジスタＰＭ２，ＰＭ３は、カレントミラー回路として動作し、一定の電流Ｉｒａｍｐを出力する。一方、信号Ｅｎｂ１がロー（Ｌ）レベルのとき、ＰチャネルＭＯＳトランジスタＰＭ１は、オンされ、ＰチャネルＭＯＳトランジスタＰＭ３は、そのゲート端子が電源の電圧の５Ｖにされることで、オフされる。これにより、電流Ｉｒａｍｐが不要の場合に、電流Ｉｒａｍｐの出力を停止して消費電力の低減を図ることができる。

ＰチャネルＭＯＳトランジスタＰＭ３のドレイン端子は、コンデンサＣ１０の一方の端子とＮチャネルＭＯＳトランジスタＮＭ３のドレイン端子に接続されている。コンデンサＣ１０の他方の端子は、ＮチャネルＭＯＳトランジスタＮＭ３のソース端子と、コンデンサＣ１１の一方の端子と、オペアンプＡｍｐ２の出力端子とに接続されている。コンデンサＣ１１の他方の端子は、ＧＮＤラインに接続されている。オペアンプＡｍｐ２は、その出力端子を反転入力端子（−）に接続してボルテージフォロアを構成し、非反転入力端子（＋）に印加された０．６Ｖに等しい電圧を出力して、コンデンサＣ１１の端子間電圧を０．６Ｖに固定している。この０．６Ｖは、力率改善回路１０のスイッチング開始電圧である閾値Ｖｔｈ＿ｃｏｍｐ（図３参照）に相当する。コンデンサＣ１０に並列に接続されたＮチャネルＭＯＳトランジスタＮＭ３は、そのゲート端子に後述する信号ｐｆｃ＿ｑｂが印加されている。信号ｐｆｃ＿ｑｂがＨレベルのとき、ＮチャネルＭＯＳトランジスタＮＭ３は、オンされて、コンデンサＣ１０が短絡されている。信号ｐｆｃ＿ｑｂがＬレベルのときは、ＮチャネルＭＯＳトランジスタＮＭ３は、オフされて、コンデンサＣ１０は、電流Ｉｒａｍｐによって定電流で充電される。これにより、ＰチャネルＭＯＳトランジスタＰＭ３のドレイン端子とコンデンサＣ１０との接続点には、０．６Ｖから一定の傾きで立ち上がるランプ信号Ｒａｍｐが生成される。

ランプ信号Ｒａｍｐは、ＰＷＭ（パルス幅変調）比較器ＰＷＭ＿Ｃｏｍｐの非反転入力端子（＋）に入力され、ＰＷＭ比較器ＰＷＭ＿Ｃｏｍｐの反転入力端子（−）には、エラーアンプＥｒｒＡＭＰが出力した電流信号ｐｆｃ＿ｃｏｍｐが入力される。ＰＷＭ比較器ＰＷＭ＿Ｃｏｍｐの出力は、オア回路ＯＲ１の入力端子の１つに接続されている。

ランプ信号Ｒａｍｐは、また、比較器Ｔｏｎｍａｘの非反転入力端子（＋）に入力され、比較器Ｔｏｎｍａｘの反転入力端子（−）には、ランプ信号Ｒａｍｐの上限値を規定する４．０Ｖが印加されている。比較器Ｔｏｎｍａｘの出力は、オア回路ＯＲ１の入力端子の１つに接続されている。

ＰＦＣ＿ＣＳ端子は、力率改善回路１０に流れる電流に相当する電圧が供給される。このＰＦＣ＿ＣＳ端子に供給される電圧は、力率改善回路１０に流れる電流が大きいほど絶対値が大きくなる負電圧であるので、ここでは、その負電圧を正電圧にレベルシフトしている。レベルシフトされた電圧は、力率改善回路１０に流れる電流が大きいほど低くなるような正電圧となる。負電圧を正電圧にレベルシフトするために、ＰＦＣ＿ＣＳ端子は、抵抗Ｒ２１，Ｒ２２，Ｒ２３を直列に接続した分圧回路を介して基準電圧である０．８Ｖのラインに接続されている。抵抗Ｒ２１と抵抗Ｒ２２との接続点は、過電流検出比較器ＯＣＰ＿Ｃｏｍｐの反転入力端子（−）に接続され、過電流検出比較器ＯＣＰ＿Ｃｏｍｐの非反転入力端子（＋）には基準電圧の１１５ミリボルト（ｍＶ）が印加されている。過電流検出比較器ＯＣＰ＿Ｃｏｍｐの出力端子は、オア回路ＯＲ１の入力端子の１つに接続されている。

抵抗Ｒ２２と抵抗Ｒ２３との接続点は、電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐの非反転入力端子（＋）に接続され、電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐの反転入力端子（−）には、基準電圧の２０ｍＶが印加されている。電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐの出力端子は、リスタートタイマ４１およびＺＣＤ遅延回路４２に接続されている。リスタートタイマ４１およびＺＣＤ遅延回路４２の出力は、オア回路ＯＲ２の入力端子に接続され、オア回路ＯＲ２の出力端子は、パルス生成回路４３に接続されている。パルス生成回路４３の出力は、リセット優先のＲＳフリップフロップ４４のセット端子に接続され、ＲＳフリップフロップ４４のリセット端子は、オア回路ＯＲ１の出力端子が接続されている。ＲＳフリップフロップ４４の出力端子は、ＰＦＣスイッチング検出回路３４にＰＦＣスイッチング信号ｐｆｃ＿ｑを出力するＰＦＣ＿Ｑ端子に接続され、また、インバータＩＮＶ２の入力端子に接続されている。インバータＩＮＶ２の出力端子は、ＮチャネルＭＯＳトランジスタＮＭ３のゲート端子およびリスタートタイマ４１に接続され、反転された信号ｐｆｃ＿ｑｂを出力する。ＲＳフリップフロップ４４の出力端子は、また、ドライバ４５の入力端子に接続され、ドライバ４５の出力端子は、ＰＦＣ＿ＯＵＴ端子に接続されている。

リスタートタイマ４１は、図５に示したように、信号ｐｆｃ＿ｑｂおよび信号Ｅｎｂ１を入力するアンド回路ＡＮＤ１を有し、アンド回路ＡＮＤ１の出力端子は、ＮチャネルＭＯＳトランジスタＮＭ４のゲート端子に接続されている。ＮチャネルＭＯＳトランジスタＮＭ４のドレイン端子は、定電流回路４６が接続され、ＮチャネルＭＯＳトランジスタＮＭ４のソース端子は、ＧＮＤラインに接続されている。ＮチャネルＭＯＳトランジスタＮＭ４のドレイン端子と定電流回路４６との接続点は、コンデンサＣ１２の一方の端子とインバータＩＮＶ３の入力端子とに接続されている。コンデンサＣ１２の他方の端子は、ＧＮＤラインに接続されている。インバータＩＮＶ３の出力端子は、インバータＩＮＶ４の入力端子に接続され、インバータＩＮＶ４の出力端子は、アンド回路ＡＮＤ１の入力端子およびワンショット回路４７の入力端子に接続されている。ワンショット回路４７の出力端子は、オア回路ＯＲ２の入力端子に接続されるとともに、ＲＳフリップフロップ４８のリセット端子に接続されている。ＲＳフリップフロップ４８のセット端子には、電流ゼロ検出信号ｚｃｄが入力され、ＲＳフリップフロップ４８の出力端子は、アンド回路ＡＮＤ１の入力端子に接続されている。

次に、制御ＩＣ３０のＰＦＣ制御回路３３の動作について説明する。まず、起動直後は、起動回路３１が起動電流をコンデンサＣｖｃｃに供給することによってＶＣＣ端子の電圧が上昇する。ＶＣＣ端子の電圧がＵＶＬＯ解除電圧である閾値Ｖｃｃｏｎに達するまでの期間、低電圧保護回路３２が出力する信号Ｅｎｂ１は、Ｌレベルである。

このとき、ＰＦＣ制御回路３３では、ＰチャネルＭＯＳトランジスタＰＭ１がオンして電流Ｉｒａｍｐの供給を停止し、ＮチャネルＭＯＳトランジスタＮＭ１がＰＦＣ＿ＣＯＭＰ端子をＧＮＤラインに固定してＰＦＣ＿ＣＯＭＰ端子の電圧が上昇しないようにしている。また、リスタートタイマ４１も、Ｌレベルの信号Ｅｎｂ１が入力されることによって、Ｌレベルの信号を出力している。さらに、オア回路ＯＲ１にも、Ｈレベルの信号Ｅｎｂ１ｂａｒが入力されているので、ＲＳフリップフロップ４４がリセット状態にされている。したがって、ＲＳフリップフロップ４４が出力するＰＦＣスイッチング信号ｐｆｃ＿ｑは、Ｌレベルであり、ＰＦＣ＿ＯＵＴ端子もＬレベルに固定されている。

このとき、インバータＩＮＶ２は、Ｈレベルの信号ｐｆｃ＿ｑｂを出力している。このため、ＮチャネルＭＯＳトランジスタＮＭ３がオンして、発振器のタイミング用のコンデンサＣ１０の両端子が短絡されている。これにより、ランプ信号Ｒａｍｐは、０．６Ｖに固定されている。

ＰＦＣ＿ＣＯＭＰ端子の電圧は、ＧＮＤラインに固定されているため、ランプ信号Ｒａｍｐの０．６Ｖより低く、ＰＷＭ比較器ＰＷＭ＿Ｃｏｍｐの出力は、Ｈレベルとなっている。これにより、ＲＳフリップフロップ４４がリセットされ、ＰＦＣ＿ＯＵＴ端子は、Ｌレベルとなる。なお、信号Ｅｎｂ１ｂａｒが反転してＮチャネルＭＯＳトランジスタＮＭ１がオフし、ＰＦＣ＿ＣＯＭＰ端子の電圧が上昇を開始しても、その値が０．６Ｖより低い間は、ＰＷＭ比較器ＰＷＭ＿Ｃｏｍｐの出力は、Ｈレベルのままである。

ＶＣＣ端子の電圧が上昇してＵＶＬＯ解除電圧の閾値Ｖｃｃｏｎを上回ると、低電圧保護回路３２からＨレベルの信号Ｅｎｂ１がＰＦＣ制御回路３３に入力される。これにより、ＰチャネルＭＯＳトランジスタＰＭ１がオフして電流Ｉｒａｍｐの供給が開始されるとともに、ＮチャネルＭＯＳトランジスタＮＭ１がオフしてＰＦＣ＿ＣＯＭＰ端子のＧＮＤラインへの固定が解除される。

力率改善回路１０がスイッチングを開始していないときは、まだ、中間電圧Ｖｂｕｌｋは昇圧動作をしていないので低く、したがって、その中間電圧Ｖｂｕｌｋを分圧したＰＦＣ＿ＦＢ端子の電圧も低い。この場合、エラーアンプＥｒｒＡＭＰは、大きなソース電流を出力し、ＰＦＣ＿ＣＯＭＰ端子に接続された位相補償用のコンデンサＣｃｏｍｐを充電する。

初期の信号Ｅｎｂ１がＬレベルの期間は、電流検出抵抗Ｒｓに電流が流れていないので電流ゼロ検出信号ｚｃｄはＨレベルとなっている。また、上述のようにＲＳフリップフロップ４４がリセットされている状態なので、信号ｐｆｃ＿ｑｂはＨレベルとなっている。この状態では信号Ｅｎｂ１がＬレベルなのでアンド回路ＡＮＤ１の出力がＬレベルとなっている。そのため、ＮチャネルＭＯＳトランジスタＮＭ４がオフしていて、定電流回路４６によるコンデンサＣ１２の充電は中止されることなく継続され、コンデンサＣ１２の充電の充電電圧は直にインバータＩＮＶ３の反転閾値に達して、インバータＩＮＶ４の出力がＨレベルになる。

この状態で信号Ｅｎｂ１がＨレベルに反転すると、アンド回路ＡＮＤ１の出力がＨレベルとなり、ＮチャネルＭＯＳトランジスタＮＭ４がオンしてコンデンサＣ１２の電荷を放電する。すると、インバータＩＮＶ４の出力がＬレベルになるのでアンド回路ＡＮＤ１の出力が再びＬレベルになって、定電流回路４６によるコンデンサＣ１２の充電が再開される。

以降、「コンデンサＣ１２の充電電圧がインバータＩＮＶ３の反転閾値に達する→コンデンサＣ１２の電荷が放電されてコンデンサＣ１２の充電が再開される」というサイクルが繰り返される。そして、コンデンサＣ１２の充電電圧がインバータＩＮＶ３の反転閾値に達する毎に、ワンショット回路４７からスタートパルスが出力される。

パルス生成回路４３は、ワンショット回路４７からスタートパルスを受けてＲＳフリップフロップ４４をセットするパルスを出力するが、ＲＳフリップフロップ４４にリセット信号が入力されている間は、無効な信号となっている。

上述のように、ＰＦＣ＿ＣＯＭＰ端子の電圧が０．６Ｖ以上となるとＲＳフリップフロップ４４のリセット信号が外れ、その後にワンショット回路４７からスタートパルスが出力されるとＲＳフリップフロップ４４がセットされ、信号ｐｆｃ＿ｑｂがＬレベルとなって、上記サイクルは終了し、以下の通常サイクルに移行する。

通常サイクルは、「ＲＳフリップフロップ４４がセットされてスイッチング素子Ｑのオン動作とコンデンサＣ１２の充電が開始される→スイッチング素子Ｑのオフ条件が満たされるとＲＳフリップフロップ４４がリセットされてスイッチング素子Ｑがオフする→インダクタＬｐに流れる電流が減少し、電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐが電流ゼロを検出すると、コンデンサＣ１２の電荷が放電される→ＺＣＤ遅延回路４２による遅延時間が経過すると、ＲＳフリップフロップ４４がセットされてコンデンサＣ１２の充電が再開される」というサイクルになる。

なお、コンデンサＣ１２による充放電の周期が電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐにより電流ゼロを検出する周期よりも長く設定されているため、通常はスタートパルスが生成されるのは、起動直後だけである。但し、なんらかのトラブルで電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐが電流ゼロを検出しない状態が継続すると、リスタートタイマ４１が強制的にスイッチング素子Ｑをオフさせる。

電流ゼロ検出比較器ＺＣＤ＿Ｃｏｍｐが電流ゼロを検出すると、ＺＣＤ遅延回路４２が電流ゼロ検出信号ｚｃｄを、スイッチング素子Ｑのドレインに印加される共振電圧が最小となる位相との差分だけ遅延させ、遅延された信号がパルス生成回路４３に供給される。これにより、パルス生成回路４３からスイッチングを継続するためのパルスが出力され、ＲＳフリップフロップ４４がセットされ、出力端子からＨレベルのＰＦＣスイッチング信号ｐｆｃ＿ｑが出力される。このとき、ＰＦＣスイッチング信号ｐｆｃ＿ｑは、ドライバ４５により駆動能力が増加されて駆動信号ｐｆｃ＿ｏｕｔとなり、ＰＦＣ＿ＯＵＴ端子からスイッチング素子Ｑのゲート端子に供給される。これにより、スイッチング素子Ｑは、オンされてインダクタＬｐとダイオードＤｐとの接続点の電圧、すなわち、スイッチング素子Ｑのドレイン電圧がゼロになる。スイッチング素子ＱがオンしたときにインダクタＬｐには、インダクタＬｐに印加される電圧（ＡＣ入力の整流電圧）とオンしてからの時間に比例した電流が流れる。

ＨレベルのＰＦＣスイッチング信号ｐｆｃ＿ｑは、インバータＩＮＶ２により反転されてＬレベルの信号ｐｆｃ＿ｑｂになり、これがＮチャネルＭＯＳトランジスタＮＭ３のゲート端子に供給される。これにより、ＮチャネルＭＯＳトランジスタＮＭ３は、オフするため、ＰチャネルＭＯＳトランジスタＰＭ３のドレイン端子とコンデンサＣ１０との接続点には、０．６Ｖから一定の傾きで立ち上がるランプ信号Ｒａｍｐが生成される。このランプ信号Ｒａｍｐは、ＰＷＭ比較器ＰＷＭ＿ＣｏｍｐによってエラーアンプＥｒｒＡＭＰが出力した電流信号ｐｆｃ＿ｃｏｍｐと比較される。ランプ信号Ｒａｍｐの電圧がエラーアンプＥｒｒＡＭＰの出力した電流信号ｐｆｃ＿ｃｏｍｐを上回ると、ＰＷＭ比較器ＰＷＭ＿Ｃｏｍｐは、Ｈレベルの信号を出力し、この信号は、オア回路ＯＲ１を介してＲＳフリップフロップ４４のリセット端子に供給される。これにより、ＲＳフリップフロップ４４は、リセットされてＬレベルのＰＦＣスイッチング信号ｐｆｃ＿ｑを出力する。これにより、スイッチング素子Ｑは、オフされる。このとき、インダクタＬｐの電流は、平滑コンデンサＣｂｕｌｋを充電して中間電圧Ｖｂｕｌｋを作る電流となり、時間とともに減少する。

ＲＳフリップフロップ４４が出力したＬレベルのＰＦＣスイッチング信号ｐｆｃ＿ｑは、インバータＩＮＶ２により反転されてＨレベルの信号ｐｆｃ＿ｑｂとなり、ＮチャネルＭＯＳトランジスタＮＭ３のゲート端子に供給される。これにより、ＮチャネルＭＯＳトランジスタＮＭ３は、オンされてコンデンサＣ１０は短絡される。

このようにして、力率改善回路１０は、電流信号ｐｆｃ＿ｃｏｍｐとランプ信号Ｒａｍｐとの比較によりＰＷＭ動作をして、ＰＦＣ＿ＦＢ端子が２．５Ｖに、すなわち、中間電圧Ｖｂｕｌｋが目標の電圧（たとえば、４００Ｖ）になるように制御される。そのＰＷＭ動作では、ＰＦＣ＿ＦＢ端子が２．５Ｖより高いとき、エラーアンプＥｒｒＡＭＰは、シンク電流を出力する。このとき、図６（Ａ）に示したように、ＰＦＣ＿ＣＯＭＰ端子の電圧Ｖ＿ｐｆｃ＿ｃｏｍｐ＿１は、ＰＦＣ＿ＣＯＭＰ端子に接続されたコンデンサＣｃｏｍｐの電荷が放電されるため、低くなる。これにより、ＰＦＣ＿ＯＵＴ端子から出力される駆動信号ｐｆｃ＿ｏｕｔのパルス幅が狭くなって中間電圧Ｖｂｕｌｋの電圧が下げられる。一方、ＰＦＣ＿ＦＢ端子が２．５Ｖより低いとき、エラーアンプＥｒｒＡＭＰは、ソース電流を出力する。このとき、図６（Ｂ）に示したように、ＰＦＣ＿ＣＯＭＰ端子の電圧Ｖ＿ｐｆｃ＿ｃｏｍｐ＿２は、ＰＦＣ＿ＣＯＭＰ端子に接続されたコンデンサＣｃｏｍｐが充電されるため、高くなる。これにより、ＰＦＣ＿ＯＵＴ端子から出力される駆動信号ｐｆｃ＿ｏｕｔのパルス幅が広くなって中間電圧Ｖｂｕｌｋの電圧が上げられる。

なお、ＰＦＣ＿ＣＯＭＰ端子の電圧は入力電圧の１周期程度ではほとんど変わらないので、入力電圧の１周期の間のスイッチング素子Ｑのオン時間は一定と見做すことができる。そのため、各スイッチング周期における入力電流のピーク値は、入力電圧に比例することになり（ピーク電流＝Ｌ１の印加電圧×オン時間／Ｌ１（Ｌ１は、インダクタＬｐのインダクタンス））、力率改善が行われることになる。

さらに、このＰＦＣ制御回路３３において、過電流検出比較器ＯＣＰ＿Ｃｏｍｐが過電流を検出してＨレベルの過電流保護信号ｏｃｐ１を出力すると、ＲＳフリップフロップ４４がリセットされ、スイッチング動作が強制的に停止される。また、ランプ信号Ｒａｍｐの電圧が４．０Ｖを上回ったことを比較器Ｔｏｎｍａｘが検出したときにも、ＲＳフリップフロップ４４がリセットされ、駆動信号ｐｆｃ＿ｏｕｔがＬレベルにされてスイッチング動作が強制的に停止される。

図７はＰＦＣスイッチング検出回路を説明する図であって、（Ａ）はＰＦＣスイッチング検出回路の具体的な構成例を示す回路図、（Ｂ）はＰＦＣスイッチング検出回路の入出力波形を示す図である。

ＰＦＣスイッチング検出回路３４は、図７（Ａ）に示したように、インバータＩＮＶ５とＲＳフリップフロップ４９とを有している。ＰＦＣスイッチング信号ｐｆｃ＿ｑを受ける端子は、ＲＳフリップフロップ４９のセット端子に接続され、ＲＳフリップフロップ４９の出力端子は、信号Ｅｎｂ２を出力する端子に接続されている。信号Ｅｎｂ１を受ける端子は、インバータＩＮＶ５の入力端子に接続され、インバータＩＮＶ５の出力端子は、ＲＳフリップフロップ４９のリセット端子に接続されている。

ＰＦＣスイッチング検出回路３４は、低電圧保護回路３２から信号Ｅｎｂ１が入力されており、信号Ｅｎｂ１がＬレベルの期間は、図７（Ｂ）に示したように、ＲＳフリップフロップ４９がリセットされていて、Ｌレベルの信号Ｅｎｂ２を出力している。

ここで、ＰＦＣスイッチング検出回路３４にＰＦＣ制御回路３３に動作開始を指示するＨレベルの信号Ｅｎｂ１が入力されると、ＲＳフリップフロップ４９は、ＰＦＣスイッチング信号ｐｆｃ＿ｑを受け入れる状態になる。ＲＳフリップフロップ４９は、ＰＦＣスイッチング信号ｐｆｃ＿ｑが入力されると、ＰＦＣスイッチング信号ｐｆｃ＿ｑが最初にＨレベルとなった時点で出力状態が切り替わり、Ｈレベルの信号Ｅｎｂ２を出力する。その後、ＰＦＣスイッチング検出回路３４は、信号Ｅｎｂ１が再びＬレベルに戻るまで信号Ｅｎｂ２をＨレベルに維持する。

このように、ＰＦＣスイッチング検出回路３４は、Ｈレベルの信号Ｅｎｂ１が入力されているときに、スイッチング素子Ｑをスイッチングする駆動信号ｐｆｃ＿ｏｕｔと基本的に同じ信号であるＰＦＣスイッチング信号ｐｆｃ＿ｑが入力されると、Ｈレベルの信号Ｅｎｂ２を出力する。このＨレベルの信号Ｅｎｂ２は、ＬＬＣ制御回路３５に動作開始を指示する信号として供給される。

図８はＬＬＣ制御回路の具体的な構成例を示す回路図、図９はＬＬＣ制御回路がスイッチング動作を開始したときのソフトスタート動作における波形を示す図であって、（Ａ）はソフトスタートコンデンサの電圧が低いときのスイッチング波形、（Ｂ）はソフトスタートコンデンサの電圧が高いときのスイッチング波形である。

ＬＬＣ制御回路３５は、ＰＦＣスイッチング検出回路３４から動作開始を指示する信号Ｅｎｂ２を受けるＥｎｂ２端子を有している。このＥｎｂ２端子は、インバータＩＮＶ１１の入力端子が接続され、インバータＩＮＶ１１の出力端子には、信号Ｅｎｂ２を反転した信号Ｅｎｂ２ｂａｒが出力される。

ＬＬＣ制御回路３５は、フォトカプラＰＣ１のフォトトランジスタのコレクタ端子およびコンデンサＣ５が接続されるＬＬＣ＿ＦＢ端子を有し、このＬＬＣ＿ＦＢ端子は、プルアップ抵抗Ｒ３１の一方の端子に接続されている。プルアップ抵抗Ｒ３１の他方の端子は、５Ｖの電源ラインに接続されている。ＬＬＣ＿ＦＢ端子は、また、ＮチャネルＭＯＳトランジスタＮＭ１１のドレイン端子に接続され、ＮチャネルＭＯＳトランジスタＮＭ１１のソース端子は、ＧＮＤラインに接続され、ゲート端子には、信号Ｅｎｂ２を反転した信号Ｅｎｂ２ｂａｒが印加されている。プルアップ抵抗Ｒ３１とＮチャネルＭＯＳトランジスタＮＭ１１のドレイン端子との接続点からは、信号ｌｌｃ＿ｆｂが出力される。

ＬＬＣ制御回路３５は、また、ソフトスタートコンデンサＣｓｓが接続されるＬＬＣ＿ＳＳ端子を有し、このＬＬＣ＿ＳＳ端子は、定電流回路５１の一方の端子に接続され、定電流回路５１の他方の端子は、５Ｖの電源ラインに接続されている。ＬＬＣ＿ＳＳ端子は、また、ＮチャネルＭＯＳトランジスタＮＭ１２のドレイン端子に接続され、ＮチャネルＭＯＳトランジスタＮＭ１２のソース端子は、ＧＮＤラインに接続され、ゲート端子には、信号Ｅｎｂ２を反転した信号Ｅｎｂ２ｂａｒが印加されている。定電流回路５１とＮチャネルＭＯＳトランジスタＮＭ１２のドレイン端子との接続点からは、信号ｌｌｃ＿ｓｓが出力される。

ＬＬＣ制御回路３５は、ＬＬＣ発振器のタイミングコンデンサＣｏｓｃを有しており、このタイミングコンデンサＣｏｓｃの一方の端子は、ＮチャネルＭＯＳトランジスタＮＭ１３のドレイン端子に接続されている。ＮチャネルＭＯＳトランジスタＮＭ１３のソース端子は、タイミングコンデンサＣｏｓｃの他方の端子とともにＧＮＤラインに接続され、ゲート端子には、信号Ｅｎｂ２を反転した信号Ｅｎｂ２ｂａｒが印加されている。

タイミングコンデンサＣｏｓｃの一方の端子には、急速充電および緩速充電が可能な充電回路が接続されている。すなわち、この充電回路は、ＰチャネルＭＯＳトランジスタＰＭ１１，ＰＭ１２を有し、これらＰチャネルＭＯＳトランジスタＰＭ１１，ＰＭ１２のソース端子は、５Ｖの電源ラインに接続されている。ＰチャネルＭＯＳトランジスタＰＭ１１，ＰＭ１２のドレイン端子は、ともに接続されるとともに、ＮチャネルＭＯＳトランジスタＮＭ１４のドレイン端子に接続されている。ＮチャネルＭＯＳトランジスタＮＭ１４のソース端子は、抵抗Ｒ３２の一方の端子に接続され、抵抗Ｒ３２の他方の端子は、ＧＮＤラインに接続されている。ＮチャネルＭＯＳトランジスタＮＭ１４のソース端子は、また、オペアンプＡｍｐ３の反転入力端子（−）に接続されている。オペアンプＡｍｐ３の非反転入力端子（＋）には、基準電圧の０．５Ｖが印加され、オペアンプＡｍｐ３の出力端子は、ＮチャネルＭＯＳトランジスタＮＭ１４のゲート端子に接続されている。ＰチャネルＭＯＳトランジスタＰＭ１２のドレイン端子は、自身のゲート端子とＰチャネルＭＯＳトランジスタＰＭ１３，ＰＭ１４のゲート端子に接続され、ＰチャネルＭＯＳトランジスタＰＭ１３，ＰＭ１４のソース端子は、５Ｖの電源ラインに接続されている。

ここで、ＰチャネルＭＯＳトランジスタＰＭ１２とＰチャネルＭＯＳトランジスタＰＭ１３およびＰチャネルＭＯＳトランジスタＰＭ１４とは、カレントミラー回路を構成している。カレントミラー回路の入力電流は、オペアンプＡｍｐ３とＮチャネルＭＯＳトランジスタＮＭ１４とによって抵抗Ｒ３２に印加する電圧を、オペアンプＡｍｐ３の２つの入力の仮想短絡により０．５Ｖに固定することで得られる電流である。この入力電流は、コピーされて、ＰチャネルＭＯＳトランジスタＰＭ１３およびＰチャネルＭＯＳトランジスタＰＭ１４のドレイン端子から入力電流に比例した電流が出力される。この実施の形態では、ＰチャネルＭＯＳトランジスタＰＭ１４が出力する電流を電流Ｉとしたとき、ＰチャネルＭＯＳトランジスタＰＭ１３が出力する電流を電流Ｉ＊８となるようにミラー比が設定されている。

ＰチャネルＭＯＳトランジスタＰＭ１３のドレイン端子は、ＰチャネルＭＯＳトランジスタＰＭ１５のソース端子に接続されている。ＰチャネルＭＯＳトランジスタＰＭ１５のドレイン端子は、ＰチャネルＭＯＳトランジスタＰＭ１４のドレイン端子およびタイミングコンデンサＣｏｓｃの一方の端子に接続されている。ＰチャネルＭＯＳトランジスタＰＭ１５のゲート端子には、Ｌレベルの後述する信号ｍｉｎ＿ｃｍｐが印加されてＰチャネルＭＯＳトランジスタＰＭ１５がオンされているときには、電流Ｉ＊（１＋８）がタイミングコンデンサＣｏｓｃに供給される。ゲート端子にＨレベルの信号ｍｉｎ＿ｃｍｐが印加されてＰチャネルＭＯＳトランジスタＰＭ１５がオフされているときには、電流ＩがタイミングコンデンサＣｏｓｃに供給される。

以上の充電回路は、２種類の電流を供給することができるので、タイミングコンデンサＣｏｓｃとともに、２つの傾斜を有するランプ電圧が生成されるランプ電圧生成回路を構成している。

また、ＰチャネルＭＯＳトランジスタＰＭ１２に並列に接続されたＰチャネルＭＯＳトランジスタＰＭ１１は、ゲート端子に信号Ｅｎｂ２が印加されている。Ｌレベルの信号Ｅｎｂ２が印加されてＰチャネルＭＯＳトランジスタＰＭ１１がオンした場合、ＰチャネルＭＯＳトランジスタＰＭ１２，ＰＭ１３，ＰＭ１４は、それらのゲート端子が５Ｖの電源ラインに接続されることによってオフされる。すなわち、充電回路は、タイミングコンデンサＣｏｓｃへの充電電流供給動作を停止する。

タイミングコンデンサＣｏｓｃの一方の端子は、また、比較器５２，５３，５４の非反転入力端子（＋）にそれぞれ接続されている。比較器５３の反転入力端子（−）には信号ｌｌｃ＿ｓｓが印加され、比較器５４の反転入力端子（−）には信号ｌｌｃ＿ｆｂが印加されている。比較器５２の反転入力端子（−）には、基準電圧の０．４Ｖが印加され、比較器５２の出力端子は、ワンショット回路５５の入力端子に接続されるとともに、ＰチャネルＭＯＳトランジスタＰＭ１５のゲート端子にも接続されている。ワンショット回路５５の出力端子は、ＲＳフリップフロップ５６のセット端子に接続され、ＲＳフリップフロップ５６の出力端子は、アンド回路ＡＮＤ２，ＡＮＤ３の一方の入力端子に接続されている。比較器５３，５４の出力端子は、オア回路ＯＲ３の入力端子に接続され、オア回路ＯＲ３の出力端子は、オア回路ＯＲ４の一方の入力端子とトグルフリップフロップ５７のトリガ端子Ｔとに接続されている。オア回路ＯＲ４の出力端子は、ＲＳフリップフロップ５６のリセット端子に接続されている。トグルフリップフロップ５７の出力端子は、アンド回路ＡＮＤ２の他方の入力端子に接続され、トグルフリップフロップ５７の反転出力端子は、アンド回路ＡＮＤ３の他方の入力端子に接続されている。アンド回路ＡＮＤ２の出力端子は、ローサイド駆動信号ｌｏｏｕｔを出力する端子に接続され、アンド回路ＡＮＤ３の出力端子は、ハイサイド駆動信号ｈｉｏｕｔを出力する端子に接続されている。

オア回路ＯＲ３の出力端子は、また、デッドタイム信号発生器５８の入力端子に接続され、デッドタイム信号発生器５８の出力端子は、ＮチャネルＭＯＳトランジスタＮＭ１５のゲート端子に接続されている。ＮチャネルＭＯＳトランジスタＮＭ１５のドレイン端子は、タイミングコンデンサＣｏｓｃの一方の端子に接続され、ＮチャネルＭＯＳトランジスタＮＭ１５のソース端子は、ＧＮＤラインに接続されている。デッドタイム信号発生器５８には、また、デッドタイム信号の発生動作を許可する信号Ｅｎｂ２が入力されている。

ＬＬＣ制御回路３５は、共振電流に比例した電流を電圧に変換した電流検出信号が入力されるＬＬＣ＿ＣＳ端子を有している。このＬＬＣ＿ＣＳ端子は、抵抗Ｒ３３の一方の端子に接続され、抵抗Ｒ３３の他方の端子は、抵抗Ｒ３４の一方の端子に接続され、抵抗Ｒ３４の他方の端子は、５Ｖの電源ラインに接続されている。この抵抗Ｒ３３，Ｒ３４は、０Ｖを基準に正負に変化する電流検出信号を０Ｖ以上にレベルシフトするためのものである。

抵抗Ｒ３３と抵抗Ｒ３４との共通の接続点は、ローサイド過電流検出用の比較器Ｌｏ＿ｏｃｐおよびハイサイド過電流検出用の比較器Ｈｉ＿ｏｃｐの非反転入力端子（＋）にそれぞれ接続されている。比較器Ｌｏ＿ｏｃｐの反転入力端子（−）には、基準電圧の０．５Ｖが印加され、比較器Ｈｉ＿ｏｃｐの反転入力端子（−）には、基準電圧の４．５Ｖが印加されている。比較器Ｌｏ＿ｏｃｐの出力端子は、インバータＩＮＶ１２の入力端子に接続され、インバータＩＮＶ１２の出力端子は、アンド回路ＡＮＤ４の一方の入力端子に接続されている。比較器Ｈｉ＿ｏｃｐの出力端子は、アンド回路ＡＮＤ５の一方の入力端子に接続されている。アンド回路ＡＮＤ４の他方の入力端子には、ローサイド駆動信号ｌｏｏｕｔが入力され、アンド回路ＡＮＤ５の他方の入力端子には、ハイサイド駆動信号ｈｉｏｕｔが入力されている。アンド回路ＡＮＤ４，ＡＮＤ５の出力端子は、オア回路ＯＲ５の入力端子にそれぞれ接続され、オア回路ＯＲ５の出力端子は、オア回路ＯＲ４の他方の入力端子に接続されている。ここで、比較器Ｈｉ＿ｏｃｐ、比較器Ｌｏ＿ｏｃｐ、インバータＩＮＶ１２、アンド回路ＡＮＤ４、アンド回路ＡＮＤ５およびオア回路ＯＲ５は、過電流保護回路を構成している。

以上の構成のＬＬＣ制御回路３５において、まず、ＰＦＣ制御回路３３がスイッチング素子Ｑのスイッチングを開始する前は、信号Ｅｎｂ２がＬレベルとなっており、その逆相の信号Ｅｎｂ２ｂａｒは、Ｈレベルとなっている。このとき、ＬＬＣ＿ＳＳ端子、ＬＬＣ＿ＦＢ端子、ＬＬＣ発振器のタイミングコンデンサＣｏｓｃは、ＮチャネルＭＯＳトランジスタＮＭ１１，ＮＭ１２，ＮＭ１３でＧＮＤラインに固定されており、スイッチングしない状態にある。

ＰＦＣスイッチング検出回路３４がスイッチング素子Ｑのスイッチング開始を検出すると、ＰＦＣスイッチング検出回路３４が出力する信号Ｅｎｂ２は、Ｈレベルに切り替わる。このとき、ＬＬＣ＿ＳＳ端子、ＬＬＣ＿ＦＢ端子、ＬＬＣ発振器のタイミングコンデンサＣｏｓｃをＧＮＤラインに固定していたＮチャネルＭＯＳトランジスタＮＭ１１，ＮＭ１２，ＮＭ１３は、オフされる。これにより、ＬＬＣ＿ＳＳ端子に接続されているソフトスタートコンデンサＣｓｓ、ＬＬＣ＿ＦＢ端子に接続されているコンデンサＣ５およびＬＬＣ発振器のタイミングコンデンサＣｏｓｃへの充電が開始される。

ただ、この時点では、タイミングコンデンサＣｏｓｃは、ＮチャネルＭＯＳトランジスタＮＭ１５によってもＧＮＤラインに固定されているので、タイミングコンデンサＣｏｓｃへの充電は、開始されない。

信号Ｅｎｂ２がＨレベルになることによって、デッドタイム信号発生器５８が動作を開始し、一定のデッドタイムが経過するとタイミングコンデンサＣｏｓｃをＧＮＤラインに固定していたＮチャネルＭＯＳトランジスタＮＭ１５をオフにする。このとき、既に、ＰチャネルＭＯＳトランジスタＰＭ１１はオフされ、比較器５２からＬレベルの信号ｍｉｎ＿ｃｍｐを受けているＰチャネルＭＯＳトランジスタＰＭ１５はオンにしているので、タイミングコンデンサＣｏｓｃは、急速充電が開始される。

タイミングコンデンサＣｏｓｃの電圧が０．４Ｖに達すると、比較器５２の出力状態がＨレベルに切り替わる。これにより、ＰチャネルＭＯＳトランジスタＰＭ１５がオフされるので、図９（Ａ）および（Ｂ）に示したように、タイミングコンデンサＣｏｓｃの充電は、タイミングコンデンサＣｏｓｃの電圧が０．４Ｖに達した時点で緩速充電に切り替わる。

このとき、ワンショット回路５５によってターンオン信号が生成され、ＲＳフリップフロップ５６をセットし、アンド回路ＡＮＤ２，ＡＮＤ３の一方の入力端子にＨレベルの信号が入力される。すなわち、比較器５２の反転入力端子（−）に印加された基準電圧である０．４Ｖが、ＬＬＣ電流共振型のＤＣ−ＤＣコンバータ２０のスイッチング開始電圧である閾値Ｖｔｈ＿ｓｓｏｎ（図３参照）に相当する。一方、ターンオフ信号ｔｏｆｆは、比較器５３，５４およびオア回路ＯＲ３によって生成される。すなわち、タイミングコンデンサＣｏｓｃの電圧が０．４Ｖから信号ｌｌｃ＿ｆｂの電圧、または信号ｌｌｃ＿ｓｓの電圧のどちらか低い方の電圧に達したときにターンオフ信号ｔｏｆｆが生成される。このターンオフ信号ｔｏｆｆは、オア回路ＯＲ４を介してＲＳフリップフロップ５６のリセット端子に入力される。このため、アンド回路ＡＮＤ２またはアンド回路ＡＮＤ３から出力されるローサイド駆動信号ｌｏｏｕｔまたはハイサイド駆動信号ｈｉｏｕｔのオン幅は、ターンオン信号が生成されてからターンオフ信号ｔｏｆｆが生成されるまでの間である。したがって、図９（Ａ）に示したように、ソフトスタートコンデンサＣｓｓの電圧Ｖｌｌｃ＿ｓｓ＿１が低いときは、ローサイド駆動信号ｌｏｏｕｔまたはハイサイド駆動信号ｈｉｏｕｔのオン幅は、狭くなってスイッチング周波数が高くなっている。一方、図９（Ｂ）に示したように、ソフトスタートコンデンサＣｓｓの電圧Ｖｌｌｃ＿ｓｓ＿２が高いときは、ローサイド駆動信号ｌｏｏｕｔまたはハイサイド駆動信号ｈｉｏｕｔのオン幅は、広くなってスイッチング周波数が低くなっている。

図９（Ａ）、図９（Ｂ）は、信号ｌｌｃ＿ｓｓ＜信号ｌｌｃ＿ｆｂとなっているソフトスタートのときの動作を示すものであるが、信号ｌｌｃ＿ｓｓ＞信号ｌｌｃ＿ｆｂとなる通常動作のときの、信号ｌｌｃ＿ｆｂとスイッチング周波数の関係も図９（Ａ）、図９（Ｂ）と同様である。すなわち、信号ｌｌｃ＿ｆｂが大きいほどスイッチング周波数が低くなる。なお、ＬＬＣ電流共振型のＤＣ−ＤＣコンバータ２０では、スイッチング周波数が低いほど出力電圧／入力電圧の比率が高くなる。

また、ターンオフ信号ｔｏｆｆは、トグルフリップフロップ５７のトリガ端子Ｔに入力されている。トグルフリップフロップ５７は、ターンオフ信号ｔｏｆｆが入力されるたびに、出力信号および反転出力信号が交互に反転する。このトグルフリップフロップ５７の出力信号および反転出力信号をアンド回路ＡＮＤ２，ＡＮＤ３の他方の入力端子に入力することで、ローサイド駆動信号ｌｏｏｕｔおよびハイサイド駆動信号ｈｉｏｕｔを交互に生成するようにしている。ローサイド駆動信号ｌｏｏｕｔは、ローサイド駆動回路３７に送られ、ローサイド駆動回路３７ではドライバにより駆動能力が高められた信号が生成され、ＬＯ端子からスイッチング素子Ｑ２のゲート端子に供給される。ハイサイド駆動信号ｈｉｏｕｔは、ハイサイド駆動回路３６に送られ、ハイサイド駆動回路３６ではレベルシフタを通した後、ドライバにより駆動能力が高められた信号が生成され、ＨＯ端子からスイッチング素子Ｑ１のゲート端子に供給される。

ＬＬＣ＿ＦＢ端子に接続されたコンデンサＣ５を充電するプルアップ抵抗Ｒ３１によるプルアップ電流は、ＬＬＣ＿ＳＳ端子からソフトスタートコンデンサＣｓｓを充電する定電流回路５１の電流よりも大きく設定してある。このため、ＬＬＣ＿ＦＢ端子の電圧Ｖｌｌｃ＿ｆｂは、ＬＬＣ＿ＳＳ端子の電圧Ｖｌｌｃ＿ｓｓよりも先に上昇するため、ＬＬＣ電流共振型のＤＣ−ＤＣコンバータ２０の動作開始直後はＬＬＣ＿ＳＳ端子の電圧でスイッチング周波数が制御される。

ＬＬＣ＿ＳＳ端子の電圧は、定電流回路５１によりソフトスタートコンデンサＣｓｓが定電流充電されることにより、徐々に上昇する。これにより、ローサイド駆動信号ｌｏｏｕｔおよびハイサイド駆動信号ｈｉｏｕｔのオン幅が広げられ、発振周波数が最大周波数から徐々に低下するソフトスタート動作が行われる。

なお、Ｈレベルの信号Ｅｎｂ２が入力されてから、ＬＬＣ＿ＳＳ端子が０．４Ｖに達するまではスイッチング動作をしない。したがって、外部接続のソフトスタートコンデンサＣｓｓの容量を調整することにより、ＰＦＣスイッチングを検出してからＤＣ−ＤＣコンバータ２０のスイッチング開始までの時間の調整が可能である。

過電流検出のためのＬＬＣ＿ＣＳ端子は、共振コンデンサＣｒの電流を分流コンデンサＣｒｄにより分流し、抵抗Ｒｃｓにて電圧Ｖｃｓに変換し、さらに抵抗Ｒ８およびコンデンサＣ３によるフィルタを通した信号を受けている。

ＬＬＣ＿ＣＳ端子は、ＧＮＤラインを基準にハイサイドがオンしている場合はプラス電圧に、ローサイドがオンしている場合はマイナス電圧に電流検出信号が変化する。制御ＩＣ３０内ではマイナス電圧は扱えないので、ＬＬＣ＿ＣＳ端子の電圧を５Ｖから抵抗Ｒ３３，Ｒ３４による抵抗分圧で０Ｖ基準のレベルを２．５Ｖの基準にレベルシフトして、比較器Ｈｉ＿ｏｃｐ，Ｌｏ＿ｏｃｐで比較するようにしている。図示の例では、比較器Ｈｉ＿ｏｃｐ，Ｌｏ＿ｏｃｐの基準電圧に４．５Ｖおよび０．５Ｖを使用しているが、これらは、ＬＬＣ＿ＣＳ端子の電圧に換算すると、４Ｖおよび−４Ｖとなる。

ここで、比較器Ｈｉ＿ｏｃｐが過電流に相当する電圧を検出した場合、ハイサイド駆動信号ｈｉｏｕｔがオンしている期間に、アンド回路ＡＮＤ５の出力をオア回路ＯＲ５，ＯＲ４を介してＲＳフリップフロップ５６のリセット端子に供給する。ＲＳフリップフロップ５６がリセットされると、ハイサイド駆動信号ｈｉｏｕｔは、強制的にオフされる。比較器Ｌｏ＿ｏｃｐが過電流に相当する電圧を検出した場合、ローサイド駆動信号ｌｏｏｕｔがオンしている期間、アンド回路ＡＮＤ４の出力をオア回路ＯＲ５，ＯＲ４を介してＲＳフリップフロップ５６のリセット端子に供給する。ＲＳフリップフロップ５６がリセットされると、ローサイド駆動信号ｌｏｏｕｔは、強制的にオフされる。

以上の実施の形態は、電流臨界モードの力率改善回路１０とＬＬＣ電流共振コンバータのＤＣ−ＤＣコンバータ２０との組み合わせを例に説明したが、これらは単なる例示であって、本発明の精神を逸脱しない範囲で種々の変更が可能である。たとえば、力率改善回路は、電流臨界モードのものに限定されるのではなく、電流連続モード、電流不連続モードなど、他の方式の力率改善回路とすることができる。また、ＤＣ−ＤＣコンバータについても、ＬＬＣ電流共振コンバータに限定されるものではなく、フライバックＰＷＭコンバータ、疑似共振コンバータ（ＱＲ）、フォワードコンバータなどを採用することができる。

１０ 力率改善回路
２０ ＤＣ−ＤＣコンバータ
３０ 制御ＩＣ
３１ 起動回路
３２ 低電圧保護回路
３３ ＰＦＣ制御回路
３４ ＰＦＣスイッチング検出回路
３５ ＬＬＣ制御回路
３６ ハイサイド駆動回路
３７ ローサイド駆動回路
４１ リスタートタイマ
４２ ＺＣＤ遅延回路
４３ パルス生成回路
４４ ＲＳフリップフロップ
４５ ドライバ
４６ 定電流回路
４７ ワンショット回路
４８，４９ ＲＳフリップフロップ
５１ 定電流回路
５２，５３，５４ 比較器
５５ ワンショット回路
５６ ＲＳフリップフロップ
５７ トグルフリップフロップ
５８ デッドタイム信号発生器
ＡＣ 交流電源
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４，ＡＮＤ５ アンド回路
Ａｍｐ１，Ａｍｐ２，Ａｍｐ３ オペアンプ
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ１０，Ｃ１１，Ｃ１２ コンデンサ
Ｃｂｕｌｋ 平滑コンデンサ
Ｃｃｏｍｐ コンデンサ
Ｃｏ 出力コンデンサ
Ｃｏｓｃ タイミングコンデンサ
Ｃｒ 共振コンデンサ
Ｃｒｄ 分流コンデンサ
Ｃｓｓ ソフトスタートコンデンサ
Ｃｖｃｃ コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６ ダイオード
ＤＢ ダイオードブリッジ
Ｄｐ ダイオード
ＥｒｒＡＭＰ エラーアンプ
Ｈｉ＿ｏｃｐ 比較器
ＩＮＶ，ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４，ＩＮＶ５，ＩＮＶ１１，ＩＮＶ１２ インバータ
Ｌｏ＿ｏｃｐ 比較器
Ｌｐ インダクタ
ＮＭ１，ＮＭ２，ＮＭ３，ＮＭ４，ＮＭ１１，ＮＭ１２，ＮＭ１３，ＮＭ１４，ＮＭ１５ ＮチャネルＭＯＳトランジスタ
ＯＣＰ＿Ｃｏｍｐ 過電流検出比較器
ＯＲ１，ＯＲ２，ＯＲ３，ＯＲ４，ＯＲ５ オア回路
Ｐ１ １次巻線
Ｐ２ 補助巻線
ＰＣ１ フォトカプラ
ＰＭ１，ＰＭ２，ＰＭ３，ＰＭ１１，ＰＭ１２，ＰＭ１３，ＰＭ１４，ＰＭ１５ ＰチャネルＭＯＳトランジスタ
ＰＷＭ＿Ｃｏｍｐ ＰＷＭ比較器
Ｑ，Ｑ１，Ｑ２ スイッチング素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ３２，Ｒ３３，Ｒ３４，Ｒｃｓ 抵抗
Ｒ３１ プルアップ抵抗
Ｒｓ 電流検出抵抗
Ｓ１，Ｓ２ ２次巻線
ＳＲ１ シャントレギュレータ
Ｔ１ トランス
Ｔｏｎｍａｘ 比較器
ＺＣＤ＿Ｃｏｍｐ 電流ゼロ検出比較器

Claims (22)

1. 交流電源から直流の中間電圧を生成する力率改善回路と、
   前記中間電圧から所定の値の直流電圧を生成するＤＣ−ＤＣコンバータと、
   前記力率改善回路および前記ＤＣ−ＤＣコンバータの制御機能を１つのＩＣに内蔵した制御ＩＣと、
   を備え、前記制御ＩＣは、
   前記交流電源を整流した脈流から電圧を調整した電流を出力して制御ＩＣ用電源のコンデンサに充電する起動回路と、
   前記コンデンサの電圧を監視し、前記コンデンサの電圧が低電圧保護解除電圧に達すると、前記力率改善回路に動作開始を指示する第１のイネーブル信号を出力する低電圧保護回路と、
   前記第１のイネーブル信号を受けて前記力率改善回路のスイッチング制御を開始する第１の制御回路と、
   前記力率改善回路のスイッチング動作を検出して前記ＤＣ−ＤＣコンバータに動作開始を指示する第２のイネーブル信号を出力するスイッチング動作検出回路と、
   前記第２のイネーブル信号を受けて前記ＤＣ−ＤＣコンバータのスイッチング制御を開始する第２の制御回路と、
   を有し、
   前記力率改善回路は、インダクタおよびスイッチング素子を有し、前記インダクタの電流がゼロになってから前記スイッチング素子をオンするように制御する電流臨界モードで動作の昇圧回路であり、
   前記第１の制御回路は、前記インダクタを流れる電流を監視して前記インダクタを流れる電流がゼロになったとき、前記スイッチング素子をターンオンする信号を出力する電流ゼロ検出比較器と、前記中間電圧に比例した中間電圧比例電圧と第１の基準電圧との差を増幅するエラーアンプと、該エラーアンプの出力電圧と力率改善回路用発振器の第１のタイミング用コンデンサを定電流充電することによって生成された第１のランプ電圧とを比較し、前記第１のランプ電圧が前記エラーアンプの出力電圧を上回ったとき前記スイッチング素子をターンオフする信号を出力する所定の比較器と、を有し、
   前記第１の制御回路は、さらに、前記インダクタを流れる電流を電圧に変換する電流検出抵抗と、前記電流検出抵抗によって検出された信号をレベルシフトして前記電流ゼロ検出比較器に供給する第１のレベルシフタと、前記電流ゼロ検出比較器によって検出された電流ゼロ検出信号を遅延させる遅延回路と、を有している、
   スイッチング電源装置。
2. 前記第１の制御回路は、前記エラーアンプの出力電圧が第１の閾値電圧を上回ると前記スイッチング素子のスイッチングを開始させる、請求項１記載のスイッチング電源装置。
3. 前記ＤＣ−ＤＣコンバータは、ハーフブリッジ回路を構成して前記中間電圧をスイッチングするハイサイドスイッチング素子およびローサイドスイッチング素子と、前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子に並列に接続される電流共振回路と、１次巻線が前記電流共振回路の一部をなすトランスと、前記トランスの２次巻線に誘起された電圧を整流し、平滑化して所定の値の前記直流電圧を出力する出力回路とを有するＬＬＣ電流共振コンバータである、請求項１記載のスイッチング電源装置。
4. 前記第２の制御回路は、ＤＣ−ＤＣコンバータ用発振器の第２のタイミング用コンデンサを定電流充電することによって第２のランプ電圧を生成するランプ電圧生成回路と、前記第２のランプ電圧が所定の電圧を上回ったときに前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオンする信号を出力する第１の比較器と、前記出力回路の前記直流電圧を分圧した電圧と第２の基準電圧との差に応じたフィードバック電圧を前記第２のランプ電圧と比較して前記第２のランプ電圧が前記フィードバック電圧を上回ったときにオンしている前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオフする信号を出力する第２の比較器と、前記ターンオンする信号を受けてセットされ、前記ターンオフする信号を受けてリセットされるＲＳフリップフロップと、前記第１の比較器の出力信号を受けて前記ＲＳフリップフロップの出力信号を前記ハイサイドスイッチング素子を駆動するハイサイド駆動用出力信号と前記ローサイドスイッチング素子を駆動するローサイド駆動用出力信号とに振り分けるトグルフリップフロップとを有している、請求項３記載のスイッチング電源装置。
5. 前記ＤＣ−ＤＣコンバータは、さらに、ソフトスタートコンデンサを有し、前記第２の制御回路は、さらに、前記第２のイネーブル信号を受けて前記ソフトスタートコンデンサの充電を行うための定電流回路を有し、前記ソフトスタートコンデンサの電圧が第２の閾値電圧を上回ると前記ＤＣ−ＤＣコンバータのスイッチングを開始させる、請求項１記載のスイッチング電源装置。
6. 前記ＤＣ−ＤＣコンバータは、さらに、前記電流共振回路の共振電流に比例した電流を電圧に変換して出力する電流検出回路を有し、前記第２の制御回路は、さらに、前記電流検出回路によって検出された信号をレベルシフトする第２のレベルシフタと、前記第２のレベルシフタにレベルシフトされた信号をハイサイド用閾値およびローサイド閾値とそれぞれ比較する第３の比較器および第４の比較器と、前記第３の比較器または前記第４の比較器が過電流を検出したときに前記ＲＳフリップフロップをリセットする信号を出力する過電流保護回路とを有する、請求項４記載のスイッチング電源装置。
7. 交流電源から直流の中間電圧を生成する力率改善回路と、
   前記中間電圧から所定の値の直流電圧を生成するＤＣ−ＤＣコンバータと、
   前記力率改善回路および前記ＤＣ−ＤＣコンバータの制御機能を１つのＩＣに内蔵した制御ＩＣと、
   を備え、前記制御ＩＣは、
   前記交流電源を整流した脈流から電圧を調整した電流を出力して制御ＩＣ用電源のコンデンサに充電する起動回路と、
   前記コンデンサの電圧を監視し、前記コンデンサの電圧が低電圧保護解除電圧に達すると、前記力率改善回路に動作開始を指示する第１のイネーブル信号を出力する低電圧保護回路と、
   前記第１のイネーブル信号を受けて前記力率改善回路のスイッチング制御を開始する第１の制御回路と、
   前記力率改善回路のスイッチング動作を検出して前記ＤＣ−ＤＣコンバータに動作開始を指示する第２のイネーブル信号を出力するスイッチング動作検出回路と、
   前記第２のイネーブル信号を受けて前記ＤＣ−ＤＣコンバータのスイッチング制御を開始する第２の制御回路と、
   を有し、
   前記ＤＣ−ＤＣコンバータは、ハーフブリッジ回路を構成して前記中間電圧をスイッチングするハイサイドスイッチング素子およびローサイドスイッチング素子と、前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子に並列に接続される電流共振回路と、１次巻線が前記電流共振回路の一部をなすトランスと、前記トランスの２次巻線に誘起された電圧を整流し、平滑化して所定の値の前記直流電圧を出力する出力回路とを有するＬＬＣ電流共振コンバータであり、
   前記第２の制御回路は、ＤＣ−ＤＣコンバータ用発振器の第２のタイミング用コンデンサを定電流充電することによって第２のランプ電圧を生成するランプ電圧生成回路と、前記第２のランプ電圧が所定の電圧を上回ったときに前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオンする信号を出力する第１の比較器と、前記出力回路の前記直流電圧を分圧した電圧と第２の基準電圧との差に応じたフィードバック電圧を前記第２のランプ電圧と比較して前記第２のランプ電圧が前記フィードバック電圧を上回ったときにオンしている前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオフする信号を出力する第２の比較器と、前記ターンオンする信号を受けてセットされ、前記ターンオフする信号を受けてリセットされるＲＳフリップフロップと、前記第１の比較器の出力信号を受けて前記ＲＳフリップフロップの出力信号を前記ハイサイドスイッチング素子を駆動するハイサイド駆動用出力信号と前記ローサイドスイッチング素子を駆動するローサイド駆動用出力信号とに振り分けるトグルフリップフロップとを有している、
   スイッチング電源装置。
8. 前記力率改善回路は、インダクタおよびスイッチング素子を有し、前記インダクタの電流がゼロになってから前記スイッチング素子をオンするように制御する電流臨界モードで動作の昇圧回路である、請求項７記載のスイッチング電源装置。
9. 前記第１の制御回路は、前記インダクタを流れる電流を監視して前記インダクタを流れる電流がゼロになったとき、前記スイッチング素子を前記ターンオンする信号を出力する電流ゼロ検出比較器と、前記中間電圧に比例した中間電圧比例電圧と第１の基準電圧との差を増幅するエラーアンプと、該エラーアンプの出力電圧と力率改善回路用発振器の第１のタイミング用コンデンサを定電流充電することによって生成された第１のランプ電圧とを比較し、前記第１のランプ電圧が前記エラーアンプの出力電圧を上回ったとき前記スイッチング素子を前記ターンオフする信号を出力する所定の比較器と、を有する請求項８記載のスイッチング電源装置。
10. 前記第１の制御回路は、前記エラーアンプの出力電圧が第１の閾値電圧を上回ると前記スイッチング素子のスイッチングを開始させる、請求項９記載のスイッチング電源装置。
11. 前記ＤＣ−ＤＣコンバータは、さらに、ソフトスタートコンデンサを有し、前記第２の制御回路は、さらに、前記第２のイネーブル信号を受けて前記ソフトスタートコンデンサの充電を行うための定電流回路を有し、前記ソフトスタートコンデンサの電圧が第２の閾値電圧を上回ると前記ＤＣ−ＤＣコンバータのスイッチングを開始させる、請求項７記載のスイッチング電源装置。
12. 前記ＤＣ−ＤＣコンバータは、さらに、前記電流共振回路の共振電流に比例した電流を電圧に変換して出力する電流検出回路を有し、前記第２の制御回路は、さらに、前記電流検出回路によって検出された信号をレベルシフトするレベルシフタと、前記レベルシフタにレベルシフトされた信号をハイサイド用閾値およびローサイド閾値とそれぞれ比較する第３の比較器および第４の比較器と、前記第３の比較器または前記第４の比較器が過電流を検出したときに前記ＲＳフリップフロップをリセットする信号を出力する過電流保護回路とを有する、請求項７記載のスイッチング電源装置。
13. 交流電源から直流の中間電圧を生成する力率改善回路と、
    前記中間電圧から所定の値の直流電圧を生成するＤＣ−ＤＣコンバータと、
    前記力率改善回路および前記ＤＣ−ＤＣコンバータの制御機能を１つのＩＣに内蔵した制御ＩＣと、
    を備え、前記制御ＩＣは、
    前記交流電源を整流した脈流から電圧を調整した電流を出力して制御ＩＣ用電源のコンデンサに充電する起動回路と、
    前記コンデンサの電圧を監視し、前記コンデンサの電圧が低電圧保護解除電圧に達すると、前記力率改善回路に動作開始を指示する第１のイネーブル信号を出力する低電圧保護回路と、
    前記第１のイネーブル信号を受けて前記力率改善回路のスイッチング制御を開始する第１の制御回路と、
    前記力率改善回路のスイッチング動作を検出して前記ＤＣ−ＤＣコンバータに動作開始を指示する第２のイネーブル信号を出力するスイッチング動作検出回路と、
    前記第２のイネーブル信号を受けて前記ＤＣ−ＤＣコンバータのスイッチング制御を開始する第２の制御回路と、
    を有し、
    前記第２の制御回路は、前記第２のイネーブル信号を受信してから、前記中間電圧がスイッチング素子の駆動に要する電圧値に達するまでの遅延時間の経過後となる所定時間に前記ＤＣ−ＤＣコンバータのスイッチング制御を開始し、
    前記ＤＣ−ＤＣコンバータは、さらに、ソフトスタートコンデンサを有し、前記第２の制御回路は、さらに、前記第２のイネーブル信号を受けて前記ソフトスタートコンデンサの充電を行うための定電流回路を有し、前記ソフトスタートコンデンサの電圧が第２の閾値電圧を上回ると前記ＤＣ−ＤＣコンバータのスイッチングを開始させる、
    スイッチング電源装置。
14. 前記ＤＣ−ＤＣコンバータは、ハーフブリッジ回路を構成して前記中間電圧をスイッチングするハイサイドスイッチング素子およびローサイドスイッチング素子を含み、
    前記第１の制御回路は、前記第１のイネーブル信号を受けて前記力率改善回路のスイッチング制御を開始して、前記力率改善回路で生成される前記中間電圧を昇圧させる、請求項１３記載のスイッチング電源装置。
15. ＤＣ−ＤＣコンバータ用発振器のタイミング用コンデンサを定電流充電することによって第２のランプ電圧を生成するランプ電圧生成回路と、
    前記直流電圧を分圧した電圧と第２の基準電圧との差に応じたフィードバック電圧と、前記第２のランプ電圧と前記ソフトスタートコンデンサの充電電圧とのうちの低い方と比較してオンしている前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオフする信号を出力する第２の比較器と、をさらに有する請求項１４に記載のスイッチング電源装置。
16. 前記力率改善回路は、インダクタおよび前記スイッチング素子を有し、前記インダクタの電流がゼロになってから前記スイッチング素子をオンするように制御する電流臨界モードで動作の昇圧回路である、請求項１３記載のスイッチング電源装置。
17. 前記第１の制御回路は、前記インダクタを流れる電流を監視して前記インダクタを流れる電流がゼロになったとき、前記スイッチング素子をターンオンする信号を出力する電流ゼロ検出比較器と、前記中間電圧に比例した中間電圧比例電圧と第１の基準電圧との差を増幅するエラーアンプと、該エラーアンプの出力電圧と力率改善回路用発振器のタイミング用コンデンサを定電流充電することによって生成された第１のランプ電圧とを比較し、前記第１のランプ電圧が前記エラーアンプの出力電圧を上回ったとき前記スイッチング素子をターンオフする信号を出力する所定の比較器と、を有している、請求項１６記載のスイッチング電源装置。
18. 前記第１の制御回路は、さらに、前記インダクタを流れる電流を電圧に変換する電流検出抵抗と、前記電流検出抵抗によって検出された信号をレベルシフトして前記電流ゼロ検出比較器に供給する第１のレベルシフタと、前記電流ゼロ検出比較器によって検出された電流ゼロ検出信号を遅延させる遅延回路とを有している、請求項１７記載のスイッチング電源装置。
19. 前記第１の制御回路は、前記エラーアンプの出力電圧が第１の閾値電圧を上回ると前記スイッチング素子のスイッチングを開始させる、請求項１７記載のスイッチング電源装置。
20. 前記ＤＣ−ＤＣコンバータは、ハーフブリッジ回路を構成して前記中間電圧をスイッチングするハイサイドスイッチング素子およびローサイドスイッチング素子と、前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子に並列に接続される電流共振回路と、１次巻線が前記電流共振回路の一部をなすトランスと、前記トランスの２次巻線に誘起された電圧を整流し、平滑化して所定の値の前記直流電圧を出力する出力回路とを有するＬＬＣ電流共振コンバータである、請求項１３記載のスイッチング電源装置。
21. 前記第２の制御回路は、ＤＣ−ＤＣコンバータ用発振器のタイミング用コンデンサを定電流充電することによってランプ電圧を生成するランプ電圧生成回路と、前記ランプ電圧が所定の電圧を上回ったときに前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオンする信号を出力する第１の比較器と、前記出力回路の前記直流電圧を分圧した電圧と第２の基準電圧との差に応じたフィードバック電圧を前記ランプ電圧と比較して前記ランプ電圧が前記フィードバック電圧を上回ったときにオンしている前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子をターンオフする信号を出力する第２の比較器と、前記ターンオンする信号を受けてセットされ、前記ターンオフする信号を受けてリセットされるＲＳフリップフロップと、前記第１の比較器の出力信号を受けて前記ＲＳフリップフロップの出力信号を前記ハイサイドスイッチング素子を駆動するハイサイド駆動用出力信号と前記ローサイドスイッチング素子を駆動するローサイド駆動用出力信号とに振り分けるトグルフリップフロップとを有している、請求項２０記載のスイッチング電源装置。
22. 前記ＤＣ−ＤＣコンバータは、さらに、前記電流共振回路の共振電流に比例した電流を電圧に変換して出力する電流検出回路を有し、前記第２の制御回路は、さらに、前記電流検出回路によって検出された信号をレベルシフトする第２のレベルシフタと、前記第２のレベルシフタにレベルシフトされた信号をハイサイド用閾値およびローサイド閾値とそれぞれ比較する第３の比較器および第４の比較器と、前記第３の比較器または前記第４の比較器が過電流を検出したときに前記ＲＳフリップフロップをリセットする信号を出力する過電流保護回路とを有する、請求項２１記載のスイッチング電源装置。

Images