JP3775240B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3775240B2 JP3775240B2 JP2001158299A JP2001158299A JP3775240B2 JP 3775240 B2 JP3775240 B2 JP 3775240B2 JP 2001158299 A JP2001158299 A JP 2001158299A JP 2001158299 A JP2001158299 A JP 2001158299A JP 3775240 B2 JP3775240 B2 JP 3775240B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- circuit
- capacitor
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【0002】
【従来の技術】
従来より、電源装置として図5に示す回路構成のものが知られている。図5に示す構成の電源装置は、交流電源Vsをダイオードブリッジよりなる整流器DBにより全波整流し、整流器DBから出力される脈流電圧を2石式の昇降圧チョッパ回路1により電圧変換した後、昇降圧チョッパ回路1から出力される直流電圧をインバータ回路2によって高周波電力に電力変換し、インバータ回路2から出力される高周波電力を負荷回路(図示せず)に供給するように構成されている。なお、インバータ回路2としては、周知のハーフブリッジ型のインバータ回路や周知のフルブリッジ型のインバータ回路などが適宜適用されている。
【0003】
昇降圧チョッパ回路1は、整流器DBから出力される脈流電圧を入力電圧としており、MOSFETからなるスイッチング素子Q1とインダクタL1とMOSFETからなるスイッチング素子Q2との直列回路が整流器DBの直流出力端間に接続され、整流器DBの負極にアノードを接続した回生用のダイオードD1のカソードがスイッチング素子Q1とインダクタL1との接続点に接続され、アノードがインダクタL1とスイッチング素子Q2との接続点に接続されたダイオードD2と平滑コンデンサC9との直列回路がスイッチング素子Q2に並列接続されている。インバータ回路2は、昇降圧チョッパ回路1の平滑コンデンサC9の両端間に接続されている。
【0004】
スイッチング素子Q1,Q2は、信号発生手段たるPWM制御回路3で生成され出力されるPWM(パルス幅変調)信号によってオンオフされる。スイッチング素子Q1はドライバ4を介してPWM制御回路3によりオンオフされる。ドライバ4としては、ハイサイドドライバと呼ばれる一種のレベルシフト回路が用いられており、スイッチング素子Q1はフローティングされる。また、スイッチング素子Q1とインダクタL1との接続点とドライバ4の電源端子との間にはブーストラップコンデンサCsが接続されている。ブーストラップコンデンサCsはスイッチング素子Q1を駆動するための駆動電源用コンデンサとして用いられ、コンデンサC10はブーストラップコンデンサCsに電荷を供給する制御電源として用いられている。
【0005】
PWM制御回路3は、昇降圧チョッパ回路1の出力電圧(つまり、平滑コンデンサC9の両端電圧)に基づいてスイッチング素子Q1,Q2をオンオフさせる。すなわち、PWM制御回路3は、上述のようにPWM信号を出力するものであって、各スイッチング素子Q1,Q2のオンデューティを調節することによって昇降圧チョッパ回路1の出力電圧を制御する。なお、各スイッチング素子Q1,Q2は交流電源Vsの電源周波数よりも十分に高い周波数でオンオフされる。
【0006】
昇降圧チョッパ回路1は、前段に降圧部を有し後段に昇圧部を有するものであって、降圧部と昇圧部とでインダクタL1を兼用している。降圧部のスイッチング素子Q1は上述のようにドライバ4を介してPWM制御回路3によりオンオフされており、後段のスイッチング素子Q2に同期してオンオフされる。この昇降圧チョッパ回路1では、インダクタL1が昇圧用に用いられるとともに、降圧用にも兼用され、入力電圧に対して昇圧だけではなく降圧も可能になっている。
【0007】
整流器DBの直流出力端間には、抵抗R10とコンデンサC10との直列回路が接続され、スイッチング素子Q1とインダクタL1との接続点とドライバ4の電源端子との間にはブーストラップコンデンサCsが接続され、抵抗R10とコンデンサC10との接続点にアノードが接続されたダイオードD10のカソードがドライバ4の電源端子に接続されている。
【0008】
回生用のダイオードD1の両端間にはスイッチSWが並列に接続されている。スイッチSWは、初期充電制御回路5によりオンオフされる。ここに、初期充電制御回路5は、コンデンサC10の端子電圧を基準電圧値と比較し基準電圧値よりも低いときには出力をHレベルとしてスイッチSWをオンさせ、コンデンサC10の端子電圧が基準電圧値以上になると出力をLレベルとしてスイッチSWをオフさせる。スイッチSWがオンすると、ブーストラップコンデンサCsは、コンデンサC10−ダイオードD10−ブーストラップコンデンサCs−スイッチSW−コンデンサC10の経路で充電される。そして、コンデンサC10の端子電圧が基準電圧値以上になると初期充電制御回路5によりスイッチSWがオフされる。したがって、コンデンサC10の端子電圧が基準電圧値以上になるように充電されてからスイッチング素子Q1がオンオフされるようにすることで、スイッチング素子Q1を確実にオンさせることができる。
【0009】
ブーストラップコンデンサCsは、昇降圧チョッパ回路1の動作の中で、インダクタL1に蓄積されていたエネルギをダイオードD1−インダクタL1−ダイオードD2−平滑コンデンサC9の経路で平滑コンデンサC9に伝達する状態のときに充電されている。
【0010】
【発明が解決しようとする課題】
ところで、平滑コンデンサC9の方がブーストラップコンデンサCsよりも容量が大きいので、スイッチSWおよび初期充電制御回路5を設けていないとすると、電源投入直前に平滑コンデンサC9の端子電圧が0Vのときは、電源が投入されると、ブーストラップコンデンサCsがコンデンサC10−ダイオードD10−ブーストラップコンデンサCs−インダクタL1−ダイオードD2−平滑コンデンサC9の経路である程度まで充電される。
【0011】
しかしながら、平滑コンデンサC9に電荷が残留していて平滑コンデンサC9の端子電圧がコンデンサC10の端子電圧よりも高いときは、このような経路でのブーストラップコンデンサCsの充電を行うことができないので、ブーストラップコンデンサCsの端子電圧は0Vのままである。その結果、PWM制御回路3からスイッチング素子Q1のドライバ4へ駆動信号が出力されてもスイッチング素子Q1がオンしないという状態が発生し、昇降圧チョッパ回路1が動作しない。
【0012】
一方、PWM制御回路3は、一般的にタイマを内蔵しており一定の周波数でPWM信号を出力し続けるので、スイッチング素子Q2がオンのときにインダクタL1を介してブーストラップコンデンサCsが徐々に充電され、ブーストラップコンデンサCsの端子電圧が所定電圧以上になると、ドライバ4を介してスイッチング素子Q1をオンさせることができるようになって、交流電源Vsからの入力電流が平滑コンデンサC9に流れるようになる。
【0013】
しかしながら、スイッチング素子Q1がオンしていない状態(オフに保たれた状態)では、PWM制御回路3から出力されるPWM信号のオンデューティが最大となるので、ブーストラップコンデンサCsの充電が徐々に進んでブーストラップコンデンサCsの端子電圧が規定電圧(ドライバ4の動作電圧)に達したときにスイッチング素子Q1がオンすると、スイッチング素子Q1へ急激に突入電流が流れてしまう。電源投入時にこのような突入電流が流れるのを防止していわゆるソフトスタートを実現するために、PWM制御回路3では、電源投入時から一定時間が経過するまでの間にPWM信号のオンデューティを最小値から次第に上昇させているが、オンデューティが小さくインダクタL1の蓄積エネルギが小さいのでブーストラップコンデンサCsが規定電圧まで充電されるのが遅く、上記一定時間を比較的長い時間に設定する必要があるので、昇降圧チョッパ回路1の出力電圧の立ち上がりが遅いという不具合がある。
【0014】
また、PWM制御回路3が、スイッチング素子Q1およびスイッチング素子Q2をオンさせてからスイッチング素子Q2に流れる電流(ドレイン電流)を検出し、検出電流が一定電流となるとオフさせ、インダクタL1のゼロ電流を検出して再度スイッチング素子Q1,Q2をオンさせるというサイクルで制御するいわゆる自励発振式ゼロ電流スイッチングであるときには、電源投入によってスイッチング素子Q1がオンしないと、スイッチング素子Q2に電流が流れないので、発振が停止してしまうという不具合がある。
【0015】
上述のような不具合を解決するために、図5に示す構成では、ブーストラップコンデンサCsを電源投入後にあらかじめ充電するために専用のスイッチSWを回生用のダイオードD1に並列接続してあり、このスイッチSWとして高耐圧のスイッチング素子が必要なので、コストが高くなってしまうという不具合があった。
【0016】
本発明は上記事由に鑑みて為されたものであり、その目的は、低コスト化が可能な電源装置を提供することにある。
【0017】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、第1のスイッチング素子のオン時に直流電源からインダクタに蓄積したエネルギを第1のスイッチング素子のオフ時に出力側に放出するチョッパ回路と、第1のスイッチング素子をオンオフさせる信号を生成する信号発生手段と、第1のスイッチング素子を駆動するための駆動電源用コンデンサと、駆動電源用コンデンサに電荷を供給する制御電源と、制御電源と駆動電源用コンデンサとインダクタとを通る経路に挿入された第2のスイッチング素子とを備え、電源投入後において前記信号発生手段の出力を停止させている間に前記インダクタと前記第2のスイッチング素子とを介して前記駆動電源用コンデンサを充電することを特徴とするものであり、電源投入後において前記信号発生手段の出力を停止させている間に前記インダクタと前記第2のスイッチング素子とを介して前記駆動電源用コンデンサが充電されるので、従来のような高耐圧のスイッチング素子を用いる必要がなく、低コスト化を図れる。
【0018】
請求項2の発明は、請求項1の発明において、前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、電源投入後に前記駆動電源用コンデンサが規定電圧まで充電される程度に設定した所定時間だけ前記第2のスイッチング素子をオンさせるためのタイマ回路を備え、前記所定時間の経過後に前記信号発生手段の出力を開始させるので、電源投入後に前記信号発生手段の出力が開始される時点をタイマ回路により計時される所定時間で規定することができ、前記チョッパ回路の出力電圧の立ち上がりに要する時間を安定させることができる。
【0020】
請求項3の発明は、請求項2の発明において、前記タイマ回路は、前記所定時間が前記インダクタと前記駆動電源用コンデンサとで定まる時定数に設定されているので、前記チョッパ回路の出力電圧の立ち上がりを早くすることができる。
【0021】
請求項4の発明は、請求項1の発明において、前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、電源投入を検出して前記第2のスイッチング素子をオンさせ前記駆動電源用コンデンサの負端子の電位が十分に小さな所定範囲内に入ったことを検出して前記第2のスイッチング素子をオフさせる充電制御手段を備えるので、電源電圧が変動しても前記駆動電源用コンデンサを前記第1のスイッチング素子を駆動するのに十分な電圧まで確実に充電することができる。なお、十分に小さな所定範囲とはゼロボルトと見なせる程度に小さな電位を意味している。
【0022】
請求項5の発明は、請求項1の発明において、前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、前記インダクタに2次巻線を設け、電源投入を検出して前記第2のスイッチング素子をオンさせ前記2次巻線の両端電圧の極性反転を検出して前記第2のスイッチング素子をオフさせる充電制御手段を備えるので、電源電圧が変動しても前記駆動電源用コンデンサを前記第1のスイッチング素子を駆動するのに十分な電圧まで確実に充電することができる。
【0023】
【発明の実施の形態】
(実施形態1)
本実施形態の電源装置は、図1に示すように構成されたものであって、図5に示した従来構成と同様、交流電源Vsをダイオードブリッジよりなる整流器DBにより全波整流し、整流器DBから出力される脈流電圧をチョッパ回路たる2石式の昇降圧チョッパ回路1により電圧変換した後、昇降圧チョッパ回路1から出力される直流電圧をインバータ回路2によって高周波電力に電力変換し、インバータ回路2から出力される高周波電力を負荷回路に供給するように構成されている。なお、本実施形態では、交流電源Vsと整流器DBとで直流電源を構成している。また、インバータ回路2としては、周知のハーフブリッジ型のインバータ回路や周知のフルブリッジ型のインバータ回路などを適宜適用できる。
【0024】
昇降圧チョッパ回路1は、整流器DBから出力される脈流電圧を入力電圧としており、MOSFETからなるスイッチング素子Q1とインダクタL1とMOSFETからなるスイッチング素子Q2との直列回路が整流器DBの直流出力端間に接続され、整流器DBの負極にアノードを接続した回生用のダイオードD1のカソードがスイッチング素子Q1とインダクタL1との接続点に接続され、アノードがインダクタL1とスイッチング素子Q2との接続点に接続されたダイオードD2と平滑コンデンサC9との直列回路がスイッチング素子Q2に並列接続されている。インバータ回路2は、昇降圧チョッパ回路1の平滑コンデンサC9の両端間に接続されている。
【0025】
スイッチング素子Q1,Q2は、信号発生手段たるPWM制御回路3で生成され出力されるPWM(パルス幅変調)信号によってオンオフされる。スイッチング素子Q1はドライバ4を介してPWM制御回路3によりオンオフされる。ドライバ4としては、ハイサイドドライバと呼ばれる一種のレベルシフト回路が用いられており、スイッチング素子Q1はフローティングされる。また、スイッチング素子Q1とインダクタL1との接続点とドライバ4の電源端子との間にはブーストラップコンデンサCsが接続されている。ブーストラップコンデンサCsはスイッチング素子Q1を駆動するための駆動電源用コンデンサとして用いられ、コンデンサC10はブーストラップコンデンサCsに電荷を供給する制御電源として用いられている。
【0026】
PWM制御回路3は、昇降圧チョッパ回路1の出力電圧(つまり、平滑コンデンサC9の両端電圧)に基づいてスイッチング素子Q1,Q2をオンオフさせる。すなわち、PWM制御回路3は、上述のようにPWM信号を出力するものであって、各スイッチング素子Q1,Q2のオンデューティを調節することによって昇降圧チョッパ回路1の出力電圧を制御する。なお、各スイッチング素子Q1,Q2は交流電源Vsの電源周波数よりも十分に高い周波数でオンオフされる。
【0027】
昇降圧チョッパ回路1は、前段に降圧部を有し後段に昇圧部を有するものであって、降圧部と昇圧部とでインダクタL1を兼用している。降圧部のスイッチング素子Q1は上述のようにドライバ4を介してPWM制御回路3によりオンオフされており、後段のスイッチング素子Q2に同期してオンオフされる。この昇降圧チョッパ回路1では、インダクタL1が昇圧用に用いられるとともに、降圧用にも兼用され、入力電圧に対して昇圧だけではなく降圧も可能になっている。なお、前段の降圧部では、スイッチング素子Q1をオンオフさせると、スイッチング素子Q1のオン時にインダクタL1を通して後段へエネルギを供給し、スイッチング素子Q1のオフ時にはインダクタL1に蓄積されたエネルギをダイオードD1を通して出力側へ放出させるように構成されている。また、後段の昇圧部では、スイッチング素子Q2をオンオフさせると、スイッチング素子Q2のオン時にインダクタL1に蓄積したエネルギをスイッチング素子Q2のオフ時にダイオードD2を介して出力側に放出させるように構成されている。この種の昇降圧チョッパ回路の構成および動作は従来より知られているからここでは詳述しない。
【0028】
整流器DBの直流出力端間には、抵抗R10とコンデンサC10との直列回路が接続され、スイッチング素子Q1とインダクタL1との接続点とドライバ4の電源端子との間にはブーストラップコンデンサCsが接続され、抵抗R10とコンデンサC10との接続点にアノードが接続されたダイオードD10のカソードがドライバ4の電源端子に接続されている。
【0029】
ところで、本実施形態では、電源が投入されると出力信号を一定時間(所定時間)だけHレベルにするタイマ回路6を備え、スイッチング素子Q2を構成するMOSFETのゲートとPWM制御回路3との間に論理和回路OR1を挿入してある。タイマ回路6の出力信号は、PWM制御回路3および論理和回路OR1へ入力される。論理和回路OR1は、タイマ回路6の出力信号とPWM制御回路3の出力信号とが入力される。ここに、タイマ回路6は、コンデンサC10の端子電圧に基づいて電源投入を検出すると、出力信号をHレベルにし、所定時間が経過すると出力をLレベルにする。これに対して、スイッチング素子Q1,Q2をオンオフさせる信号を生成する信号発生手段としてのPWM制御回路3は、タイマ回路6の出力信号がHレベルの間はPWM信号を出力せず、タイマ回路6の出力信号がLレベルになるとPWM信号の出力を開始するように構成されている。要するに、タイマ回路6は、電源投入後に所定時間だけスイッチング素子Q2をオンさせるとともにPWM制御回路3の発振を開始させないように設けてある。
【0030】
ところで、上記所定時間は、電源投入後にブーストラップコンデンサCsが規定電圧(ドライバ4がスイッチング素子Q1をオンさせることができる動作電圧)まで充電される程度に設定してある。ここに、上記所定時間をTcとすれば、上記所定時間Tcは、インダクタL1とブーストラップコンデンサCsとで決まる時定数以上に設定すればよい。つまり、
Tc≧{π(L1・Cs)1/2}/2
とすればよい。ただし、上記所定時間Tcを上記時定数に設定しておけば、上記所定時間TcでブーストラップコンデンサCsの充電が完了することになる。
【0031】
以下、本実施形態の電源装置の電源投入後の動作について説明する。
【0032】
電源が投入されると、制御電源としてのコンデンサC10は抵抗R10を介して徐々に充電される。タイマ回路6は、コンデンサC10の端子電圧に基づいて電源投入を検出すると出力信号をHレベルにし、所定時間が経過すると出力信号をLレベルにする。PWM制御回路3はタイマ回路6の出力信号がHレベルの間は発振を開始しないので、スイッチング素子Q1はタイマ回路6の出力信号がHレベルの間は動作しない。これに対して、スイッチング素子Q2はタイマ回路6の出力信号がHレベルの間は論理和回路OR1の出力信号がHレベルなのでオンしている。ここに、スイッチング素子Q2がオンのときには、コンデンサC10−ダイオードD10−ブーストラップコンデンサCs−インダクタL1−スイッチング素子Q2−コンデンサC10の経路でブーストラップコンデンサCsが充電される。要するに、ブーストラップコンデンサCsは、端子電圧がコンデンサC10の電圧よりも低いときにコンデンサC10と昇降圧チョッパ回路1のインダクタL1と昇降圧チョッパ回路1のスイッチング素子Q2とを通る経路で充電される。
【0033】
そして、上記所定時間が経過してタイマ回路6の出力信号がLレベルになると、PWM制御回路3が発振を開始してPWM信号が出力されてスイッチング素子Q1,Q2が安定してオンオフされる。この発振の開始時には、ブーストラップコンデンサCsがスイッチング素子Q1を十分オンできるほど充電されており、スイッチング素子Q1は安定にオンオフを開始できる。
【0034】
しかして、本実施形態の電源装置では、電源が投入されるとブーストラップコンデンサCsが昇降圧チョッパ回路1のインダクタL1と昇降圧チョッパ回路1のスイッチング素子Q2とを介して充電されるので、従来のような高耐圧のスイッチング素子を用いる必要がなく、低コスト化を図れる。なお、本実施形態では、スイッチング素子Q1が第1のスイッチング素子を構成し、スイッチング素子Q2が第2のスイッチング素子を構成している。
【0035】
また、本実施形態の電源装置では、電源投入後にPWM制御回路3のPWM信号の出力が開始される時点をタイマ回路6により計時される所定時間で規定することができ、昇降圧チョッパ回路1の出力電圧の立ち上がりに要する時間を安定させることができる。また、タイマ回路6に設定する上記所定時間をインダクタL1とブーストラップコンデンサCsとで定まる時定数に設定しておけば、昇降圧チョッパ回路1の出力電圧の立ち上がりを早くすることができる(つまり、タイマ回路6による回路起動の遅れを最小限にとどめることができる)。
【0036】
(実施形態2)
本実施形態の電源装置の基本構成は実施形態1と略同じであって、図2に示すような回路構成を有している。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0037】
インバータ回路2は、昇降圧チョッパ回路1の出力電圧を高周波電力に電力変換して例えば放電灯などの負荷を含む負荷回路Zへ供給する。本実施形態におけるインバータ回路2は、いわゆるハーフブリッジ型のインバータ回路であって、昇降圧チョッパ回路1の出力端間(平滑コンデンサC9の両端間)に接続したMOSFETからなる2個のスイッチング素子Q3,Q4の直列回路と、昇降圧チョッパ回路1の出力端間に接続した2個のコンデンサC3,C4の直列回路とを備え、2個のスイッチング素子Q3,Q4の接続点と、2個のコンデンサC3,C4の接続点との間に負荷回路Zが接続されている。インバータ回路2は、スイッチング素子Q3,Q4のオンオフがインバータ制御回路8により制御され、定常状態において両スイッチング素子Q3,Q4が交互にオンオフされることによって、負荷回路Zへ高周波電圧が供給される。なお、インバータ制御回路8は、スイッチング素子Q3,Q4をPWM制御することができるICにより構成されている。また、各スイッチング素子Q3,Q4は交流電源Vsの電源周波数よりも十分に高い周波数でオンオフされる。
【0038】
ところで、本実施形態では、実施形態1で説明した論理和回路OR1(図1参照)は設けておらず、タイマ回路6の出力信号がHレベルになった後に、インバータ回路2のスイッチング素子Q3,Q4が交互にオンオフされるように構成されている。
【0039】
以下、本実施形態の電源装置の動作について説明する。
【0040】
電源が投入されると、制御電源としてのコンデンサC10は抵抗R10を介して徐々に充電される。タイマ回路6は、コンデンサC10の端子電圧に基づいて電源投入を検出すると出力信号をHレベルにし、所定時間が経過すると出力信号をLレベルにする。PWM制御回路3はタイマ回路6の出力信号がHレベルの間は発振を開始しないので、スイッチング素子Q1,Q2はタイマ回路6の出力信号がHレベルの間は動作しない。これに対して、インバータ回路2は、スイッチング素子Q3,Q4が交互にオンオフされるから、タイマ回路6の出力信号がHレベルの間には、コンデンサC10−ダイオードD10−ブーストラップコンデンサCs−インダクタL1−インバータ回路2−コンデンサC10の経路でブーストラップコンデンサCsが充電される。要するに、ブーストラップコンデンサCsは、端子電圧がコンデンサC10の電圧よりも低いときにコンデンサC10と昇降圧チョッパ回路1のインダクタL1とインバータ回路2のスイッチング素子Q3またはQ4とを通る経路で充電される。
【0041】
そして、上記所定時間が経過してタイマ回路6の出力信号がLレベルになると、PWM制御回路3が発振を開始してPWM信号が出力されて昇降圧チョッパ回路1のスイッチング素子Q1,Q2が安定してオンオフされる。この発振の開始時には、ブーストラップコンデンサCsがスイッチング素子Q1を十分オンできるほど充電されており、スイッチング素子Q1は安定にオンオフを開始できる。
【0042】
しかして、本実施形態の電源装置では、電源が投入されるとブーストラップコンデンサCsが昇降圧チョッパ回路1のインダクタL1とインバータ回路2のスイッチング素子Q3またはQ4とを介して充電されるので、従来のような高耐圧のスイッチング素子を用いる必要がなく、低コスト化を図れる。なお、本実施形態では、スイッチング素子Q1が第1のスイッチング素子を構成し、スイッチング素子Q3,Q4が第2のスイッチング素子を構成している。
【0043】
また、本実施形態の電源装置でも、実施形態1と同様に、電源投入後にPWM制御回路3のPWM信号の出力が開始される時点をタイマ回路6により計時される所定時間で規定することができ、昇降圧チョッパ回路1の出力電圧の立ち上がりに要する時間を安定させることができる。
【0044】
(実施形態3)
本実施形態の電源装置の基本構成は実施形態1と略同じであって、図3に示す回路構成を有する。本実施形態では、実施形態1で説明したタイマ回路6の代わりに、電源投入を検出して昇降圧チョッパ回路1のスイッチング素子Q2をオンさせブーストラップコンデンサCsの負端子の電位が十分に小さな所定範囲(ゼロボルトと見なせる範囲)内に入ったことを検出してスイッチング素子Q2をオフさせる充電制御手段たる充電制御回路7を設けている点が相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0045】
充電制御回路7はコンデンサC10の端子電圧に基づいて電源投入を検出し、出力信号をHレベルにする。充電制御回路7の出力信号は、PWM制御回路3および論理和回路OR1へ入力される。論理和回路OR1は、充電制御回路7の出力信号とPWM制御回路3の出力信号(定常状態ではPWM信号)とが入力される。ここに、充電制御回路7は、コンデンサC10の端子電圧に基づいて電源投入を検出すると、出力信号をHレベルにし、ブーストラップコンデンサCsとインダクタL1との接続点の電位が略ゼロになる(ブーストラップコンデンサCsが満充電になるとブーストラップコンデンサCsとインダクタL1との接続点の電位が略ゼロボルトになる)と、出力信号をLレベルにする。なお、ブーストラップコンデンサCsが満充電になるとブーストラップコンデンサCsとインダクタL1との接続点の電位がゼロボルトと見なせる程度に小さな所定範囲に入る。
【0046】
これに対して、信号発生手段としてのPWM制御回路3は、充電制御回路7の出力信号がHレベルの間はPWM信号を出力せず、充電制御回路7の出力信号がLレベルになるとPWM信号の出力を開始するように構成されている。
【0047】
以下、本実施形態の電源装置の電源投入後の動作について説明する。
【0048】
電源が投入されると、制御電源としてのコンデンサC10は抵抗R10を介して徐々に充電される。充電制御回路7は、コンデンサC10の端子電圧に基づいて電源投入を検出すると出力信号をHレベルにし、ブーストラップコンデンサCsとインダクタL1との接続点の電位が略ゼロになると出力信号をLレベルにする。PWM制御回路3は充電制御回路7の出力信号がHレベルの間は発振を開始しないので、スイッチング素子Q1は充電制御回路7の出力信号がHレベルの間は動作しない。これに対して、スイッチング素子Q2は充電制御回路7の出力信号がHレベルの間は論理和回路OR1の出力信号がHレベルなのでオンしている。ここに、スイッチング素子Q2がオンのときには、コンデンサC10−ダイオードD10−ブーストラップコンデンサCs−インダクタL1−スイッチング素子Q2の経路でブーストラップコンデンサCsが充電される。要するに、ブーストラップコンデンサCsは、端子電圧がコンデンサC10の電圧よりも低いときにコンデンサC10と昇降圧チョッパ回路1のインダクタL1と昇降圧チョッパ回路1のスイッチング素子Q2とを通る経路で充電される。
【0049】
そして、ブーストラップコンデンサCsとインダクタL1との接続点の電位が略ゼロボルトになって充電制御回路7の出力信号がLレベルになると、PWM制御回路3が発振を開始してPWM信号が出力されてスイッチング素子Q1,Q2が安定してオンオフされる。この発振の開始時には、ブーストラップコンデンサCsがスイッチング素子Q1を十分オンできるほど充電されており、スイッチング素子Q1は安定にオンオフを開始できる。
【0050】
しかして、本実施形態の電源装置でも、実施形態1と同様に、電源が投入されるとブーストラップコンデンサCsが昇降圧チョッパ回路1のインダクタL1と昇降圧チョッパ回路1のスイッチング素子Q2とを介して充電されるので、従来のような高耐圧のスイッチング素子を用いる必要がなく、低コスト化を図れる。なお、本実施形態では、スイッチング素子Q1が第1のスイッチング素子を構成し、スイッチング素子Q2が第2のスイッチング素子を構成している。
【0051】
ところで、実施形態1のようなタイマ回路6を利用したものでは、交流電源Vsの電源電圧が変動してブーストラップコンデンサCsの充電が遅くなった場合に、ブーストラップコンデンサCsをスイッチング素子Q1を駆動するのに十分な電圧まで充電できないことがあるが、本実施形態の電源装置では、電源電圧が変動してもブーストラップコンデンサCsをスイッチング素子Q1を駆動するのに十分な電圧まで確実に充電することができ、スイッチング素子Q1を確実にオンさせることができる。
【0052】
(実施形態4)
本実施形態の電源装置の基本構成は実施形態1と略同じであって、図4に示す回路構成を有する。本実施形態では、実施形態1で説明したタイマ回路6の代わりに、電源投入を検出して昇降圧チョッパ回路1のスイッチング素子Q2をオンさせインダクタL1に設けた2次巻線n2に生じる電圧の極性反転を検出することでゼロ電流検出を行ってスイッチング素子Q2をオフさせる充電制御手段たる充電制御回路7を設けている点が相違する。すなわち、ブーストラップコンデンサCsが満充電になるとインダクタL1の両端に反転電圧が生じることを利用している。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0053】
充電制御回路7はコンデンサC10の端子電圧に基づいて電源投入を検出し、出力信号をHレベルにする。充電制御回路7の出力信号は、PWM制御回路3および論理和回路OR1へ入力される。論理和回路OR1は、充電制御回路7の出力信号とPWM制御回路3の出力信号(定常状態ではPWM信号)とが入力される。ここに、充電制御回路7は、コンデンサC10の端子電圧に基づいて電源投入を検出すると、出力信号をHレベルにし、インダクタL1の2次巻線n2の電圧の極性が反転すると、出力信号をLレベルにする。これに対して、信号発生手段としてのPWM制御回路3は、充電制御回路7の出力信号がHレベルの間はPWM信号を出力せず、充電制御回路7の出力信号がLレベルになるとPWM信号の出力を開始するように構成されている。
【0054】
以下、本実施形態の電源装置の電源投入後の動作について説明する。
【0055】
電源が投入されると、制御電源としてのコンデンサC10は抵抗R10を介して徐々に充電される。充電制御回路7は、コンデンサC10の端子電圧に基づいて電源投入を検出すると出力信号をHレベルにし、インダクタL1の2次巻線n2の電圧の極性が反転すると出力信号をLレベルにする。PWM制御回路3は充電制御回路7の出力信号がHレベルの間は発振を開始しないので、スイッチング素子Q1は充電制御回路7の出力信号がHレベルの間は動作しない。これに対して、スイッチング素子Q2は充電制御回路7の出力信号がHレベルの間は論理和回路OR1の出力信号がHレベルなのでオンしている。ここに、スイッチング素子Q2がオンのときには、コンデンサC10−ダイオードD10−ブーストラップコンデンサCs−インダクタL1−スイッチング素子Q2の経路でブーストラップコンデンサCsが充電される。要するに、ブーストラップコンデンサCsは、端子電圧がコンデンサC10の電圧よりも低いときにコンデンサC10と昇降圧チョッパ回路1のインダクタL1と昇降圧チョッパ回路1のスイッチング素子Q2とを通る経路で充電される。
【0056】
そして、インダクタL1の2次巻線n2の電圧の極性が反転して充電制御回路7の出力信号がLレベルになると、PWM制御回路3が発振を開始してPWM信号が出力されてスイッチング素子Q1,Q2が安定してオンオフされる。この発振の開始時には、ブーストラップコンデンサCsがスイッチング素子Q1を十分オンできるほど充電されており、スイッチング素子Q1は安定にオンオフを開始できる。
【0057】
しかして、本実施形態の電源装置でも、実施形態1と同様に、電源が投入されるとブーストラップコンデンサCsが昇降圧チョッパ回路1のインダクタL1と昇降圧チョッパ回路1のスイッチング素子Q2とを介して充電されるので、従来のような高耐圧のスイッチング素子を用いる必要がなく、低コスト化を図れる。なお、本実施形態では、スイッチング素子Q1が第1のスイッチング素子を構成し、スイッチング素子Q2が第2のスイッチング素子を構成している。
【0058】
ところで、実施形態1のようなタイマ回路6を利用したものでは、交流電源Vsの電源電圧が変動してブーストラップコンデンサCsの充電が遅くなった場合に、ブーストラップコンデンサCsをスイッチング素子Q1を駆動するのに十分な電圧まで充電できないことがあるが、本実施形態の電源装置では、電源電圧が変動してもブーストラップコンデンサCsをスイッチング素子Q1を駆動するのに十分な電圧まで確実に充電することができ、スイッチング素子Q1を確実にオンさせることができる。
【0059】
【発明の効果】
請求項1の発明は、第1のスイッチング素子のオン時に直流電源からインダクタに蓄積したエネルギを第1のスイッチング素子のオフ時に出力側に放出するチョッパ回路と、第1のスイッチング素子をオンオフさせる信号を生成する信号発生手段と、第1のスイッチング素子を駆動するための駆動電源用コンデンサと、駆動電源用コンデンサに電荷を供給する制御電源と、制御電源と駆動電源用コンデンサとインダクタとを通る経路に挿入された第2のスイッチング素子とを備え、電源投入後において前記信号発生手段の出力を停止させている間に前記インダクタと前記第2のスイッチング素子とを介して前記駆動電源用コンデンサを充電するものであり、電源投入後において前記信号発生手段の出力を停止させている間に前記インダクタと前記第2のスイッチング素子とを介して前記駆動電源用コンデンサが充電されるので、従来のような高耐圧のスイッチング素子を用いる必要がなく、低コスト化を図れるという効果がある。
【0060】
請求項2の発明は、請求項1の発明において、前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、電源投入後に前記駆動電源用コンデンサが規定電圧まで充電される程度に設定した所定時間だけ前記第2のスイッチング素子をオンさせるためのタイマ回路を備え、前記所定時間の経過後に前記信号発生手段の出力を開始させるので、電源投入後に前記信号発生手段の出力が開始される時点をタイマ回路により計時される所定時間で規定することができ、前記チョッパ回路の出力電圧の立ち上がりに要する時間を安定させることができるという効果がある。
【0062】
請求項3の発明は、請求項2の発明において、前記タイマ回路は、前記所定時間が前記インダクタと前記駆動電源用コンデンサとで定まる時定数に設定されているので、前記チョッパ回路の出力電圧の立ち上がりを早くすることができるという効果がある。
【0063】
請求項4の発明は、請求項1の発明において、前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、電源投入を検出して前記第2のスイッチング素子をオンさせ前記駆動電源用コンデンサの負端子の電位が十分に小さな所定範囲内に入ったことを検出して前記第2のスイッチング素子をオフさせる充電制御手段を備えるので、電源電圧が変動しても前記駆動電源用コンデンサを前記第1のスイッチング素子を駆動するのに十分な電圧まで確実に充電することができるという効果がある。なお、十分に小さな所定範囲とはゼロボルトと見なせる程度に小さな電位を意味している。
【0064】
請求項5の発明は、請求項1の発明において、前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、前記インダクタに2次巻線を設け、電源投入を検出して前記第2のスイッチング素子をオンさせ前記2次巻線の両端電圧の極性反転を検出して前記第2のスイッチング素子をオフさせる充電制御手段を備えるので、電源電圧が変動しても前記駆動電源用コンデンサを前記第1のスイッチング素子を駆動するのに十分な電圧まで確実に充電することができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示す回路図である。
【図2】実施形態2を示す回路図である。
【図3】実施形態3を示す回路図である。
【図4】実施形態4を示す回路図である。
【図5】従来例を示す回路図である。
【符号の説明】
1 昇降圧チョッパ回路
2 インバー回路
3 PWM制御回路
4 ドライバ
6 タイマ回路
C9 平滑コンデンサ
C10 コンデンサ
Cs ブーストラップコンデンサ
D1 ダイオード
D2 ダイオード
D10 ダイオード
DB 整流器
L1 インダクタ
OR1 論理和回路
Q1 スイッチング素子
Q2 スイッチング素子
Vs 交流電源
Claims (5)
- 第1のスイッチング素子のオン時に直流電源からインダクタに蓄積したエネルギを第1のスイッチング素子のオフ時に出力側に放出するチョッパ回路と、第1のスイッチング素子をオンオフさせる信号を生成する信号発生手段と、第1のスイッチング素子を駆動するための駆動電源用コンデンサと、駆動電源用コンデンサに電荷を供給する制御電源と、制御電源と駆動電源用コンデンサとインダクタとを通る経路に挿入された第2のスイッチング素子とを備え、電源投入後において前記信号発生手段の出力を停止させている間に前記インダクタと前記第2のスイッチング素子とを介して前記駆動電源用コンデンサを充電することを特徴とする電源装置。
- 前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、電源投入後に前記駆動電源用コンデンサが規定電圧まで充電される程度に設定した所定時間だけ前記第2のスイッチング素子をオンさせるためのタイマ回路を備え、前記所定時間の経過後に前記信号発生手段の出力を開始させることを特徴とする請求項1記載の電源装置。
- 前記タイマ回路は、前記所定時間が前記インダクタと前記駆動電源用コンデンサとで定まる時定数に設定されてなることを特徴とする請求項2記載の電源装置。
- 前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、電源投入を検出して前記第2のスイッチング素子をオンさせ前記駆動電源用コンデンサの負端子の電位が十分に小さな所定範囲内に入ったことを検出して前記第2のスイッチング素子をオフさせる充電制御手段を備えることを特徴とする請求項1記載の電源装置。
- 前記チョッパ回路が、前記直流電源の両端間に前記第1のスイッチング素子と前記インダクタと前記第2のスイッチング素子との直列回路を有し、前記インダクタに2次巻線を設け、電源投入を検出して前記第2のスイッチング素子をオンさせ前記2次巻線の両端電圧の極性反転を検出して前記第2のスイッチング素子をオフさせる充電制御手段を備えることを特徴とする請求項1記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158299A JP3775240B2 (ja) | 2001-05-28 | 2001-05-28 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158299A JP3775240B2 (ja) | 2001-05-28 | 2001-05-28 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002354783A JP2002354783A (ja) | 2002-12-06 |
JP3775240B2 true JP3775240B2 (ja) | 2006-05-17 |
Family
ID=19002040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001158299A Expired - Fee Related JP3775240B2 (ja) | 2001-05-28 | 2001-05-28 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3775240B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8508963B2 (en) | 2007-11-26 | 2013-08-13 | Ricoh Company, Ltd. | Step-down switching regulator capable of providing high-speed response with compact structure |
US8836300B2 (en) | 2008-05-13 | 2014-09-16 | Ricoh Company, Ltd. | Step-down switching regulator |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104792A (ja) * | 2005-10-03 | 2007-04-19 | Fujitsu Ten Ltd | スイッチングレギュレータ |
JP4793226B2 (ja) * | 2006-11-09 | 2011-10-12 | 株式会社デンソー | スイッチング昇圧電源回路 |
JP5052590B2 (ja) * | 2009-12-16 | 2012-10-17 | 三菱電機株式会社 | 電源回路及び照明装置 |
JP5563838B2 (ja) * | 2010-01-26 | 2014-07-30 | パナソニック株式会社 | 電源装置及び照明器具 |
US8686667B2 (en) * | 2010-01-26 | 2014-04-01 | Panasonic Corporation | Lighting power source with controlled charging operation for driving capacitor |
JP5432744B2 (ja) * | 2010-01-26 | 2014-03-05 | パナソニック株式会社 | 電源装置及び照明器具 |
JP5385815B2 (ja) * | 2010-02-15 | 2014-01-08 | パナソニック株式会社 | 点灯装置及びそれを用いた照明器具 |
JP5967511B2 (ja) | 2010-12-20 | 2016-08-10 | パナソニックIpマネジメント株式会社 | Led点灯装置及びそれを用いた照明器具 |
JP6307923B2 (ja) * | 2014-02-21 | 2018-04-11 | 三菱電機株式会社 | 点灯装置および照明器具 |
JP6565482B2 (ja) * | 2015-08-25 | 2019-08-28 | 三菱電機株式会社 | 電源回路 |
WO2018023354A1 (en) * | 2016-08-01 | 2018-02-08 | Intersil Americas LLC | Buck-boost converter power supply with drive circuit |
JP2018113733A (ja) * | 2017-01-06 | 2018-07-19 | 東芝ライテック株式会社 | 電源装置及びこの電源装置を備えた照明装置 |
JP7097677B2 (ja) * | 2017-06-20 | 2022-07-08 | 東芝ライテック株式会社 | 電源装置および照明装置 |
-
2001
- 2001-05-28 JP JP2001158299A patent/JP3775240B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8508963B2 (en) | 2007-11-26 | 2013-08-13 | Ricoh Company, Ltd. | Step-down switching regulator capable of providing high-speed response with compact structure |
US8836300B2 (en) | 2008-05-13 | 2014-09-16 | Ricoh Company, Ltd. | Step-down switching regulator |
Also Published As
Publication number | Publication date |
---|---|
JP2002354783A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6904079B2 (ja) | スイッチング電源装置 | |
JP3775240B2 (ja) | 電源装置 | |
JPH0576167A (ja) | Dc/dc電圧変換装置 | |
CN111564960A (zh) | 开关电源的控制装置 | |
JPH0990482A (ja) | 閃光装置 | |
JP2001006890A (ja) | 放電灯点灯回路 | |
JP3042470B2 (ja) | 放電灯用点灯装置および放電灯点灯装置 | |
JPH076889A (ja) | 放電灯点灯装置 | |
JP4014576B2 (ja) | 無電極放電ランプ電源装置 | |
JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
JP2009176515A (ja) | 放電管点灯装置及び半導体集積回路 | |
JP3831983B2 (ja) | 放電灯点灯装置 | |
WO2006087850A1 (ja) | 電源装置 | |
JP3820865B2 (ja) | 電源装置 | |
JP5428048B2 (ja) | 放電ランプ点灯装置 | |
JP3758342B2 (ja) | 放電灯点灯装置 | |
JP4206901B2 (ja) | 無電極放電灯点灯装置 | |
JP2744008B2 (ja) | 電力変換装置 | |
JP4439969B2 (ja) | 放電灯点灯装置 | |
JP3505937B2 (ja) | インバータ装置 | |
JPH10312892A (ja) | 放電灯点灯装置 | |
JPH09308259A (ja) | 電源装置、放電ランプ点灯装置及び照明装置 | |
JP3738669B2 (ja) | インバータ装置 | |
JP2831062B2 (ja) | インバータ装置 | |
JPH11273889A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |