JP3831983B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP3831983B2 JP3831983B2 JP19939996A JP19939996A JP3831983B2 JP 3831983 B2 JP3831983 B2 JP 3831983B2 JP 19939996 A JP19939996 A JP 19939996A JP 19939996 A JP19939996 A JP 19939996A JP 3831983 B2 JP3831983 B2 JP 3831983B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- main switching
- voltage
- circuit
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、放電灯点灯装置に関し、特にメタルハライドランプ等のように発光に寄与する封入物が正の電荷を帯びてイオン化する高庄放電灯のための放電灯点灯装置に関するものである。
【0002】
【従来の技術】
従来の高庄放電灯の点灯装置は、一般的に、音響的共鳴現象を回避するために低周波の交流矩形波で点灯させるものであった。ところで、メタルハライドランプ等の高圧放電灯では、発光に寄与する封入物たる正電荷の物質(例えば、ナトリウムイオン等)が管壁に浸透してしまい、特に、自動車のヘッドライト等に用いられる車載用の高圧放電灯においては、周辺に配設される反射板が金属製である場合にランプ寿命(ランプの色温度の経時変化)に大きく影響することになる。このような不具合を防止するものとして、高圧放電灯の周辺に配設される反射板をコンバータ部(後述する)の正電位側の出力端に接続し、高圧放電灯の電極電位との相対的な電位差を負とする方法や、コンバータ部の直流出力電圧自体を負電位とし、高圧放電灯の電極電位を反射板に対して負電位にする方法が提案されている(なお、以下の説明では、特に注記しない場合は高圧放電灯を放電灯と記するものとする。)。
【0003】
しかしながら、上記前者の方法では、通常車体がバッテリのマイナス側に接続されていることから、反射板とその周辺の車体の各部を絶縁する必要があり、実用上コストが高くなるという欠点があった。
それに対して後者の方法は比較的に容易に実現可能である。図13はかかる従来の放電灯点灯装置の一例を示しており、直流電圧を出力する電源部(例えば、バッテリ)1と、この電源部1の直流電源電圧を所定のレベルまで昇圧するとともに電源部1のグランドレベルに対して負電位の直流電圧を出力するコンバータ部21と、コンバータ部21から出力される直流電圧を交番させて低周波の矩形波電圧を出力するインバータ部22と、インバータ部22から出力される矩形波電圧にて点灯するメタルハライドランプ等の放電灯Laと、始動時に高圧の始動電圧を放電灯Laに印加するイグナイタ部4とを備え、コンバータ部21の出力電圧を電源部1のグランドレベルに対して負電位とすることで上記不具合を防止している。
【0004】
上記インバータ部22は、2組の主スイッチング素子Q1とQ3,Q2とQ4の直列回路をコンバータ部21の出力端間に互いに並列に接続することにより、4つのスイッチング素子Q1〜Q4を所謂ブリッジ接続して成るブリッジ回路22aと、各スイッチング素子Q1〜Q4をオン・オフ駆動する駆動回路22bとを備え、ブリッジ回路22aの出力端Ta−Tb間に、始動用のイグナイタ部4を介して接続された放電灯Laに矩形波電圧を印加する。
【0005】
ブリッジ回路22aの主スイッチング素子Q1〜Q4はMOSFETから成り、各主スイッチング素子Q1〜Q4のゲート・ソース間には、パルストランスPT0の2次巻線n21〜n24及びMOSFETから成るスイッチング素子Q11,Q12,…が互いに並列に接続されている。なお、一方のスイッチング素子Q12,Q22,…は誤動作防止のためのものである。また、D11,D12,…は各スイッチング素子Q11,Q12,…の寄生ダイオードである。
【0006】
駆動回路22bは、パルストランスPT0の1次巻線n11,n12に一対のスイッチング素子Q5,Q6を直列に接続するとともに、1次巻線n11,n12の中点とスイッチング素子Q5,Q6の中点を直流電源Eを介して接続し、さらに直流電源Eの負極をグランドレベルに落として成り、図示しない制御手段によってスイッチング素子Q5,Q6を交互にオン・オフすることにより、パルストランスPT0を介してブリッジ回路22aの各主スイッチング素子Q1〜Q4をオン・オフするものである。すなわち、図14に示すように、駆動回路22bのスイッチング素子Q5が制御手段によってオンされると、パルストランスPT0の2次巻線n21,n24に誘起される電圧によって主スイッチング素子Q1,Q4のゲート・ソース間が充電されて主スイッチング素子Q1,Q4がオンする。このとき、スイッチング素子Q11,Q41はオン、スイッチング素子Q12,Q42はオフとなる。反対に駆動回路22bのスイッチング素子Q6がオンされると、パルストランスPT0の2次巻線n22,n23に誘起される電圧によって主スイッチング素子Q2,Q3のゲート・ソース間が充電されて主スイッチング素子Q2,Q3がオンする。このとき、スイッチング素子Q21,Q31はオン、スイッチング素子Q22,Q32はオフとなる。
【0007】
【発明が解決しようとする課題】
ところが、上記従来構成では、音響的共鳴現象を回避するために通常インバータ部22の出力矩形波電圧の周波数fLを数百Hz程度に設定する必要があり、このためにインバータ部22に用いられる高圧のパルストランスPT0が大型化してしまうという問題がある。また、パルストランスPT0の大型化を回避するために、ブリッジ回路22aの主スイッチング素子Q1〜Q4を高周波で駆動しつつ低周波で変調するという駆動方式が提案されているが、パルストランスPT0の1次側に設けられる駆動回路に高周波回路と低周波の変調回路とが必要になり、駆動回路の回路構成及び制御手段による制御が複雑になるという問題がある。なお、電位が異なる回路への情報伝達手段としてフォトカプラなどの光伝達手段がよく使用されているが、主スイッチング素子Q1〜Q4への制御信号を上記フォトカプラ等の光伝達手段によって伝達しようとすると、車載用高圧放電灯システムのように温度環境の変化が大さな場合、発光素子の電流にかなり余裕をみた設計をする必要があり回路寿命が短くなるという問題がある。
【0008】
本発明は上記問題点の解決を目的とするものであり、比較的に簡単で小型の回路構成により放電灯の長寿命化が図れる放電灯点灯装置を提供しようとするものである。
【0009】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、直流電圧を出力する電源部と、この電源部の直流電源電圧を所定のレベルまで昇圧するとともに電源部のグランドレベルに対して負電位の電圧として出力するコンバータ部と、コンバータ部から出力される直流電圧を交番させて低周波の矩形波電圧を出力するインバータ部と、インバータ部から出力される矩形波電圧にて点灯する放電灯と、始動時に高圧の始動電圧を放電灯に印加するイグナイタ部とを備え、インバータ部は、コンバータ部の出力端間にブリッジ接続された4つの主スイッチング素子と、4つの内で少なくとも2つの主スイッチング素子を駆動するために複数の電圧レベルシフト回路を有する駆動手段とを具備し、放電灯のランプ電圧にかかわらず所定の定電流を出力する定電流回路を用いて電圧レベルシフト回路を構成した放電灯点灯装置において、主スイッチング素子がオフする際に主スイッチング素子に蓄積されている電荷を引き抜く引抜回路を備え、この引抜回路は、主スイッチング素子がオフする瞬間に動作し且つ主スイッチング素子のオフしている期間よりも短い期間だけ動作し続けていることを特徴とし、電圧レベルシフト回路にて主スイッチング素子のオン・オフ切換を行うことによってパルストランスを使用する必要がなくなり、比較的に簡単で小型の回路構成により放電灯の長寿命化が図れるとともに、始動時や安定点灯時あるいは無負荷時等の各状態におけるランプ電圧が大きく変化するような放電灯に対して、駆動手段に過大な電流が流れるのを防止することができ、さらに、本来オフすべき主スイッチング素子がオンしてしまうという誤動作が防止できる放電灯点灯装置を低コストで提供することができる。
【0010】
請求項2の発明は、請求項1の発明の好適な実施態様であって、定電流で駆動される引抜回路を備えたことを特徴とする。
請求項3の発明は、請求項1の発明の好適な実施態様であって、パルストランスにて駆動される引抜回路を備えたことを特徴とする。
請求項4の発明は、請求項1又は2又は3の発明の好適な実施態様であって、定電流で駆動され、ブリッジ接続された4つの主スイッチング素子の内でローサイドの主スイッチング素子の蓄積電荷を引き抜く引抜回路を備えたことを特徴とする。
【0011】
【発明の実施の形態】
本発明の実施形態を説明する前に、本発明と基本的な構成が共通である参考例について説明する。
(参考例1)
図1は本発明の第1の参考例を示す一部省略した回路構成図であり、基本的な構成は従来例と共通であるから、共通する部分には同一の符号を付して説明は省略する。本参考例は、直流電圧を出力する電源部1と、この電源部1の直流電源電圧を所定のレベルまで昇圧するとともに電源部1のグランドレベルに対して負電位の直流電圧を出力するコンバータ部2と、コンバータ部2から出力される直流電圧を交番させて低周波の矩形波電圧を出力するインバータ部3と、インバータ部3から出力される矩形波電圧にて点灯するメタルハライドランプ等の放電灯Laと、始動時に高圧の始動電圧を放電灯Laに印加するイグナイタ部4と、コンバータ部2並びにインバータ部3の制御を行う制御部5とを備え、コンバータ部2の高電位側の出力端をグランドレベルに落とすことにより、コンバータ部2の出力電圧を電源部1のグランドレベルに対して負電位としている。なお、コンバータ部2の出力電圧を電源部1のグランドレベルに対して負電位とすることにより、メタルハライドランプ等の高圧放電灯において、発光に寄与する封入物たる正電荷の物質(例えば、ナトリウムイオン等)が管壁に浸透してしまうことが防止できる。なお、電源部1は直流電圧を出力できるものであれば、直流電源や交流電源と整流回路から成るものなどでよく、特に限定されない。
【0012】
コンバータ部2は電源部1からの直流電源電圧を昇圧するためのパルストランスPT1を備え、メタルハライドランプ等の高圧放電灯から成る放電灯Laを点灯させるに必要な電圧または電力を出力し、放電灯Laを安定点灯させる安定器の機能を有している。上記パルストランスPT1の2次側には出力用の2次巻線n2の他に一対の3次巻線n31,n32が設けてあり、これらの3次巻線n31,n32に誘起される電圧が後述するブリッジ回路3aのハイサイドの主スイッチング素子Q1,Q2の駆動用電源に利用されている。
【0013】
インバータ部3は、4つの主スイッチング素子Q1〜Q4をブリッジ接続して成るブリッジ回路3aと、ブリッジ回路3aのローサイドのスイッチング素子Q3,Q4を駆動するための定電流を作成する定電流回路3bとを備えている。なお、ブリッジ回路3aの主スイッチング素子Q1〜Q4は、本参考例におけるMOSFET以外にも例えばIGBT(Insulated-GateBipolarTransistor)等の種々のスイッチング素子を用いることが可能である。
【0014】
ブリッジ回路3aのハイサイドの主スイッチング素子Q1,Q2のゲート・ソース間には、コンバータ部2のパルストランスPT1の3次巻線n31,n32、ダイオードD1,D2、抵抗R1,R2,R3,R4が直列に接続されるとともに、抵抗R2,R4と主スイッチング素子Q1,Q2のゲート・ソースとに並列に電界コンデンサC1,C2が接続されている。而して、上記3次巻線n31,n32に誘起される電圧で電界コンデンサC1,C2が充電され、電界コンデンサC1,C2の両端電圧の上昇により主スイッチング素子Q1,Q2がオンするのである。また、ローサイドの主スイッチング素子Q3,Q4は、バイポーラトランジスタから成るスイッチング素子Q9,Q10がゲート・ソース間にぞれぞれ並列に接続されるとともに、このスイッチング素子Q9,Q10のベース・エミッタ間にダイオードD5,D8が挿入され、さらに、ブリッジ回路3aの出力端Ta,Tbとドレインの間にはダイオードD3,D6が挿入されるとともに、ダイオードD3,D6とドレインの接続点は上記電界コンデンサC1,C2の正極側と接続され、且つ各ソースと出力端Ta,Tbの間にダイオードD4,D7が挿入されている。なお、ブリッジ回路3aの出力端Ta−Tb間にはチョークコイルL0を介してイグナイタ部4及び放電灯Laが接続されている。
【0015】
一方、定電流回路3bは、MOSFETから成るスイッチング素子Q5,Q6、ツェナーダイオードZD1,ZD2、トランジスタQ7,Q8、並びに抵抗R5…にて構成される所謂電圧レベルシフト回路を2組備え、制御部5によってスイッチング素子Q5,Q6がオンされたときにトランジスタQ7,Q8がオンとなって一定電流Icを流し、トランジスタQ7,Q8のコレクタに接続された各抵抗R7,R10の両端に所定の定電圧を発生させ、この両端電圧をブリッジ回路3aのローサイドの主スイッチング素子Q3,Q4の駆動用電源としている。なお、VC1は定電流回路3bの動作用の補助電源である。
【0016】
イグナイタ部4は高圧電圧を放電灯Laに印加して絶縁破壊を起こさせ、放電灯Laを起動するものである。一方、インバータ部3からは300〜400V程度の無負荷2次電圧を起動後の放電灯Laに印加しており、起動後のグロー放電から直ちにアーク放電へ移行させるようになっている。
制御部5は、コンバータ部2からの出力電圧が所定レベルとなるように図示しないスイッチング素子等を制御するとともに、上記定電流回路3bのスイッチング素子Q5,Q6をオン・オフすることでインバータ部3のブリッジ回路3aのローサイドの主スイッチング素子Q3,Q4にオン・オフのための駆動信号を与えるものである。
【0017】
次に、本参考例の回路動作について図2を参照しながら説明する。
まず、制御部5により定電流回路3bの一方のスイッチング素子Q5がオンとされたとき(図2(a)参照)、補助電源VC1によってバイアスされたトランジスタQ7が飽和領域でオンとなり、ツェナーダイオードZD1のツェナー電圧VZ、抵抗R5の抵抗値及びトランジスタQ7のベース・エミッタ電圧VBEにより下式で決まる定電流Icが抵抗R7に流れる。
【0018】
Ic=(VZ−VBE)/R5
そして、上記定電流Icが流れることで抵抗R7の両端に生じる電圧が、ブリッジ回路3aのローサイドの一方の主スイッチング素子Q3のゲート・ソース間に印加され(図2(g)参照)、主スイッチング素子Q3がオンとなる。
一方、制御部5によってスイッチング素子Q5がオフされると(図2(a)参照)、トランジスタQ7がオフとなって上記定電流Icは流れなくなる。そうすると、ブリッジ回路3aのローサイドの主スイッチング素子Q3に接続されている駆動用の抵抗R7には、主スイッチング素子Q3のゲートコンデンサに充電されている電荷がトランジスタQ9のベース・エミッタを介して流れる。そのため、トランジスタQ9は急激にオンとなり、主スイッチング素子Q3の上記ゲートコンデンサ電荷を引き抜く働きをする。その結果、主スイッチング素子Q3のゲート・ソース間電圧が急激に低下し、主スイッチング素子Q3がオフする(図2(g)参照)。
【0019】
また、高周波動作しているコンバータ部2のパルストランスPT1の3次巻線n31に誘起された電圧でコンデンサC1が充電され、コンデンサC1の両端電圧Vc1が、ブリッジ回路3aのハイサイドの主スイッチング素子Q1のゲート・ソース間に印加される(図2R>2(c)参照)。具体的には、ローサイドの主スイッチング素子Q3がオフの時にコンデンサC1が充電されて主スイッチング素子Q1がオンとなる(図2(e)参照)。そして、主スイッチング素子Q3がオフの時にはコンデンサC1の充電電荷が主スイッチング素子Q3→ダイオードD4→コンデンサC1の経路で放電され、主スイッチング素子Q1はオフする。すなわち、ローサイドの主スイッチング素子Q3,Q4がオンすると(図2(e)(f)参照)、直接接続されているハイサイドの主スイッチング素子Q1,Q2が直ちにオフとなる動作をする(図2(g)(h)参照)。
【0020】
以下、同様に制御部5がスイッチング素子Q6をオンとすれば(図2(b)参照)、ブリッジ回路3aのローサイドの他方の主スイッチング素子Q4がオンとなり、同時にハイサイドの主スイッチング素子Q2がオフとなる。そして、スイッチング素子Q6をオフすると、ローサイドの主スイッチング素子Q4はオフ、ハイサイドの主スイッチング素子Q2はオンとなり、結局、インバータ部3の出力端Ta−Tbからは交流の矩形波電圧が出力される。
【0021】
上述のように本参考例によれば、コンバータ部2の出力を負電位とすることで、発光に寄与する正電荷を有する物質の放電灯Laの管壁への浸透が防止できると同時に、インバータ部3の主スイッチング素子Q1〜Q4をオン・オフするための駆動信号を電圧レベルシフト回路による定電流で各主スイッチング素子Q3,Q4に伝達するようにしたため、比較的に簡単な回路構成で、しかも小型な放電灯点灯装置を提供することができる。なお、本参考例のように放電灯Laにメタルハライドランプのような高圧放電灯を用いている場合、始動時と安定点灯時並びに無負荷時などでランプ電圧が0〜300V程度の大きな幅で変化することから、主スイッチング素子Q1〜Q4を駆動する駆動手段に定電流回路3bを設けることにより、過電流が流れるのを防止でき、放電灯Laの長寿命化が図れるという利点がある。
【0022】
(参考例2)
図3は本発明の第2の参考例を示す一部省略した回路構成図であり、コンバータ部2並びに制御部5の回路構成以外は参考例1とほぼ共通であるから、共通する部分には同一の符号を付して説明は省略する。なお、インバータ部3の出力端Ta−Tbに接続されるイグナイタ部4並びに放電灯Laについては図示を省略している。
【0023】
本参考例におけるコンバータ部2’は所謂フライバックコンバータであり、フィルタ部6並びにコンデンサC3を介して電源部1からの直流電源電圧が入力されている。パルストランス(フライバックトランス)PT1の1次巻線n1には制御部5’によってオン・オフ制御されるスイッチング素子Q0が接続され、2次巻線n2には整流用のダイオードD0を介して平滑コンデンサC0が接続されている。
【0024】
本参考例における制御部5’は、インバータ部3の定電流回路3bのスイッチング素子Q5,Q6の駆動信号を出力する低周波発振回路7と、コンバータ部2’のスイッチング素子Q0をPWM制御する回路部とを備えている。コンバータ部2’の非接地側の出力端(図における下側の出力端)にはコンバータ部2’の出力電圧(図示しない放電灯のランプ電圧VLa)を検出するための分圧抵抗R11,R12が接続されるとともに、接地側の出力端(図における上側の出力端)にはコンバータ部2’の出力電流(図示しない放電灯のランプ電流ILa)を検出するための検出抵抗R13が接続されている。そして、制御部5’において、これら分圧抵抗R11,R12及び検出抵抗R13で検出された検出値(電圧信号)がオペアンプIC1,IC2から成る増幅器81,82でそれぞれ増幅され、一方の増幅器82で増幅されたランプ電流ILaを示す検出値は、オペアンプIC3を具備して成る誤差増幅器10の非反転入力端に入力される。一方、増幅器81で増幅されたランプ電圧VLaを示す検出値は演算回路9に入力され、目標値設定回路11で設定された目標とするランプ電力値との間で除算が行われて目標とするランプ電流値ILa0が算出される。そして、この算出されたランプ電流の目標値ILa0が誤差増幅器10の反転入力端に入力されて実際のランプ電流の検出値ILaと比較され、両者の誤差分の電圧値が増幅されてコンパレータIC4の非反転入力端に入力される。すなわち、コンパレータIC4の反転入力端には、例えば信号発振器12から鋸波信号が入力されており、誤差増幅器10から入力された電圧値をしきい値として、コンパレータIC4からはPWM信号が出力される。そして、このPWM信号によって高周波発振器13のオンデューティを変え、スイッチング素子Q0をオン・オフ制御することで放電灯への電力制御を行っている。
【0025】
上述のように本参考例によれば、コンバータ部2の出力を負電位とすることで発光に寄与する正電荷を有する物質の放電灯Laの管壁への浸透が防止できるると同時に、コンバータ部3の主スイッチング素子Q1〜Q4をオン・オフするための駆動信号を電圧レベルシフト回路による定電流で各主スイッチング素子Q1〜Q4に伝達するようにしたため、比較的に簡単な回路構成で、しかも小型な放電灯点灯装置を提供することができる。
【0026】
(参考例3)
図4は本発明の第3の参考例を示す一部省略した回路構成図であり、基本的な構成は参考例1と共通であるので共通する部分には同一の符号を付して説明は省略し、本参考例の特徴となる部分についてのみ説明する。本参考例は、インバータ部3のブリッジ回路3aにおける主スイッチング素子Q1〜Q4を、ハイサイドドライバICと呼ばれる集積回路を用いて駆動するようにした点に特徴がある。なお、本参考例においては、上記ハイサイドドライバICとしてIR社製のIR2111(品番)を使用しているが、これと同様の電圧レベルシフト機能を有するものであれば、特に本参考例のものに限定されるものではない。
【0027】
ここで、主スイッチング素子Q1,Q3と、Q2,Q4の各組を駆動する回路構成は共通であるから、一方の主スイッチング素子Q1,Q3の組についてのみ説明し、他方の組については説明を省略する。上記ハイサイドドライバIC(以下、「集積回路」と称する。)14の7番ピン(出力端子)にはハイサイドの主スイッチング素子Q1のゲートが接続され、4番ピン(出力端子)にはローサイドの主スイッチング素子Q3のゲートが接続されている。1番ピン(電源端子)には補助電源VC2の正極が接続されるとともに、コンデンサC4を介して3番ピン(COM端子)が接続されている。また、8番ピン(VB端子)と6番ピン(VS端子)の間にコンデンサC5が接続されるとともに、ダイオードD9を介して1番ピンに接続されている。そして、2番ピン(入力端子)に定電流回路3bのトランジスタQ7のコレクタが接続されている。ここで、ダイオードD9を介してコンデンサC5が充電されるためにコンデンサC4よりも電位が高くなる所謂チャージポンプ方式が採用されており、集積回路141のハイサイドの電源は、この昇圧されたコンデンサC5の両端電圧より得るようになっている。
【0028】
次に、本参考例の回路動作について図5を参照して説明する。
まず、制御部5により定電流回路3bの一方のスイッチング素子Q5がオンとされたとき(図5(a)参照)、補助電源VC1によってバイアスされたトランジスタQ7が飽和領域でオンとなり、ツェナーダイオードZD1のツェナー電圧VZ、抵抗R5の抵抗値及びトランジスタQ7のベース・エミッタ電圧VBEにより下式で決まる定電流Icが抵抗R7に流れる。
【0029】
Ic=(VZ−VBE)/R5
そして、上記定電流Icが流れることで抵抗R7の両端電圧が上昇し、集積回路141の2番ピン(入力端子)にHレベルの信号が入力される。2番ピンがHレベルになると、集積回路141は4番ピン(出力端子)をHレベル、7番ピン(出力端子)をLレベルとし、ローサイドの主スイッチング素子Q3をオン、ハイサイドの主スイッチング素子Q1をオフとする(図5(c)(e)参照)。
【0030】
一方、制御部5によってスイッチング素子Q5がオフされると(図5(a)参照)、トランジスタQ7がオフとなって上記定電流Icは流れなくなる。そうすると、抵抗R7の両端電圧が下降し、集積回路141の2番ピン(入力端子)にLレベルの信号が入力される。2番ピンがLレベルになると、集積回路141は4番ピンをLレベル、7番ピンをHレベルに反転させ、ローサイドの主スイッチング素子Q3をオフ、ハイサイドの主スイッチング素子Q1をオンとする(図5(c)(e)参照)。すなわち、定電流回路3bからの定電流Icの出力の有無に応じて集積回路141の2番ピン(入力端子)にHレベル又はLレベルの信号が入力され、その入力信号の変化によって主スイッチング素子Q1,Q3のオン・オフが切り換えられるのである。
【0031】
上述のように本参考例によれば、コンバータ部2の出力を負電位とすることで、発光に寄与する正電荷を有する物質の放電灯Laの管壁への浸透が防止できると同時に、コンバータ部3の主スイッチング素子Q1〜Q4をオン・オフするための駆動信号を電圧レベルシフト回路による定電流で各主スイッチング素子Q1〜Q4に伝達するようにしたため、比較的に簡単な回路構成で、しかも小型な放電灯点灯装置を提供することができる。しかも、本参考例ではパルストランスを使用しないため、さらに小型化が可能となる。
【0032】
(実施形態1)
上記参考例1〜3では、放電灯Laが冷却されている状態から始動する場合(初始動時)のように、放電灯Laに流れるランプ電流が比較的に多くなる条件の下では、インバータ部3の矩形波出力が極性反転する際にコンバータ部2の直流出力電圧が急激に上昇するため、本来オフすべき主スイッチング素子Q1…のゲートに過渡電流が流れてオンするという誤動作を引き起こし、コンバータ部2の出力端間が主スイッチング素子Q1…のブリッジ回路3aを通して短絡してしまい、回路効率が大幅に低下することがある。
【0033】
そこで、本実施形態は、インバータ部3の矩形波出力が極性反転する際に、オフさせる主スイッチング素子のゲート電圧が上昇しないようにその蓄積電荷を引き抜く引抜回路を設けることにより、主スイッチング素子の誤動作を防止しようとするものであり、図6に示すような回路構成を有している。なお、本実施形態の基本構成も参考例1とほぼ共通であるから、共通する部分には同一の符号を付して説明は省略する。
【0034】
電源部1に接続されたコンバータ部15は、パルストランスPT1の1次側に接続されたスイッチング素子Q0を高周波でスイッチングさせることでパルストランスPT1の2次側に昇圧された電圧を励起する、所謂フライバック型のDC/DCコンバータであり、ダイオードD0と平滑コンデンサC0にてパルストランスPT1の2次側出力を整流平滑し、正極側(ダイオードD0のカソード側)をグランドレベルに落とすことで、次段のインバータ部16に電源電圧よりも昇圧された負電位の直流電圧を供給している。但し、コンバータ部15の回路構成はこれに限定されるものではなく、例えば、フォワード型のコンバータや絶縁型チョーク(Cuk)回路などでもよい。
【0035】
インバータ部16の出力端Ta,TbにはチョークコイルL0、イグナイタ部4を介して放電灯Laが接続されている。このイグナイタ部4は、メタルハライドランプのような高圧放電灯である放電灯Laの始動時に高圧パルスを発生するものであり、パルス発生器4a、パルストランスPT2、コンデンサC5等で構成されている。
【0036】
一方、インバータ部16は、参考例1〜3と同様に4つの主スイッチング素子Q1〜Q4がブリッジ接続されたブリッジ回路16aと、各主スイッチング素子Q1〜Q4に対して定電流による駆動信号を出力する定電流回路16bと、主スイッチング素子Q1〜Q4がオンからオフに反転する際にゲート部の電荷を強制的に引き抜く引抜回路とで構成されている。
【0037】
ブリッジ回路16aの主スイッチング素子Q1…のゲート・ソース間には、駆動用の抵抗R11…、MOSFETから成る電荷引き抜き用のスイッチング素子Qx…、コンデンサCx…が互いに並列に接続されている。また、主スイッチング素子Q1…のゲートは定電流回路16bを構成するトランジスタQ11,Q21,Q31,Q41のコレクタに接続されている。上記電荷引き抜き用のスイッチング素子Qx,Qy,Qz,Qwのゲートは抵抗R12…を介して主スイッチング素子Q1…のソースに接続されるとともに、定電流回路16bを構成するトランジスタQ12,Q22,Q32,Q42のコレクタに接続されている。
【0038】
一方、定電流回路16bは、MOSFETから成るスイッチング素子Qa〜Qd、ツェナーダイオードZD1〜ZD4、トランジスタQ11,Q12,Q21,Q22,Q31,Q32,Q41,Q42、並びに抵抗Ra〜Rd等にて構成され、図示しない制御部によってスイッチング素子Qa,QbがオンされたときにトランジスタQ11,Q21,Q31,Q41がオンとなって駆動用抵抗R11…両端に定電流を流してブリッジ回路16aの各主スイッチング素子Q1〜Q4をオンさせるとともに、スイッチング素子Qc,QdがオンされたときにトランジスタQ12,Q22,Q32,Q42がオンとなって引き抜き用のスイッチング素子Qx〜Qwをオンさせて主スイッチング素子Q1〜Q4のゲート部電荷を引き抜くようになっている。なお、VC1は定電流回路16bの動作用の補助電源である。
【0039】
次に、本実施形態の回路動作について図7を参照して説明する。
まず、制御部(図示せず)により定電流回路16bのスイッチング素子Qbがオンとされると、補助電源VC1によってバイアスされたトランジスタQ11,Q41がオンとなって(図7(a)(d)参照)、ブリッジ回路16aの主スイッチング素子Q1,Q4のゲート・ソース間に接続された駆動用の抵抗R11,R41に定電流が流れ、それにより、主スイッチング素子Q1,Q4がオンとなる。
【0040】
一方、制御部によってスイッチング素子Qbがオフ、Qaがオンとされると、それまでオンしていたトランジスタQ11,Q41がオフとなり、オフしていたトランジスタQ21,Q31がオンとなり、その結果、主スイッチング素子Q1,Q4がオフ、Q2,Q3がオンとなってインバータ部16の出力電圧の極性が反転する(図7(a)〜(d)参照)。このとき、制御部はスイッチング素子Qdを所定の期間T0(以下、この期間を「引抜期間」と呼ぶ。)だけオンとすることでトランジスタQ12,Q42を介して定電流を流し、直前までオンしていた主スイッチング素子Q1,Q4に接続されている引き抜き用のスイッチング素子Qx,Qwをオンとする。これにより、主スイッチング素子Q1,Q4のゲート部に蓄積されている電荷が上記引き抜き用のスイッチング素子Qx,Qwを介して引き抜かれるため、上記主スイッチング素子Q1,Q4は確実にオフとなり、上述のように誤ってオンするようなことはない。なお、上記引き抜き期間T0は、定電流回路16bのオフ時の遅れを考慮してインバータ部16の半周期(主スイッチング素子Q1〜Q4のスイッチング周期の半周期)T1よりも短く、且つ主スイッチング素子Q1〜Q4の切換(極性反転)後にコンバータ部15の出力電圧V0の変動が収束するまでの時間Txよりも長くなるように設定するのが望ましい(図7参照)。
同様に、制御部によってスイッチング素子Qaがオフ、Qbがオンとされる際にトランジスタQcが引き抜き期間T0だけオンされる。これにより、それまでオンしていたトランジスタQ21,Q31がオフとなり、オフしていたトランジスタQ11,Q41がオンとなり、主スイッチング素子Q2,Q3がオフ、Q1,Q4がオンとなってインバータ部16の出力電圧の極性が反転するとともに、直前までオンしていた主スイッチング素子Q2,Q3に接続されている引き抜き用のスイッチング素子Qy,Qzがオンとなる(図7(a)〜(d)参照)。その結果、主スイッチング素子Q2,Q3のゲート部に蓄積されている電荷が上記引き抜き用のスイッチング素子Qy,Qzを介して引き抜かれるため、上記主スイッチング素子Q2,Q3を確実にオフとすることができる。
【0041】
本実施形態によれば、主スイッチング素子Q1〜Q4のゲート・ソース間に接続されたスイッチング素子Qx〜Qwを主構成要素とする引抜回路を設け、この引抜回路を定電流回路16bからの定電流によって駆動するようにしたため、ブリッジ回路16aの主スイッチング素子Q1〜Q4をオフする際にゲート部に蓄積されている電荷を上記引抜回路で強制的に引き抜くことができ、本来オフとなるべき主スイッチング素子Q1…がオンとなってブリッジ回路16aが短絡してしまうような不具合の発生を防止することができる。
【0042】
なお、図8に示すように、スイッチング素子Qa(又はQb)をオフする前からスイッチング素子Qc,Qdをオンとして蓄積電荷の引き抜きを開始するようにすれば、全ての主スイッチング素子Q1〜Q4が同時にオフとなるデッドタイムDT(図8参照)が形成されるため、ブリッジ回路16aにおける短絡をさらに確実に防止することができる。また、ブリッジ回路16aのデッドタイムDTを比較的に長く採れる場合には、図9に示すように4つの主スイッチング素子Q1〜Q4の引抜回路を同時に動作させて蓄積電荷を同時に引き抜くようにしてもよい。
【0043】
(実施形態2)
図10は本発明の第2の実施形態を示す回路構成図であり、基本的な構成は参考例1並びに実施形態1と共通であるから共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる部分についてのみ説明する。
本実施形態は、引抜回路をブリッジ回路16aのローサイドの主スイッチング素子Q3,Q4にのみ設けるようにして引抜回路を減らし、定電流回路16bの簡素化を図った点に特徴がある。
【0044】
本実施形態におけるインバータ部17は、参考例1〜3並びに実施形態1と同様に4つの主スイッチング素子Q1〜Q4がブリッジ接続されたブリッジ回路17aと、各主スイッチング素子Q1〜Q4に対して定電流による駆動信号を出力する定電流回路17bと、主スイッチング素子Q1〜Q4がオンからオフに反転する際にゲート部の電荷を強制的に引き抜く引抜回路とで構成され、4つの主スイッチング素子Q1〜Q4のうちでローサイドの主スイッチング素子Q3,Q4にのみ上記引抜回路が設けてある。
【0045】
ブリッジ回路17aのハイサイドの主スイッチング素子Q1,Q2のゲート・ソース間には、トランジスタQ101,Q102が接続されている。これらのトランジスタQ101,Q102のエミッタ・コレクタ間にはダイオードD11,D21が接続されるとともにベース・コレクタ間には抵抗R11,R21が接続され、さらにベースが定電流回路17bのトランジスタTr1,Tr2のコレクタに接続されている。また、ブリッジ回路17aのローサイドの主スイッチング素子Q3,Q4のゲート・ソース間には駆動用の抵抗R31,R41と電荷引き抜き用のスイッチング素子Qf1,Qf2が互いに並列に接続されるとともに、主スイッチング素子Q3,Q4のゲートが定電流回路17bのトランジスタTr3,Tr4のコレクタに接続されている。そして、引き抜き用のスイッチング素子Qf1,Qf2のゲート・ソース間にはトランジスタTr5,Tr6及び抵抗Rxが互いに並列に接続れるとともに、両スイッチング素子Qf1,Qf2のゲートは定電流回路17bのスイッチング素子HQのコレクタに接続されている。なお、上記トランジスタTr5,Tr6のベース・エミッタ間にはダイオードD31,D41が接続されている。
【0046】
一方、定電流回路17bは、MOSFETから成るスイッチング素子DQ1〜DQ4、バイポーラトランジスタから成るスイッチング素子HQ、ツェナーダイオードZD1〜ZD4、トランジスタTr1〜Tr4等にて構成され、図示しない制御部によってスイッチング素子DQ1〜DQ4がオンされたときにトランジスタTr1〜Tr4がオンとなって、ブリッジ回路17aの駆動用抵抗R11,R21,R31,R41に定電流を流してブリッジ回路17aの各主スイッチング素子Q1〜Q4がオンするとともに、主スイッチング素子Q1〜Q4のオン・オフ切換時にスイッチング素子HQが制御部によってオンされてブリッジ回路17aのトランジスタTr5,Tr6をオンとし、これによってローサイドの主スイッチング素子Q3,Q4に設けられた引き抜き用のスイッチング素子Qf1,Qf2をオンさせ、上記主スイッチング素子Q1〜Q4のゲート部電荷を引き抜くようになっている。なお、定電流回路17bは、図示しない補助電源から供給される電源電圧VCCにて動作する。
【0047】
次に、本実施形態の回路動作について説明する。
まず、制御部(図示せず)によって定電流回路17bのスイッチング素子DQ1,DQ4がオンされると、電源電圧VCCでバイアスされたトランジスタTr1,Tr4がオンとなって、ブリッジ回路17aの主スイッチング素子Q1,Q4に接続されている駆動用の抵抗R11,R41に定電流が流れ、それによって主スイッチング素子Q1,Q4がオンとなる。
【0048】
一方、制御部によってスイッチング素子DQ1,DQ4がオフ、DQ2,DQ3がオンとされると、それまでオンしていたトランジスタTr1,Tr4がオフとなり、オフしていたトランジスタTr2,Tr3がオンとなって、主スイッチング素子Q1,Q4がオフ、Q2,Q3がオンとなってインバータ部17の出力電圧の極性が反転する。このとき、制御部はスイッチング素子DQ1,DQ4をオフするとき、あるいはそれより若干先に定電流回路17bのスイッチング素子HQを所定の引抜期間だけオンとすることでトランジスタTr5,Tr6を介して引き抜き用のスイッチング素子Qf1,Qf2をオンとする。これにより、主スイッチング素子Q1,Q4のゲート部に蓄積されている電荷が上記引き抜き用のスイッチング素子Qf1,Qf2を介して引き抜かれるため、上記主スイッチング素子Q1,Q4を確実にオフすることができる。
【0049】
同様に、制御部によってスイッチング素子DQ2,DQ3がオフ、DQ1,DQ4がオンとされる際にもスイッチング素子HQがオンされ、トランジスタTr5,Tr6を介して引き抜き用のスイッチング素子Qf1,Qf2をオンとすることでスイッチング素子Q2,Q3を確実にオフすることができる。
上述のように本実施形態によれば、引抜回路によって主スイッチング素子Q3,Q4の誤動作が防止できるだけでなく、実施形態1に比較して定電流回路17bの回路構成を簡素化することができ、コストダウンと同時に回路の小型化が図れるという利点がある。
【0050】
(実施形態3)
図11は本発明の第3の実施形態を示す回路構成図であり、基本的な構成は実施形態2と共通であるから共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる部分についてのみ説明する。
本実施形態は、引抜回路を構成するスイッチング素子Qn1〜Qn4を駆動するためにパルストランスPT3を具備した引抜駆動回路20を備えた点に特徴がある。つまり、引き抜き用のスイッチング素子Qn1〜Qn4のオン時間は、インバータ部18aの主スイッチング素子Q1〜Q4のオン時間よりも充分に短い時間でよく、高周波用の上記パルストランスPT3を用いて引き抜き用のスイッチング素子Qn1〜Qn4を駆動することが可能となり、これにより、定電流回路18bにおける回路構成を簡素化することができる。
【0051】
本実施形態におけるインバータ部18は、参考例1〜3並びに実施形態1〜2と同様に4つの主スイッチング素子Q1〜Q4がブリッジ接続されたブリッジ回路18aと、各主スイッチング素子Q1〜Q4に対して定電流による駆動信号を出力する定電流回路18bと、主スイッチング素子Q1〜Q4がオンからオフに反転する際にゲート部の蓄積電荷を引き抜く引抜回路とで構成され、かかる引抜回路が具備する引き抜き用のスイッチング素子Qn1〜Qn4を駆動するための引抜駆動回路20を備えている。但し、定電流回路18bは定電流源191〜194を4組具備しているが、各定電流源191〜194の構成については実施形態2と同様であるから説明は省略する。
【0052】
ブリッジ回路18aの各主スイッチング素子Q1〜Q4のゲート・ソース間には、コンデンサCn1〜Cn4、駆動用の抵抗Rn1〜Rn4、引き抜き用のスイッチング素子Qn1〜Qn4が互いに並列に接続されるとともに、主スイッチング素子Q1〜Q4のゲートには定電流回路18bの各定電流源191〜194が接続されている。すなわち、定電流源191〜194から供給される定電流が上記駆動用の抵抗Rn1〜Rn4に流れることにより、各主スイッチング素子Q1〜Q4がオンすることになる。また、各引き抜き用のスイッチング素子Qn1〜Qn4のゲート・ソース間には、引抜駆動回路20が具備するパルストランスPT3の2次巻線n21〜n24がそれぞれ接続されている。
【0053】
引抜駆動回路20は、直流電源Eの両端間にパルストランスPT3の1次巻線n11,n12とスイッチング素子Qs1,Qs2の直列回路が互いに並列に接続されてプッシュプル回路が構成され、図示しない制御部によって上記スイッチング素子Qs1,Qs2がオンされた場合に、パルストランスPT3の2次巻線n21〜n24に誘起される電圧にて、各引き抜き用のスイッチング素子Qn1〜Qn4を駆動するものである。
【0054】
次に、本実施形態の回路動作について図12を参照して説明する。
まず、制御部(図示せず)により定電流回路18bの定電流源191,194が駆動されると(図12(a)参照)、ブリッジ回路18aの主スイッチング素子Q1,Q4のゲート・ソース間に接続された駆動用の抵抗Rn1,Rn4に定電流が流れ、それにより各主スイッチング素子Q1,Q4がオンする。
【0055】
一方、制御部によって定電流回路18bの定電流源191,194がオフ、192,193がオンされると、それまでオンしていた主スイッチング素子Q1,Q4がオフ、オフしていた主スイッチング素子Q2,Q3がオンとなってインバータ部18の出力電圧の極性が反転する(図12(b)参照)。このとき、制御部は引抜駆動回路20の片方のスイッチング素子Qs1を所定の引抜期間T0だけオンとし(図12(c)参照)、パルストランスPT3を介して、直前までオンしていた主スイッチング素子Q1,Q4のゲート部の蓄積電荷をスイッチング素子Qn1,Qn4をオンすることで引き抜き、主スイッチング素子Q1,Q4を確実にオフさせて誤動作を防止する。
【0056】
同様に、主スイッチング素子Q2,Q3をオンからオフ、主スイッチング素子Q1,Q4をオフからオンにして極性反転する際にも、制御部が引抜駆動回路20の他方のスイッチング素子Qs2をオンすることで主スイッチング素子Q2,Q3のゲート部の蓄積電荷を引き抜き用のスイッチング素子Qn2,Qn3を介して引き抜き、主スイッチング素子Q2,Q3を確実にオフさせることができる。
【0057】
本実施形態によれば、ブリッジ回路18aの各主スイッチング素子Q1〜Q4のゲート部に蓄積された電荷を引き抜くための引き抜き用のスイッチング素子Qn1〜Qn4を、引抜駆動回路20が具備するパルストランスPT3にてオン・オフ駆動するようにしたため、実施形態2の場合に比較して定電流回路18bにおける定電流源191…の数を減らして回路構成の簡素化が可能となるという利点を有している。また、本実施形態のように引抜駆動回路20をプッシュプル構成とすることで、1個のパルストランスPT3によって2組の主スイッチング素子Q1,Q4とQ2,Q3を交互にオン・オフさせることができ、回路構成も簡単になる等の利点がある。
【0058】
【発明の効果】
請求項1の発明は、直流電圧を出力する電源部と、この電源部の直流電源電圧を所定のレベルまで昇圧するとともに電源部のグランドレベルに対して負電位の電圧として出力するコンバータ部と、コンバータ部から出力される直流電圧を交番させて低周波の矩形波電圧を出力するインバータ部と、インバータ部から出力される矩形波電圧にて点灯する放電灯と、始動時に高圧の始動電圧を放電灯に印加するイグナイタ部とを備え、インバータ部は、コンバータ部の出力端間にブリッジ接続された4つの主スイッチング素子と、4つの内で少なくとも2つの主スイッチング素子を駆動するために複数の電圧レベルシフト回路を有する駆動手段とを具備し、放電灯のランプ電圧にかかわらず所定の定電流を出力する定電流回路を用いて電圧レベルシフト回路を構成した放電灯点灯装置において、主スイッチング素子がオフする際に主スイッチング素子に蓄積されている電荷を引き抜く引抜回路を備え、この引抜回路は、主スイッチング素子がオフする瞬間に動作し且つ主スイッチング素子のオフしている期間よりも短い期間だけ動作し続けているので、電圧レベルシフト回路にて主スイッチング素子のオン・オフ切換を行うことによってパルストランスを使用する必要がなくなり、比較的に簡単で小型の回路構成により放電灯の長寿命化が図れる放電灯点灯装置を低コストで提供することができ、また、始動時や安定点灯時あるいは無負荷時等の各状態におけるランプ電圧が大きく変化するような放電灯に対して、駆動手段に過大な電流が流れるのを防止することができ、しかも、本来オフすべき主スイッチング素子がオンしてしまうという誤動作が防止できるという効果がある。
【0059】
請求項2の発明は、定電流で駆動される引抜回路を備えたので、回路構成の簡素化が図れるという特徴がある。
請求項3の発明は、パルストランスにて駆動される引抜回路を備えたので、回路構成の簡素化が図れるという効果がある。
請求項4の発明は、定電流で駆動され、ブリッジ接続された4つの主スイッチング素子の内でローサイドの主スイッチング素子の蓄積電荷を引き抜く引抜回路を備えたので、回路構成の簡素化が図れるという効果がある。
【図面の簡単な説明】
【図1】 参考例1を示す回路構成図である。
【図2】 同上の動作を説明するためのタイムチャートである。
【図3】 参考例2を示す回路構成図である。
【図4】 参考例3を示す回路構成図である。
【図5】 同上の動作を説明するためのタイムチャートである。
【図6】 実施形態1を示す回路構成図である。
【図7】 同上の動作を説明するためのタイムチャートである。
【図8】 同上の他の動作を説明するためのタイムチャートである。
【図9】 同上のさらに他の動作を説明するためのタイムチャートである。
【図10】 実施形態2を示す回路構成図である。
【図11】 実施形態3を示す回路構成図である。
【図12】 同上の動作を説明するためのタイムチャートである。
【図13】 従来例を示す回路構成図である。
【図14】 同上の動作を説明するためのタイムチャートである。
【符号の説明】
1 電源部
2 コンバータ部
3 インバータ部
3a ブリッジ回路
3b 定電流回路
4 イグナイタ部
5 制御部
La 放電灯
Claims (4)
- 直流電圧を出力する電源部と、この電源部の直流電源電圧を所定のレベルまで昇圧するとともに電源部のグランドレベルに対して負電位の電圧として出力するコンバータ部と、コンバータ部から出力される直流電圧を交番させて低周波の矩形波電圧を出力するインバータ部と、インバータ部から出力される矩形波電圧にて点灯する放電灯と、始動時に高圧の始動電圧を放電灯に印加するイグナイタ部とを備え、インバータ部は、コンバータ部の出力端間にブリッジ接続された4つの主スイッチング素子と、4つの内で少なくとも2つの主スイッチング素子を駆動するために複数の電圧レベルシフト回路を有する駆動手段とを具備し、放電灯のランプ電圧にかかわらず所定の定電流を出力する定電流回路を用いて電圧レベルシフト回路を構成した放電灯点灯装置において、主スイッチング素子がオフする際に主スイッチング素子に蓄積されている電荷を引き抜く引抜回路を備え、この引抜回路は、主スイッチング素子がオフする瞬間に動作し且つ主スイッチング素子のオフしている期間よりも短い期間だけ動作し続けていることを特徴とする放電灯点灯装置。
- 定電流で駆動される引抜回路を備えたことを特徴とする請求項1記載の放電灯点灯装置。
- パルストランスにて駆動される引抜回路を備えたことを特徴とする請求項1記載の放電灯点灯装置。
- 定電流で駆動され、ブリッジ接続された4つの主スイッチング素子の内でローサイドの主スイッチング素子の蓄積電荷を引き抜く引抜回路を備えたことを特徴とする請求項1又は2又は3記載の放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19939996A JP3831983B2 (ja) | 1996-07-29 | 1996-07-29 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19939996A JP3831983B2 (ja) | 1996-07-29 | 1996-07-29 | 放電灯点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1041083A JPH1041083A (ja) | 1998-02-13 |
JP3831983B2 true JP3831983B2 (ja) | 2006-10-11 |
Family
ID=16407147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19939996A Expired - Fee Related JP3831983B2 (ja) | 1996-07-29 | 1996-07-29 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3831983B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129490A1 (ja) | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corporation | 放電灯点灯装置 |
JP6074721B2 (ja) * | 2013-06-13 | 2017-02-08 | パナソニックIpマネジメント株式会社 | 放電灯点灯装置及びそれを用いた照明装置 |
JP6074722B2 (ja) * | 2013-06-13 | 2017-02-08 | パナソニックIpマネジメント株式会社 | 放電灯点灯装置及びそれを用いた照明装置 |
-
1996
- 1996-07-29 JP JP19939996A patent/JP3831983B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1041083A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5384518A (en) | Power source device | |
KR970006380B1 (ko) | Ac/dc 콘버터 | |
US6639811B2 (en) | Switching power supply unit | |
US5565743A (en) | Lighting circuit for discharge lamp | |
EP1395095B1 (en) | Discharge lamp lighting circuit with protection circuit | |
US8222828B2 (en) | Circuit arrangement for igniting and operating a discharge lamp | |
US6670778B2 (en) | AC power generating apparatus having electrolytic capacitor and ceramic capacitor | |
JP3775240B2 (ja) | 電源装置 | |
EP1635621A2 (en) | Rare gas fluorescent lamp lighting apparatus | |
US6366030B1 (en) | Starter circuit configuration for a discharge lamp lighting circuit | |
US8120264B2 (en) | Discharge lamp lighting circuit | |
EP2222141B1 (en) | Discharge lamp lighting circuit for AC-driving a discharge lamp | |
JP2001006891A (ja) | 放電灯点灯回路 | |
JP3831983B2 (ja) | 放電灯点灯装置 | |
JPH0990482A (ja) | 閃光装置 | |
US20050023994A1 (en) | DC-DC converter and device for operation of a high pressure discharge lamp using said converter | |
JP2001338789A (ja) | 放電灯点灯装置 | |
JP3322392B2 (ja) | 蛍光ランプ点灯装置 | |
JPH10199692A (ja) | 放電灯用点灯装置および放電灯点灯装置 | |
US4961029A (en) | Discharge lamp lighting device | |
JP3404874B2 (ja) | 負荷制御装置 | |
KR100351436B1 (ko) | 고압 방전등용 전자식 안정기 | |
JPH07302688A (ja) | 高輝度放電灯点灯装置 | |
JP2000133484A (ja) | 放電管駆動回路 | |
JPH06140181A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |